JP7398915B2 - 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置 - Google Patents

基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置 Download PDF

Info

Publication number
JP7398915B2
JP7398915B2 JP2019181487A JP2019181487A JP7398915B2 JP 7398915 B2 JP7398915 B2 JP 7398915B2 JP 2019181487 A JP2019181487 A JP 2019181487A JP 2019181487 A JP2019181487 A JP 2019181487A JP 7398915 B2 JP7398915 B2 JP 7398915B2
Authority
JP
Japan
Prior art keywords
gas
region
plasma
processing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019181487A
Other languages
English (en)
Other versions
JP2021057523A (ja
Inventor
隆幸 勝沼
大亮 西出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019181487A priority Critical patent/JP7398915B2/ja
Priority to TW109131991A priority patent/TW202129753A/zh
Priority to CN202010994040.8A priority patent/CN112599414A/zh
Priority to US17/035,899 priority patent/US11955316B2/en
Publication of JP2021057523A publication Critical patent/JP2021057523A/ja
Application granted granted Critical
Publication of JP7398915B2 publication Critical patent/JP7398915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332Coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching
    • H01J2237/3346Selectivity

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本開示の一つの例示的実施形態は、基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置に関する。
電子デバイスの製造においては、絶縁層である酸化シリコン膜に対してホールやトレンチ等をエッチングによって形成する処理が行われることがある(特許文献1~3)。
特許文献1にはエッチング方法に係る技術が開示されている。当該方法は、金属を含有するマスク及びシリコンを含有する層上にフルオロカーボンを含む堆積物を形成する工程を含む。更に、当該方法は、堆積物に含まれるフルオロカーボンのラジカルによってシリコンを含有する層をエッチングする工程を含む。
特許文献2にはエッチング方法に係る技術が開示されている。当該方法は、酸化シリコンから構成された領域をエッチングし、且つ該領域上にフルオロカーボンを含む堆積物を形成する工程を含む。更に、当該方法は、堆積物に含まれるフルオロカーボンのラジカルによって領域をエッチングする工程を含む。
特許文献3にはエッチング処理に係る技術が開示されている。当該エッチング処理は、シリコン含有膜を途中までプラズマによりエッチングする工程と、カーボン含有膜が形成されたシリコン含有膜を更にプラズマによりエッチングする工程とを含む。
特開2017-11127号公報 特開2015-173240号公報 特開2016-21546号公報
本開示は、エッチング処理における選択比を向上させる技術を提供する。
一つの例示的実施形態において、基板処理方法が提供される。基板処理方法は、a)及びb)の工程を備える。a)はチャンバ内に第1領域及び第2領域を有する基板を提供する工程である。b)は第1処理ガスから第1プラズマを生成することによって第1領域上に堆積膜を形成する工程である。第1処理ガスは、炭素原子及びフッ素原子を含有する第1ガスとケイ素原子を含有する第2ガスとを含む混合ガスである。
本開示によれば、エッチング処理における選択比を向上させる技術を提供できる。
図1は、一つの例示的実施形態に係る基板処理方法を例示するフローチャートである。 図2は、一つの例示的実施形態に係るプラズマ処理装置の構成を例示する図である。 図3は、図1に示すフローチャートが適用される基板の断面を例示する図である。 図4は、図1に示すフローチャートが適用される基板の断面の他の例を示す図である。 図5は、図4に示す基板に対し図1に示すフローチャートが適用された後の基板の断面を例示する図である。 図6は、図5に示す基板に対し図1に示すフローチャートが適用された後の基板の断面を例示する図である。 図7は、図1に示すフローチャートが適用される複数の実験例によって得られた結果を示す図である。 図8は、他の複数の実験例によって得られた結果を示す図である。 図9は、図7に示す結果を理解するために用いられ得る実験結果を示す図である。 図10は、図7に示す結果を理解するために用いられ得る他の実験結果を示す図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、基板処理方法が提供される。基板処理方法は、下記のa)及びb)の工程を備える。a)はチャンバ内に第1領域及び第2領域を有する基板を提供する工程である。b)は第1処理ガスから第1プラズマを生成することによって第1領域上に堆積膜を形成する工程である。第1処理ガスは、炭素原子及びフッ素原子を含有する第1ガスとケイ素原子を含有する第2ガスとを含む混合ガスである。
一つの例示的実施形態において、堆積膜は、炭素原子及びフッ素原子を含有する。b)の工程は、第1ガス及び第2ガスの流量比を調整することによって、第2領域上に形成される堆積膜の炭素原子及びフッ素原子の組成比を制御する。
一つの例示的実施形態において、第1ガスは、フルオロカーボンガス及び/又はハイドロフルオロカーボンガスである。
一つの例示的実施形態において、第1ガスは、C5F8ガス、C3F8ガス、C4F8ガス、C5F8ガス、C4F6ガス、CF4ガス、CH3Fガス、CHF3ガス及びCH2F2ガスの群から選択される少なくとも一種類を含む。
一つの例示的実施形態において、第2ガスは、SiCl4ガス、SiH4ガス、Si2H6ガス、SiH2Cl2ガス、Si4H10ガス及びSi5H12ガスの群から選択される少なくとも一種類を含む。
一つの例示的実施形態において、第1領域は酸化シリコンを含み、第2領域は窒化シリコンを含む。
一つの例示的実施形態において、b)は、第2ガスの流量を段階的に増減する。
一つの例示的実施形態において、基板処理方法は、下記c)の工程を更に備える。c)は、不活性ガスを含む第2処理ガスから第2プラズマを生成することによって第1領域をエッチングする工程である。c)は、堆積膜と第2プラズマに含まれるイオンとを反応させることによって、第1領域をエッチングする。
一つの例示的実施形態において、第2処理ガスは、希ガス又は窒素ガスである。
一つの例示的実施形態では、b)及びc)を含むサイクルを一回以上実行する。
一つの例示的実施形態において、上記の基板処理方法を備える半導体デバイスの製造方法が提供される。
一つの例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバとガスソース群と高周波電源と制御部とを備える。ガスソース群は、チャンバに処理ガスを供給するように構成される。高周波電源は、ガスソース群によってチャンバに供給される処理ガスをプラズマ励起させるように構成される。制御部は、ガスソース群及び高周波電源を制御するように構成される。制御部は、下記のa)及びb)の工程を含む処理を実行する。a)は、チャンバ内に第1領域及び第2領域を有する基板を提供する工程である。b)は処理ガスからプラズマを生成することによって第1領域上に堆積膜を形成する工程である。処理ガスは、炭素原子及びフッ素原子を含有する第1ガスとケイ素原子を含有する第2ガスとを含む混合ガスである。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図1に示す方法MTは、半導体デバイスの製造方法に適用される基板処理方法の一つの例示的実施形態であり、酸化シリコンの領域をエッチングする方法である。この方法は、酸化シリコンから構成された第1領域と窒化シリコンから構成された第2領域とを有する基板に適用され得る。具体的には、例えば、コンタクトホールを自己整合的に形成する場合(SAC:Self-Aligned Contact)に適用され得る。
以下ではまず、図2を参照して方法MTの実行に用いることができるプラズマ処理装置1について説明する。図2に示すプラズマ処理装置1は、容量結合型プラズマエッチング装置である。
プラズマ処理装置1は、チャンバ10を備える。チャンバ10は、その中に内部空間10sを提供する。チャンバ10はチャンバ本体12を含む。チャンバ本体12は、略円筒形状を有する。
チャンバ本体12は、例えばアルミニウムから形成される。チャンバ本体12の内壁面上には、耐腐食性を有する膜が設けられている。当該膜は、酸化アルミニウム、酸化イットリウムなどのセラミックであってよい。
チャンバ本体12の側壁には、通路12pが形成されている。基板Wは、通路12pを通して内部空間10sとチャンバ10の外部との間で搬送される。通路12pは、チャンバ本体12の側壁に沿って設けられるゲートバルブ12gにより開閉される。
チャンバ本体12の底部上には、支持部13が設けられている。支持部13は、絶縁材料から形成される。支持部13は、略円筒形状を有する。支持部13は、内部空間10sの中で、チャンバ本体12の底部から上方に延在している。支持部13は、上部に支持台14を有する。
支持台14は、内部空間10sの中において、基板Wを支持するように構成されている。支持台14は、下部電極18及び静電チャック20を有する。支持台14は、電極プレート16を更に有し得る。電極プレート16は、アルミニウムなどの導体から形成され、略円盤形状を有する。
下部電極18は、電極プレート16上に設けられている。下部電極18は、アルミニウムなどの導体から形成されて、略円盤形状を有する。下部電極18は、電極プレート16に電気的に接続されている。
静電チャック20は、下部電極18上に設けられている。静電チャック20の上面に基板Wが載置される。静電チャック20は、本体及び電極を有する。静電チャック20の本体は、略円盤形状を有し、誘電体から形成される。静電チャック20の電極は、膜状の電極であり、静電チャック20の本体内に設けられている。
静電チャック20の電極は、スイッチ20sを介して直流電源20pに接続されている。静電チャック20の電極に直流電源20pからの電圧が印加されると、静電チャック20と基板Wとの間に静電引力が発生する。その静電引力により、基板Wが静電チャック20に保持される。
下部電極18の周縁部上には、基板Wのエッジを囲むように、エッジリング25が配置される。エッジリング25は、基板Wに対するプラズマ処理の面内均一性を向上させる。エッジリング25は、シリコン、炭化シリコン、又は石英などから形成され得る。
下部電極18の内部には、流路18fが設けられている。流路18fには、チャンバ10の外部に設けられているチラーユニット(図示しない)から配管22aを介して熱交換媒体(例えば冷媒)が供給される。
流路18fに供給された熱交換媒体は、配管22bを介してチラーユニットに戻される。プラズマ処理装置1では、静電チャック20上に載置された基板Wの温度が、熱交換媒体と下部電極18との熱交換により、調整される。
プラズマ処理装置1には、ガス供給ライン24が設けられている。ガス供給ライン24は、伝熱ガス供給機構からの伝熱ガス(例えばHeガス)を、静電チャック20の上面と基板Wの裏面との間に供給する。
プラズマ処理装置1は、上部電極30を更に備える。上部電極30は、支持台14の上方に設けられている。上部電極30は、部材32を介して、チャンバ本体12の上部に支持されている。
部材32は、絶縁性を有する材料から形成される。上部電極30と部材32は、チャンバ本体12の上部開口を閉じている。
上部電極30は、天板34及び支持体36を含み得る。天板34の下面は、内部空間10sの側の下面であり、内部空間10sを画成する。天板34は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板34は、天板34をその板厚方向に貫通する複数のガス吐出孔34aを有する。
支持体36は、天板34を着脱自在に支持する。支持体36は、アルミニウムなどの導電性材料から形成される。支持体36の内部には、ガス拡散室36aが設けられている。支持体36は、ガス拡散室36aから下方に延びる複数のガス孔36bを有する。
複数のガス孔36bは、複数のガス吐出孔34aにそれぞれ連通している。支持体36には、ガス導入口36cが形成されている。ガス導入口36cは、ガス拡散室36aに接続している。ガス導入口36cには、ガス供給管38が接続されている。
ガス供給管38には、バルブ群41、流量制御器群42、及びガスソース群40が接続されている。ガスソース群40、バルブ群41、及び流量制御器群42、は、ガス供給部を構成している。ガスソース群40は、後述する第1処理ガス及び第2処理ガスをチャンバ10に供給するように構成される。
ガスソース群40は、複数のガスソースを含む。バルブ群41は、複数の開閉バルブを含む。流量制御器群42は、複数の流量制御器を含む。流量制御器群42の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。
ガスソース群40の複数のガスソースの各々は、バルブ群41の対応の開閉バルブ、及び流量制御器群42の対応の流量制御器を介して、ガス供給管38に接続されている。
プラズマ処理装置1では、チャンバ本体12の内壁面及び支持部13の外周に沿って、シールド46が着脱自在に設けられている。シールド46は、チャンバ本体12に反応副生物が付着することを防止する。
シールド46は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部13とチャンバ本体12の側壁との間には、バッフルプレート48が設けられている。バッフルプレート48は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜(酸化イットリウムなどの膜)を形成することにより構成される。
バッフルプレート48には、複数の貫通孔が形成されている。バッフルプレート48の下方、且つ、チャンバ本体12の底部には、排気口12eが設けられている。
排気口12eには、排気管52を介して排気装置50が接続されている。排気装置50は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
プラズマ処理装置1は、第1の高周波電源62及び第2の高周波電源64を備えている。第1の高周波電源62は、第1の高周波電力を発生する電源である。第1の高周波電源62は、ガスソース群40によってチャンバ10に供給される第1処理ガス及び第2処理ガスをプラズマ励起させるように構成される。
第1の高周波電力は、プラズマの生成に適した周波数を有する。第1の高周波電力の周波数は、例えば27[MHz]~100[MHz]の範囲内の周波数である。第1の高周波電源62は、整合器66及び電極プレート16を介して上部電極30に接続されている。
整合器66は、第1の高周波電源62の出力インピーダンスと負荷側(上部電極30側)のインピーダンスを整合させるための回路を有する。なお、第1の高周波電源62は、整合器66を介して、下部電極18に接続されていてもよい。第1の高周波電源62は、一例のプラズマ生成部を構成している。
第2の高周波電源64は、第2の高周波電力を発生する電源である。第2の高周波電力は、第1の高周波電力の周波数よりも低い周波数を有する。第1の高周波電力と共に第2の高周波電力が用いられる場合には、第2の高周波電力は基板Wにイオンを引き込むためのバイアス用の高周波電力として用いられる。
第2の高周波電力の周波数は、例えば400[kHz]~13.56[MHz]の範囲内の周波数である。第2の高周波電源64は、整合器68及び電極プレート16を介して下部電極18に接続されている。整合器68は、第2の高周波電源64の出力インピーダンスと負荷側(下部電極18側)のインピーダンスを整合させるための回路を有する。
なお、第1の高周波電力を用いずに、第2の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第2の高周波電力の周波数は、13.56[MHz]よりも大きな周波数、例えば40[MHz]であってもよい。
プラズマ処理装置1は、第1の高周波電源62及び整合器66を備えなくてもよい。第2の高周波電源64は一例のプラズマ生成部を構成する。
プラズマ処理装置1においてガスが、ガス供給部から内部空間10sに供給されて、プラズマを生成する。また、第1の高周波電力及び/又は第2の高周波電力が供給されることにより、上部電極30と下部電極18との間で高周波電界が生成される。生成された高周波電界がプラズマを生成する。
プラズマ処理装置1は、制御部80を更に備え得る。制御部80は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。
制御部80は、プラズマ処理装置1の各部を制御する。制御部80では、入力装置を用いて、オペレータがプラズマ処理装置1を管理するためにコマンドの入力操作等を行うことができる。また、制御部80では、表示装置により、プラズマ処理装置1の稼働状況を可視化して表示することができる。
更に、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、プラズマ処理装置1で各種処理を実行するために、プロセッサによって実行される。プロセッサが、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置1の各部を制御する。
制御部80は、特に、ガスソース群40、第1の高周波電源62等を制御するように構成される。制御部80は、ガスソース群40、第1の高周波電源62等を制御することによって、図1のフローチャートに示す方法MTを実行する。
より具体的に例えば、後述するように(図1に示す方法MTを参照)、制御部80は、図3に示す酸化シリコンを含む第1領域R1及び窒化シリコンを含む第2領域R2を有する基板Wを、チャンバ10内に提供する。この後、制御部80は、第1処理ガスから第1プラズマを生成することによって第1領域R1上に堆積物DPを形成するように、ガスソース群40及び第1の高周波電源62を制御するように構成される。制御部80によって実行される方法MTについては、下記に示される。
以下、図1を参照して、方法MTについて詳細に説明する。方法MTは、工程ST1、工程ST2、工程ST3、及び工程ST4を含む。方法MTは、工程ST2及び工程ST3を交互に繰り返すことによって、酸化シリコンのエッチングを良好な選択比で進行させ得る。
一実施形態において、方法MTは、図3に示す基板Wを処理対象として、基板Wの一部領域を選択的にエッチングすることができる。具体的に、図3に示す基板Wは、基板SB、第1領域R1、及び、第2領域R2を有している。基板SBは、第1領域R1及び第2領域R2の下地基板である。
第1領域R1は酸化シリコンを含み、第2領域R2は窒化シリコンを含む。一実施形態において、第1領域R1は酸化シリコン(SiO2)であり、第2領域R2は窒化シリコン(Si3N4)である。
第1領域R1及び第2領域R2は、プラズマに同時に晒される領域である。方法MTは、一実施形態において、第2領域R2に対して第1領域R1を選択的にエッチングするために実施される。以下、図3に示す基板Wを処理対象として想定し、方法MTについて説明する。
工程ST1では、チャンバ10内に第1領域R1及び第2領域R2を有する基板Wを提供する。
工程ST1に続く工程ST2では、第1処理ガスの第1プラズマに基板Wが晒される。より具体的に、工程ST2では、第1処理ガスが励起されることによって第1プラズマが生成され、生成された第1プラズマに基板Wが晒される。工程ST2は、第1プラズマを生成することによって、第1領域R1及び第2領域R2上に堆積物DP(堆積膜)を形成する。工程ST2の実行時のプラズマ処理装置1の各部の動作は、制御部80によって制御され得る。
第1プラズマは、第1処理ガスから生成される。第1処理ガスは、炭素原子及びフッ素原子を含有する第1ガスとケイ素原子を含有する第2ガスとを含む混合ガスである。堆積物DPは、炭素原子及びフッ素原子を含有する。
第1ガスは、フルオロカーボンガス及び/又はハイドロフルオロカーボンガスである。第1ガスは、例えば、C5F8ガス、C3F8ガス、C4F8ガス、C5F8ガス、C4F6ガス、CF4ガス、CH3Fガス、CHF3ガス、CH2F2ガスの群から選択される少なくとも一種類を含む。第1ガスは、Arガス、Heガス等の種々の希ガスのうち少なくとも一種類を更に含み得る。第1ガスは、O2ガスを更に含み得る。
第2ガスは、例えば、SiCl4ガス、SiH4ガス、Si2H6ガス、SiH2Cl2ガス、Si4H10ガス、Si5H12ガスの群から選択される少なくとも一種類を含む。
プラズマ処理装置1を用いて工程ST2を実行する場合には、ガスソース群40からチャンバ本体12内に第1処理ガスが供給される。工程ST2では、第1の高周波電源62からの高周波電力が上部電極30に供給される。工程ST2では、第2の高周波電源64からの高周波バイアス電力が下部電極18に供給され得る。
工程ST2では、排気装置50によってチャンバ本体12の内部空間10sの圧力が所定の圧力に設定される。
以上のように、チャンバ本体12内において第1処理ガスから第1プラズマが生成され、支持台14上に載置された基板Wが第1プラズマに晒される。このため、炭素原子及びフッ素原子(フルオロカーボン)を含有する堆積物が第1領域R1に付着する。従って、フルオロカーボンを含む堆積物DPが第1領域R1及び第2領域R2上に形成される。この結果、後述する工程ST3において、堆積物DPによって第2領域R2が保護されつつ、第1領域R1のエッチングが進行することが可能となる。
上述したように、第1処理ガスにケイ素原子を含有する第2ガスが含まれる。このため、第1処理ガスから第1プラズマを生成した際、下記式(1)に示す反応により、プラズマ気相中で過剰なフッ素原子がケイ素原子と反応して除去される。
Si+4F→SiF4↑ (1)
結果として、第1領域R1及び第2領域R2上にフッ素原子の組成比に対する炭素原子の組成比の比率(C/F比)が高い堆積物DPを形成することができる。なお、工程ST2において第1ガス及び第2ガスの流量比を調整することによって、堆積物DPのC/F比を制御することが可能である。例えば、第1ガスに対する第2ガスの流量比を大きくすることで、堆積物DPのC/F比を大きくすることができる。
工程ST2に引き続く工程ST3では、第2プラズマを生成することによって第1領域R1をエッチングする。より具体的に、堆積物DPに含まれるフルオロカーボンのラジカルによって第1領域R1がエッチングされる。工程ST3の実行時のプラズマ処理装置1の各部の動作は、制御部80によって制御され得る。
第2プラズマは第2処理ガスから生成され、第2処理ガスは不活性ガスを含む。工程ST3では、工程ST2の処理後の基板Wが、不活性ガスのプラズマに晒される。工程ST3において用いられる不活性ガスは、希ガス又は窒素ガスであり得る。
工程ST2の処理時間と工程ST3の処理時間とは任意に設定される。一実施形態においては、工程ST2の処理時間と工程ST3の処理時間との合計において工程ST2の処理時間が占める割合は、例えば5~45%の範囲内の割合に設定される。
プラズマ処理装置1を用いて工程ST3を実行する場合には、ガスソース群40から不活性ガスが供給される。工程ST3では、不活性ガスに加えてO2ガスが供給されてもよい。
工程ST3では、第1の高周波電源62からの高周波電力が上部電極30に供給される。工程ST3では、第2の高周波電源64からの高周波バイアス電力が下部電極18に供給され得る。
工程ST3では、排気装置50によってチャンバ本体12内の空間の圧力が所定の圧力に設定される。
方法MTでは、工程ST3の実行の後、再び、工程ST2が実行される(工程ST4:NO)。このように、工程ST2及び工程ST3を含むサイクルが一回以上実行され得る。先の工程ST3の実行によって堆積物DPの膜厚が減少しているので、再び工程ST2を実行して上述した第1処理ガスの第1プラズマに基板Wを晒すと、第1領域R1を更にエッチングすることができる。その後、更に工程ST3を実行することで、堆積物DP中のフルオロカーボンラジカルにより第1領域R1をエッチングすることができる。
方法MTでは、工程ST4において停止条件が満たされるか否かが判定される。停止条件は、例えば、工程ST2及び工程ST3を含むサイクルの繰り返し回数が所定回数に達したときに満たされたものと判定される。停止条件が満たされない場合(工程ST4:NO)には、工程ST2及び工程ST3を含むサイクルが再び実行される。一方、停止条件が満たされる場合(工程ST4:YES)には、方法MTが終了する。
以上説明した方法MTでは、工程ST2及び工程ST3を交互に複数回実行することにより、高い選択比で第2領域R2に対して第1領域R1を選択的にエッチングすることができる。
図4は、方法MTの処理対象の別の一例を示す断面図である。図4に示す基板は、第1領域R1及び第2領域R2を有する基板W2であり、基板W2に対して方法MTを用いることができる。具体的に、基板W2は、下地層100、複数の隆起領域102、第1領域R1、第2領域R2、及び、マスク108を有している。基板W2は、例えば、フィン型電界効果トランジスタの製造中に得られる生産物である。
下地層100は、例えば、多結晶シリコンから構成される。下地層は、一例においてはフィン領域であり、略直方体形状を有している。
複数の隆起領域102は、下地層100上に設けられており、互いに略平行に配列されている。隆起領域102は、例えば、ゲート領域である。
第2領域R2の材料は、窒化シリコンである。第2領域R2は、隆起領域102を覆うように設けられている。
隆起領域102は、第1領域R1内に埋め込まれている。即ち、第1領域R1は、第2領域R2を介して隆起領域102を覆うように設けられている。
第1領域R1の材料は、酸化シリコンである。第1領域R1上には、マスク108が設けられている。マスク108は、隣接する隆起領域102間の上方において開口するパターンを有している。マスク108は、有機膜である。マスク108は、フォトリソグラフィによって作成され得る。
基板W2に対して方法MTを実行すると、基板W2の第1領域R1を第2領域R2に対して選択的にエッチングすることができる。隣接する二つの隆起領域102の間の領域においてホールを自己整合的に形成することができる(SAC)。当該ホールは、例えば、フィン領域のソース又はドレインに接続するコンタクト用のホールとなり得る。
より具体的に、工程ST1において、図4に示す基板W2がチャンバ10内に提供される。工程ST1に引き続き、上述した工程ST2が実行される。工程ST2で用いられる第1処理ガスは、第1処理ガスについて上述したガス種のガスである。工程ST2で用いられる内部空間10sの圧力は、工程ST2における内部空間10sの圧力について上述した圧力である。工程ST2の実行によって、基板W2の第1領域R1上に堆積物DPが形成される。
工程ST2に引き続き、上述した工程ST3が実行される。工程ST3で用いられる第2処理ガスは、第2処理ガスについて上述したガス種のガスである。工程ST3で用いられる内部空間10sの圧力は、工程ST3における内部空間10sの圧力について上述した圧力である。工程ST3の実行によって、基板W2上に形成された堆積物DP中のフルオロカーボンラジカルが、基板W2の第1領域R1のエッチングを進行させる。
基板W2に対し、上述した工程ST4において停止条件が満たされないと判定された場合(工程ST4:NO)、工程ST3の実行の後に再び工程ST2が実行される。このように、基板W2に対し工程ST2及び工程ST3を含むサイクルが一回以上実行され得る。
以上説明したように基板W2に対して工程ST2及び工程ST3が繰り返し実行されることによって、図5に示すように、マスク108のパターンに沿って第1領域R1が第2領域R2に至るまでエッチングされる。
工程ST2及び工程ST3が繰り返し実行されることによって第2領域R2が露出されると、工程ST2によって第2領域R2上に堆積物DPが形成され、第2領域R2が堆積物DPによってエッチングから保護される。
更に工程ST2及び工程ST3が繰り返し実行されることによって、図6に示すように、隣接する二つの隆起領域102の間の第1領域R1が,第2領域R2によって画定される凹部の底面に至るまで、第2領域R2に対して選択的にエッチングされる。隆起領域102は、第2領域R2上の堆積物DPによってエッチングから保護される。
以下、方法MTの評価のために行った複数の実験例について説明する。以下に説明する複数の実験例は、単に方法MTを例示するために示されるものであり、方法MTを限定するものではない。
方法MTに係る複数の実験例では、レジスト膜を表面に有する基板上に30[mm]角のSiO2チップ(酸化シリコン膜)及び30[mm]角のSiNチップ(窒化シリコン膜)を貼り付けた構造を有する基板を準備した。SiO2チップは第1領域R1に対応し、SiNチップは第2領域R2に対応する。これら二つのチップを基板の中心から均等な距離に貼り付けた。この基板に対して、以下に記す処理条件のもとで複数の実験例の処理を行った。
複数の実験例では、2秒間の工程ST2と、N秒間(Nは正の整数)の工程ST3とを含むサイクルが30回実行された。複数の実験例において、工程ST3の実行時間(N秒間)は、5~25秒間における何れかの時間(5≦N≦25)である(図7の横軸を参照)。複数の実験例は、工程ST3の実行時間の相違のみにおいて、互いに相違する。
工程ST2で用いられる第1処理ガスの第1ガスは、C4F6ガス及びArガスの混合ガスである。工程ST2で用いられる第1処理ガスの第2ガスは、SiCl4ガスである。工程ST2の処理条件は、圧力:20[mTorr]、C4F6ガス流量:4[sccm]、Arガス流量:1188[sccm]、SiCl4ガス流量:2[sccm]、である。工程ST2の処理条件は、更に、第1の高周波電源62の高周波電力:60[MHz],100[W]、第2の高周波電源64の高周波バイアス電力:40[MHz],150[W]、直流電圧:-300[V]、である。
工程ST3で用いられる第2処理ガスの不活性ガスは、Arガスである。工程ST3の処理条件は、圧力:20[mTorr]、Arガス流量:1188[sccm]、である。工程ST3の処理条件は、更に、第1の高周波電源62の高周波電力:60[MHz],100[W]、第2の高周波電源64の高周波バイアス電力:40[MHz],150[W]、直流電圧:0[V]、である。
図7に、上記の複数の実験例によって得られた結果に関するグラフを示す。図7には、工程ST3におけるSiO2チップのエッチング量とSiNチップのエッチング量とが示されている。図7の横軸は、工程ST3の合計処理時間を示している。
図7の左側の縦軸は、工程ST3におけるSiO2チップのエッチング量を示している。図7のPT1aは、SiO2チップのエッチング量の測定結果を示している。図7の右側の縦軸は、工程ST3におけるSiNチップのエッチング量を示している。図7のPT2aは、SiNチップのエッチング量の測定結果を示している。
なお、図8には、図7に示す実験例(方法MTに係る実験例)に対応する実験例によって得られた結果が示されている。図8の実験例では、図7の実験例の工程ST2及び工程ST3のそれぞれに対応する二つの工程が行われた。
図8の実験例の二つの工程のうち工程ST2に対応する工程(以下、工程ST2aという)では、SiCl4ガスを含まない処理ガス(即ちC4F6ガス及びArガスのみを含む処理ガス)が用いられた。図8の実験例は、この点についてのみ図7の実験例と相違する。
図8の横軸、左側の縦軸、及び右側の縦軸は、図7と同様である。図8のPT1bは、SiO2チップのエッチング量の測定結果を示している。図8のPT2bは、SiNチップのエッチング量の測定結果を示している。
図7に示すように、図7の実験例及び図8の実験例の何れにおいても、工程ST3の合計処理時間が長くなるにつれて、SiO2チップのエッチング量は増加し、SiNチップのエッチング量は少ない量で一定のままであるという結果が得られた。
更に、SiNチップのエッチング量の平均値は、図7に示す場合に2.3[nm]であり、図8に示す場合に3.1[nm]であった。即ち、工程ST2においてSiCl4ガスが用いられる実験例では、工程ST2aにおいてSiCl4ガスが用いられない実験例に比較して、SiNチップのエッチング量は少ない。
従って、方法MTによれば、比較的高い選択比でSiNの第2領域R2に対してSiO2の第1領域R1を選択的にエッチングすることができる。この結果は、図9に示す結果によって裏付けられ得る。
図9には、90秒間の工程ST2及び90秒間の工程ST2aの実行によってSiNチップ(第2領域R2に対応)上にそれぞれ形成された堆積物DPの原子組成%が示されている。
図9の縦軸は、原子組成%を示している。図9に示すGF1aは、90秒間の工程ST2a(C4F6ガス及びArガスの混合ガスが第1処理ガスに用いられる場合)による結果を示している。図9に示すGF2aは、90秒間の工程ST2(C4F6ガス、Arガス及びSiCl4ガスの混合ガスが第1処理ガスに用いられる場合)による結果を示している。
図9に示す結果によれば、工程ST2においてSiCl4ガスが用いられる実験例の方が、工程ST2aにおいてSiCl4ガスが用いられない実験例に比較して、堆積物DPにおけるC/F比が大きいことがわかる。この結果は、第1処理ガスからプラズマを生成した際、プラズマ気相中で過剰なフッ素原子がケイ素原子と反応して除去されたことによるものと考えられる。
方法MTによれば、工程ST2においてSiCl4ガスが第2ガスに用いられる場合、第2ガスの流量を調整することによって第2領域R2上の堆積物DPにおけるC/F比が良好に制御される。このため、堆積物DPのエッチングに対する耐性が増加することによって、高い選択比で第2領域R2に対して第1領域R1を選択的にエッチングすることができる。
更に、図10には、90秒間の工程ST2及び90秒間の工程ST2aの実行によってSiNチップ上にそれぞれ形成された堆積物DPの膜厚が示されている。
図10によれば、工程ST2においてSiCl4ガスが用いられる実験例の方が、工程ST2aにおいてSiCl4ガスが用いられない実験例に比較して、SiNチップ上に形成された堆積物DPの膜厚が厚い。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる例示的実施形態における要素を組み合わせて他の例示的実施形態を形成することが可能である。
例えば、工程ST2において用いられる第2ガスの流量は、工程ST2及び工程ST3が繰り返されるごとに段階的に増減され得る。一例として、工程ST2の最初の実行時から工程ST2が繰り返されるごとに第2ガスの流量は低減される。工程ST2が繰り返されることによって第2ガスのケイ素原子のプラズマによる第2領域R2の変質領域TRからのフッ素原子の除去が進むからである。
以上の説明から、本開示の種々の例示的実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の例示的実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
1…プラズマ処理装置、10…チャンバ、100…下地層、102…隆起領域、108…マスク、10s…内部空間、12…チャンバ本体、12e…排気口、12g…ゲートバルブ、12p…通路、13…支持部、14…支持台、16…電極プレート、18…下部電極、18f…流路、20…静電チャック、20p…直流電源、20s…スイッチ、22a…配管、22b…配管、24…ガス供給ライン、25…エッジリング、30…上部電極、32…部材、34…天板、34a…ガス吐出孔、36…支持体、36a…ガス拡散室、36b…ガス孔、36c…ガス導入口、38…ガス供給管、40…ガスソース群、41…バルブ群、42…流量制御器群、46…シールド、48…バッフルプレート、50…排気装置、52…排気管、62…第1の高周波電源、64…第2の高周波電源、66…整合器、68…整合器、80…制御部。

Claims (12)

  1. a)チャンバ内に第1領域及び第2領域を有する基板を提供する工程と、
    b)第1処理ガスから第1プラズマを生成することによって前記第1領域及び前記第2領域上に堆積膜を形成する工程と、
    c)不活性ガスを含む第2処理ガスから第2プラズマを生成することによって前記第1領域をエッチングする工程と、
    を備え、
    前記第1処理ガスは、炭素原子及びフッ素原子を含有する第1ガスとケイ素原子を含有する第2ガスとを含む混合ガスであ
    前記c)は、前記堆積膜と前記第2プラズマに含まれるイオンとを反応させることによって、前記第1領域をエッチングする、
    基板処理方法。
  2. a)チャンバ内に第1領域及び第2領域を有する基板を提供する工程と、
    b)第1処理ガスから第1プラズマを生成することによって前記第1領域及び前記第2領域上に堆積膜を形成する工程と、
    c)不活性ガスを含む第2処理ガスから第2プラズマを生成することによって前記第1領域をエッチングする工程と、
    を備え、
    前記第1処理ガスは、炭素原子及びフッ素原子を含有する第1ガスとケイ素原子を含有する第2ガスとを含む混合ガスであり、
    前記堆積膜は、炭素原子及びフッ素原子を含有し、
    前記b)は、前記第1ガス及び前記第2ガスの流量比を調整することによって、前記第1領域及び前記第2領域上に形成される堆積膜の炭素原子及びフッ素原子の組成比を制御する、
    基板処理方法。
  3. a)チャンバ内に第1領域及び第2領域を有する基板を提供する工程と、
    b)第1処理ガスから第1プラズマを生成することによって前記第1領域及び前記第2領域上に堆積膜を形成する工程と、
    c)不活性ガスを含む第2処理ガスから第2プラズマを生成することによって前記第1領域をエッチングする工程と、
    を備え、
    前記第1処理ガスは、炭素原子及びフッ素原子を含有する第1ガスとケイ素原子を含有する第2ガスとを含む混合ガスであり、
    前記第2処理ガスは、希ガス又は窒素ガスである、
    基板処理方法。
  4. 前記第1ガスは、フルオロカーボンガス及び/又はハイドロフルオロカーボンガスである、請求項1~3の何れか一項に記載の基板処理方法。
  5. 前記第1ガスは、C5F8ガス、C3F8ガス、C4F8ガス、C5F8ガス、C4F6ガス、CF4ガス、CH3Fガス、CHF3ガス及びCH2F2ガスの群から選択される少なくとも一種類を含む、
    請求項1~3の何れか一項に記載の基板処理方法。
  6. 前記第2ガスは、SiCl4ガス、SiH4ガス、Si2H6ガス、SiH2Cl2ガス、Si4H10ガス及びSi5H12ガスの群から選択される少なくとも一種類を含む、
    請求項1~5の何れか一項に記載の基板処理方法。
  7. 前記第1領域は酸化シリコンを含み、前記第2領域は窒化シリコンを含む、
    請求項1~6の何れか一項に記載の基板処理方法。
  8. 前記b)は、前記第2ガスの流量を段階的に増減する、
    請求項1に記載の基板処理方法。
  9. 前記b)及び前記c)を含むサイクルを一回以上実行する、
    請求項1~8の何れか一項に記載の基板処理方法。
  10. 請求項1~の何れか一項に記載の基板処理方法を備える半導体デバイスの製造方法。
  11. チャンバと、
    前記チャンバに処理ガスを供給するように構成されるガスソース群と、
    前記ガスソース群によって前記チャンバに供給される前記処理ガスをプラズマ励起させるように構成される高周波電源と、
    前記ガスソース群及び前記高周波電源を制御するように構成される制御部と、
    を備え、
    前記制御部は、
    a)前記チャンバ内に第1領域及び第2領域を有する基板を提供する工程と、
    b)前記処理ガスからプラズマを生成することによって前記第1領域上に堆積膜を形成する工程と、
    c)不活性ガスを含む第2処理ガスから第2プラズマを生成することによって前記第1領域をエッチングする工程と、
    を含む処理を実行し、
    前記処理ガスは、炭素原子及びフッ素原子を含有する第1ガスとケイ素原子を含有する第2ガスとを含む混合ガスであ
    前記第2処理ガスは、希ガス又は窒素ガスである、
    プラズマ処理装置。
  12. チャンバと、
    前記チャンバに処理ガスを供給するように構成されるガスソース群と、
    前記ガスソース群によって前記チャンバに供給される前記処理ガスをプラズマ励起させるように構成される高周波電源と、
    前記ガスソース群及び前記高周波電源を制御するように構成される制御部と、
    を備え、
    前記制御部は、
    a)前記チャンバ内に第1領域及び第2領域を有する基板を提供する工程と、
    b)前記処理ガスからプラズマを生成することによって前記第1領域上に堆積膜を形成する工程と、
    c)不活性ガスを含む第2処理ガスから第2プラズマを生成することによって前記第1領域をエッチングする工程と、
    を含む処理を実行し、
    前記処理ガスは、炭素原子及びフッ素原子を含有する第1ガスとケイ素原子を含有する第2ガスとを含む混合ガスであり、
    前記c)は、前記堆積膜と前記第2プラズマに含まれるイオンとを反応させることによって、前記第1領域をエッチングする、
    プラズマ処理装置。
JP2019181487A 2019-10-01 2019-10-01 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置 Active JP7398915B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019181487A JP7398915B2 (ja) 2019-10-01 2019-10-01 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
TW109131991A TW202129753A (zh) 2019-10-01 2020-09-17 基板處理方法、半導體元件之製造方法及電漿處理裝置
CN202010994040.8A CN112599414A (zh) 2019-10-01 2020-09-21 基片处理方法、半导体器件的制造方法和等离子体处理装置
US17/035,899 US11955316B2 (en) 2019-10-01 2020-09-29 Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019181487A JP7398915B2 (ja) 2019-10-01 2019-10-01 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2021057523A JP2021057523A (ja) 2021-04-08
JP7398915B2 true JP7398915B2 (ja) 2023-12-15

Family

ID=75162198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019181487A Active JP7398915B2 (ja) 2019-10-01 2019-10-01 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置

Country Status (4)

Country Link
US (1) US11955316B2 (ja)
JP (1) JP7398915B2 (ja)
CN (1) CN112599414A (ja)
TW (1) TW202129753A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098220A (ja) 2008-10-20 2010-04-30 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2016027594A (ja) 2014-07-01 2016-02-18 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355949B2 (ja) * 1996-08-16 2002-12-09 日本電気株式会社 プラズマcvd絶縁膜の形成方法
JPH11111680A (ja) * 1997-09-30 1999-04-23 Yasuhiro Horiike エッチング方法
US9030013B2 (en) * 2012-09-21 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures comprising flexible buffer layers
JP6396699B2 (ja) 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6373150B2 (ja) 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP6529357B2 (ja) 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098220A (ja) 2008-10-20 2010-04-30 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2016027594A (ja) 2014-07-01 2016-02-18 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
JP2021057523A (ja) 2021-04-08
CN112599414A (zh) 2021-04-02
US11955316B2 (en) 2024-04-09
TW202129753A (zh) 2021-08-01
US20210098234A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
JP6396699B2 (ja) エッチング方法
TWI682461B (zh) 被處理體之處理方法
US9911607B2 (en) Method of processing target object
TWI737785B (zh) 被處理體之處理方法
TW201705273A (zh) 蝕刻有機膜之方法
CN110010466B (zh) 蚀刻方法
TWI809086B (zh) 蝕刻方法及電漿處理裝置
CN109417029B (zh) 对被处理体进行处理的方法
TWI782975B (zh) 蝕刻方法
TWI759348B (zh) 被處理體之處理方法
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
JP7398915B2 (ja) 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
JP2023053351A (ja) プラズマ処理装置
JP7229033B2 (ja) 基板処理方法及び基板処理装置
TWI843909B (zh) 電漿處理方法及電漿處理設備
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
JP2024098961A (ja) エッチング方法及びプラズマ処理装置
JP2021163839A (ja) エッチング方法及びプラズマ処理装置
TW202213517A (zh) 基板處理方法及電漿處理裝置
JP2023018631A (ja) エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231205

R150 Certificate of patent or registration of utility model

Ref document number: 7398915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150