JP3972463B2 - プラズマ処理方法 - Google Patents
プラズマ処理方法 Download PDFInfo
- Publication number
- JP3972463B2 JP3972463B2 JP14717998A JP14717998A JP3972463B2 JP 3972463 B2 JP3972463 B2 JP 3972463B2 JP 14717998 A JP14717998 A JP 14717998A JP 14717998 A JP14717998 A JP 14717998A JP 3972463 B2 JP3972463 B2 JP 3972463B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- chamber
- processing method
- organic protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハ等の被処理体上に生じた残渣をスパッタエッチングで除去する際に、多数枚の被処理体に対してこの処理を繰り返した後でも、プラズマチャンバの内壁面への付着物膜によるインピーダンス変化を抑えて該処理の再現性と均一性を向上させ、これにより特にハンダボールの被着部位から常に効果的に有機保護膜の残渣を除去することを可能とするプラズマ処理方法に関する。
【０００２】
【従来の技術】
電子機器の小型化をより一層進展させるためには、部品実装密度をいかに向上させるかが重要なポイントとなる。半導体ＩＣに関しても、ボンディングワイヤとリードフレームとを用いた従来のパッケージ実装に代わり、ＬＳＩのベア・チップを直接に実装基板上の導体パターンに接続するワイヤレスボンディングが提案されている。中でも、デバイスチップの素子形成面側にすべての電極部とこれに対応する接続端子を形成しておき、この素子形成面を下向きにして実装基板上の導体パターンに直接的に接続する方法はフリップチップボンディング法と呼ばれており、アセンブリ工程が合理化できることから利用が拡大するものと期待されている。
【０００３】
上記デバイスチップの接続端子としてはハンダボールが代表的であるが、ハンダボールを使用する場合、半導体ＩＣチップのＡｌ電極パッドとバンプ材料との間には、密着性向上や相互拡散防止等を目的に下地金属膜が形成される。この下地金属膜はハンダボールの仕上り形状を左右することから、ＢＬＭ(Ball Limiting Metal) 膜とも呼ばれている。
【０００４】
ここで、Ａｌ電極パッドにＢＬＭ膜を介してハンダボールを被着させる従来の一般的なプロセスを、図４ないし図７を参照しながら説明する。図４は、基板３１のパッシベーションを行い、さらにＢＬＭ膜の被着範囲を規定するための１層目ポリイミド膜３４のパターニングを行った状態を示している。ここまでの工程を簡単に述べると、まず、すべての素子形成が終了した基板３１上でＡｌ電極パッド３２ａを所定の形状にパターニングする。次に、基体（ウェハ）の全面をＳｉＮパッシベーション膜３３で被覆し、この膜をパターニングしてＡｌ電極パッド３２ａに臨む開口３３ａを形成する。続いて、ウェハの全面を１層目ポリイミド膜３４で被覆し、Ａｌ電極パッド３２ａに臨む開口３４ａを上記開口３３ａのさらに内側に形成する。
【０００５】
次に、図５に示されるように、上記開口３４ａを覆うごとくＢＬＭ膜３６ａを形成する。このＢＬＭ膜３６ａは、下層側から順にＣｒ膜，Ｃｕ膜，Ａｕ膜がスパッタリングにより積層された多層膜であり、通常はリフトオフ法により形成される。次に、図６に示されるように、上記ＢＬＭ膜３６ａを完全に被覆するハンダ膜３９ａをたとえばリフトオフ法により形成する。続いて加熱リフローを行うと、ハンダ膜３９ａは表面張力により上記ＢＬＭ膜３６ａ上で自己整合的に収縮し、図７に示されるようなハンダボール３９ａｒとなる。この後、ウェハをダイシングしてデバイスチップを分割し、個々のデバイスチップのハンダボール形成面を下向きにして実装基板と対向させ、該実装基板上の予備ハンダ付けされた導体パターンと上記ハンダボールとを位置合わせした上で加熱溶着させると、チップの実装が完了する。
【０００６】
ところで、上記Ａｌ電極パッドは通常、デバイスチップの周辺部に配置される。しかし、チップに作り込まれる素子が微細化され、Ａｌ電極パッドの配置間隔が縮小されてくると、従来どおりにハンダボールを形成することが困難となってくる。これは、隣接するハンダボール同士の接触により短絡の虞れが生ずるからである。
【０００７】
ただし、ハンダボール同士の接触を避けようとして該ハンダボールの直径を小さくすると、実装基板とデバイスチップとの間の接合強度が低下し、信頼性を損なう原因となる。このため、ハンダボール径は従来どおりとしながらそのレイアウトを変更し、Ａｌ電極パッドの直上領域（以下、定位置と称する。）に位置するハンダボールと直上領域外（以下、再配置と称する。）に位置するハンダボールとを交互に配置する技術が提案されている。この技術では、該Ａｌ電極パッドと再配置の場所までの配線パターンが新たに必要となるが、本願出願人はこの配線パターンをＢＬＭ膜を用いて形成する技術を提案している。再配置をＢＬＭ膜を用いて行えば、従来のフォトマスクパターンの変更のみで対応できるので工程数が増加せず、コストや製造効率の面で非常に都合が良い。
【０００８】
図８に、ハンダボールが再配置されたＬＳＩチップの一部を示す。なお、この図に示すＬＳＩチップを構成する各材料膜の積層関係は、前掲の図７における積層関係とほぼ同じである。ただし、図中の符号には必要に応じ、定位置に関連する構造には添字ａ、再配置に関連する構造には添字ｂを付す。このデバイスチップ上では、ある１辺に沿ってＡｌ電極パッド３２ａ，３２ｂが配列されている。これらＡｌ電極パッド３２ａ，３２ｂは、この上に開口３３ａを有するＳｉＮパッシベーション膜３３、および上記開口３３ａのさらに内部に開口３４ａを有する１層目ポリイミド膜３４に順次被覆され、該開口３４ａの内部でＢＬＭ膜３６に接続されている。ただし、このＢＬＭ膜には２種類ある。すなわち、Ａｌ電極パッド１２ａの直上領域のみにパターニングされている定位置用のＢＬＭ膜３６ａと、Ａｌ電極パッド３２ｂの直上領域外にまで延在されている再配置用のＢＬＭ膜３６ｂである。
【０００９】
かかるウェハの全面はさらに、図中破線で示す２層目ポリイミド膜３７で被覆され、この２層目ポリイミド膜３７には定位置用の開口３７ａと再配置用の開口３７ｂとが形成される。これら開口３７ａ，３７ｂの内部で定位置用のハンダボール３９ａｒと再配置用のハンダボール３９ｂｒとがそれぞれＢＬＭ膜３６ａ，３６ｂを介してＡｌ電極パッド３２ａ，３２ｂに接続される。このようなレイアウトによれば、加熱溶着を行った際にもハンダボール同士が接触することがない。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述の再配置を実際に行うプロセスでは、ＢＬＭ膜３６ａ，３６ｂとハンダボール３９ａ，３９ｂとの間のコンタクト不良および接着不良が、新たな問題として浮上してきた。この問題は、主として２層目ポリイミド膜３７の開口不良に起因するものである。上記２層目ポリイミド膜３７の構成材料としては、一般に感光性ポリイミド樹脂が用いられており、そのパターニングは通常のレジストプロセスと同様、フォトリソグラフィと現像処理を経て行われている。しかし、２層目ポリイミド膜３７はＬＳＩの内部に形成される絶縁膜とは異なり数μｍオーダーの厚みを有しているため、作業環境や処理条件のわずかな変動でも解像不良や現像不良を生ずることがある。
【００１１】
図９に、かかる解像不良や現像不良に起因して開口３７ａ，３７ｂの内部に残渣３７ｓが発生した状態を示す。この図は、図１６のＡ−Ａ線断面図である。このような残渣３７ｓを残した状態では、開口３７ａ，３７ｂの内部でＢＬＭ膜３６ａ，３６ｂとハンダボール３９ａｒ，３９ｂｒとが全面的に接触することができず、電気的コンタクトが劣化する。また、ＢＬＭ膜１６ａ，１６ｂとハンダボール３９ａｒ，３９ｂｒとの間の接着強度も低下するため、フリップチップボンディング法による組立製品のハンダ接合部の強度が確保できず、製品の信頼性や耐久性に悪影響が及ぼされる。
【００１２】
そこで、この残渣３７ｓを除去することが必要となる。この除去は、Ａｒ+ イオンを用いたスパッタエッチングにより行われる。ここで、通常の有機材料膜の代表的な除去方法であるＯ2 プラズマアッシングを行わないのは、ＢＬＭ膜３６ａ，３６ｂの表面酸化を避けるためである。しかしながら、上記２層目ポリイミド膜３７の残渣３７ｓは発生量そのものが比較的多く、このように大量の残渣３７ｓを伴ったウェハに対するスパッタエッチングを同一のプラズマ装置内で繰り返してゆくと、スパッタされたポリイミド膜がプラズマチャンバの内壁面やサセプタの周辺に再付着し、ウェハ処理枚数を重ねるにしたがって蓄積されてしまう。これらのチャンバ内に堆積した付着物膜は、インプロセスで除去することは極めて困難である。
【００１３】
このようなプラズマチャンバの汚染は、プラズマの安定放電を妨げる原因となることが知られている。実際、上述のように大量の付着物膜が発生したプラズマチャンバ内では、スパッタエッチングのためのプラズマ放電を１回行うごとに、プラズマの状態はすべて微妙に異なることになる。プラズマ状態の変化は、インピーダンス変化となって観測される。一般にプラズマ装置では、電源からチャンバへ向かって印加された進行波の出力に対して、プラズマチャンバから電源へ戻る反射波の電力を最小限に調整することが望ましく、このように調整された状態をインピーダンスが整合（マッチング）された状態と称している。近年のプラズマ装置には、ＲＦ電源あるいはマイクロ波電源と負荷（すなわちプラズマチャンバ）との間にインピーダンス整合器（マッチング回路）が接続されており、上述のような整合を自動的に行う（オートチューニング）ようになされているのが普通である。
【００１４】
上述のようなポリイミド膜のスパッタエッチングで生ずる付着物膜は、一般に完全な絶縁体ではなくある程度の導通を持つために、プラズマチャンバ内のインピーダンスを大きく変化させるおそれが大きい。特に、インピーダンスの変動が大きくなり易いのはプラズマ放電開始時であり、装置のオートチューニング機能による可調整範囲を超えてしまうことが少なくない。このような場合には、プラズマ放電のスムースな立ち上がりが著しく阻害される。また、仮にプラズマ放電が開始されたとしても初期の放電状態が不安定なために、残渣３７ｓのスパッタ除去速度にウェハ間あるいはウェハ内でのばらつきが生じてしまう。この結果、仕上がりのハンダボール３９ａｒ，３９ｂｒとＢＬＭ膜３６ａ，３６ｂとの電気的コンタクトや接着強度の再現性が損なわれることになる。
【００１５】
頻繁にプラズマチャンバを大気開放して手作業による清掃を行えば上述のような不都合は一見避けられそうであるが、メンテナンス所要時間が著しく増大して半導体装置のスループットの大幅な低下につながるため、現実的な手法ではない。したがって、相当量のポリイミド膜がプラズマチャンバ内に蓄積されても、実用上許容されるスループットと製造歩留りを維持できる範囲でプラズマ放電を繰り返さざるを得ないのが現状である。そこで本発明は、プラズマチャンバ内で付着物膜の発生する工程を繰り返す必要がある場合にも、常に安定したプラズマ放電の開始・継続を可能として残渣を再現性良く除去し、最終的にはハンダボールとＢＬＭ膜とのコンタクトや接着性を改善して信頼性と歩留りに優れるＬＳＩ実装製品を提供することが可能なプラズマ処理方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明のプラズマ処理方法は、プラズマ装置のプラズマチャンバ内に被処理体を保持し、該被処理体の表面に生じている有機保護膜の残渣を、不活性ガスを用いたスパッタエッチングで除去する工程を複数枚の該被処理体に対して連続的に繰り返すプラズマ処理方法であって、プラズマチャンバ内には被処理体の他に無機絶縁膜を表面に有する少なくとも１枚のダミー被処理体を保持し、工程の所定回数を終了するごとにダミー被処理体を前記不活性ガスを用いたスパッタエッチングを行うことにより、無機付着物膜をプラズマチャンバの内壁面に形成することを特徴とする
【００１７】
かかるプラズマ処理方法を可能とするためには、プラズマチャンバの外部から内部に向けてその壁面を貫通するごとく、所定の間隔にて少なくとも２本の絶縁抵抗測定用のプローブを、その先端がわずかにチャンバ内部に露出されるように埋設し、このプローブに絶縁抵抗測定回路が接続されたものが好適である。この絶縁抵抗測定回路は、プラズマチャンバの内壁面に堆積する付着物膜を介してプローブ間が導通される際に、該プローブ間に発生する電圧から該付着物膜の絶縁抵抗値を求めるものである。
【００１８】
【発明の実施の形態】
本発明者は、上述の目的を達成するために検討を重ねた結果、プラズマチャンバの内部のインピーダンスの変動が該プラズマチャンバの少なくとも内壁面に堆積する付着物膜の絶縁抵抗値に相関していることに着目し、本発明を提案するに至ったものである。すなわち、本発明のプラズマ処理方法は、プラズマ装置のプラズマチャンバ内に被処理体を保持し、該被処理体の表面に生じている有機保護膜の残渣を不活性ガスを用いたスパッタエッチングで除去する工程の所定回数を終了するごとに、該プラズマチャンバを大気開放することなくその内壁面の絶縁抵抗値をスパッタエッチングの開始前と同等のレベルに戻す操作を行うものである。
【００１９】
本発明のプラズマ処理方法は、複数の被処理体に対して連続的なスパッタエッチングを行う合間に、この絶縁抵抗値を定期的にスパッタエッチング開始前のレベルに戻す操作を行うものである。ここで、「定期的に」をより具体的に定義すると、「スパッタエッチングの工程の所定回数を終了するごとに」となるが、これは必ずしも厳密に決められた回数にしたがうものではない。たとえば実プロセスに則して、１製品ロット分の工程が終了するごとに上記操作を行うようにすることができる。
【００２０】
本発明者はこの操作として、（ｉ）プラズマチャンバの内部のインピーダンスを変動させる原因となる内壁面上の有機付着物を絶縁性に優れる無機絶縁物の付着物で被覆するダミー処理、および（ii）上記付着物そのものを除去するプラズマクリーニングの２通りを提案する。これらの操作を、図１を参照しながら説明する。図１（ａ）は、サセプタＳ上に保持されたウェハＷ上の有機保護膜２１の残渣を不活性ガス（ここではＡｒ）を用いてスパッタエッチングする際のチャンバ内の状態を模式的に示したものである。このウェハＷ上では既にデバイス形成が終了しており、上記有機保護膜２１はたとえば前掲の図９に示した２層目ポリイミド膜３７に相当するものである。このとき、有機保護膜２１から放出されたスパッタ粒子２１ｂの一部がたとえばプラズマチャンバＰＣの内壁面に付着して有機付着物膜２１ａを形成するが、この膜の絶縁性は必ずしも良好ではない。
【００２１】
図１（ｂ）は、上記（ｉ）のダミー処理を行っている際のチャンバ内の状態を模式的に示したものである。サセプタＳ上にはダミーウェハＤＷ１が保持されている。このダミーウェハＤＷ１の表面は無機絶縁膜２２で構成されており、不活性ガス（ここではＡｒ）を用いたスパッタエッチングにより該無機絶縁膜２２から放出されたスパッタ粒子２２ｂの一部は該プラズマチャンバＰＣの内壁面に付着して無機付着物膜２２ａを形成する。つまり、既に付着している絶縁性に劣る有機付着物膜２１ａが、絶縁性に優れる無機付着物膜２２ａで被覆されるので、プラズマチャンバＰＣの内壁面の絶縁性が向上し、インピーダンス整合を容易に達成できるようになる。
【００２２】
上記無機絶縁膜２２としては、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜の少なくともいずれかを典型的に用いることができる。特に、近年のいわゆる高密度プラズマ装置の中には、プラズマチャンバの壁面が石英で構成されているものが多いが、石英製のプラズマチャンバを用いる場合には酸化シリコン膜を意図的に付着させると内壁面との馴染みも良く、新たなパーティクル汚染の原因となるおそれが少なくて好適である。
【００２３】
一方、上記（ii）のプラズマクリーニング操作としては、酸素系化学種を解離生成可能なガスをプラズマチャンバＰＣ内に導入してプラズマを生成させることが好適である。これにより、図１（ｃ）に示されるように、プラズマチャンバＰＣの内壁面に付着した有機保護膜由来の有機付着物膜２１ａは、燃焼反応によりＣＯ（一酸化炭素）やＣＯ2 （二酸化炭素）の形で除去される。なお、このプラズマクリーニングを行う際にも、サセプタＳ上にはダミーウェハＤＷ２を載置しておくことが、サセプタＳの汚染防止、およびプラズマ放電の安定化の観点から好ましい。ただし、このときのダミーウェハＤＷ２は、たとえばベアのシリコンで構わない。
【００２４】
この（ii）のプラズマクリーニング操作は、図中矢印IIで示される処理経路にしたがって、有機付着物膜２１ａがある程度堆積した時点で行っても良いが、矢印Ｉおよび矢印IIIで示される処理経路を経る、すなわち（ｉ）のダミー処理の合間に挿入することもできる。上記ダミー処理は、チャンバ内の付着物量を本質的に減らすものではないので、工程が繰り返されれば付着物はプラズマチャンバＰＣ内に蓄積される。そこで、たとえば（ｉ）のダミー処理を１製品ロットごとに行い、（ii）のプラズマクリーニングを１０製品ロットごとに行う、というように処理間隔を設定すれば、チャンバ内に付着物膜がある程度蓄積された時点でこれを除去することができるようになり、極めて好都合である。なお、上記プラズマクリーニングは無機付着物膜を２２ａを直接的に燃焼除去するものではないが、無機付着物膜２２ａはその下側の有機付着物膜２１ａの除去に伴って剥落するので、問題なく除去することができる。
【００２５】
本発明において、除去すべき残渣を発生させる膜として想定される有機保護膜とは、被処理体上に形成されるデバイスチップのハンダボール配列面を被覆し、該デバイスチップの電極パッドに接続される下地金属膜パターンのハンダボール被着部位を露出させる開口を有する膜である。上記有機保護膜としては、たとえばポリイミド系樹脂，ポリテトラフルオロエチレン誘導体、フッ化ポリアリルエーテル誘導体、ポリ−ｐ−フッ化キシレン等、層間絶縁膜材料として近年提案されている低誘電率の材料膜を用いることができる。中でもポリイミド系樹脂膜は、耐熱性が４００℃以上と高いことから目下のところ最も広く用いられている材料であるが、これ以外にも耐熱性、耐湿性、耐クラック性、平坦化性に優れ、熱膨張係数が小さく、さらに好ましくは不純物ゲッタリング特性も備えた有機材料を適宜選択して用いることができる。
【００２６】
特に、上記有機保護膜として感光性の膜を使用した場合には、開口の形成はフォトリソグラフィおよび現像処理により行うことになるが、再配置用の開口を下地金属膜の延在部に形成する場合には、有機保護膜の残渣が発生しやすい。これは、再配置用の開口がデバイスチップ周辺部の電極パッド上の開口と異なり素子形成領域上に形成されるために、下地の凹凸の影響を受けやすいこと、また特に有機保護膜としてポリイミド膜を使用した場合には、この膜がＢＬＭ膜を構成するＣｕ膜と反応して不溶化する傾向があるからである。したがって、本発明はデバイスチップ上の定位置にのみハンダボールを配置する場合の残渣の除去にももちろん有効であるが、ハンダボールを再配置する場合に大量に発生する残渣の除去に極めて好適である。
【００２７】
かかる本発明のプラズマ処理方法を行う上で好適な装置の一構成例を、図２に示す。この装置は、誘導結合プラズマ（ＩＣＰ）装置であり、石英からなるプラズマチャンバ１の上蓋１ａとこれに対向配置されるサセプタ２とが、それぞれ上部電極と下部電極の役割を果たしている。上記プラズマチャンバ１の内部は、ガス供給管４を通じて処理に必要なガスが所定の流量で供給される一方で、排気口３から真空ポンプで排気されることにより、所定のガス圧に制御されている。また、プラズマチャンバ１の側壁面の一部はＲＦアンテナ６に水平に巻回されている。このＲＦアンテナ６にプラズマ励起用のＲＦ電源５から所定の電力を印加した際に生ずる高周波電界エネルギーを利用してチャンバ内のガスを放電解離させると、１０12／ｃｍ3 のオーダーの高いプラズマ密度を有するプラズマＰが励起される。このプラズマＰを利用し、サセプタ２上に保持されたウェハＷに対してスパッタエッチングを行う。
【００２８】
上記サセプタ２には、直流成分の進入を遮断するための結合コンデンサ７、グランド側とチャンバ側のインピーダンスを整合させるための整合器８を介して、もうひとつのＲＦ電源９が接続されている。このＲＦ電源９は、基板バイアス印加用である。つまりこの装置は、プラズマ密度とウェハＷへのイオン入射エネルギーとを独立に制御可能な構成を有している。かかる独立制御が可能なプラズマ装置としては、上記のＩＣＰ装置の他にもたとえば有磁場マイクロ波プラズマ装置、トライオード型ＲＦプラズマ装置、ヘリコン波プラズマ装置があり、それぞれ１０11／ｃｍ3 、１０11／ｃｍ3 、１０13／ｃｍ3 の各オーダーの高プラズマ密度を達成可能である。これらの装置は低ガス圧下でもプラズマの生成効率に優れるので、長い平均自由行程を持つイオンをウェハＷに対して大量に垂直入射させることができ、それほど高いバイアス電圧を印加しなくても指向性の高いスパッタエッチングを効率的に進行させることができる。しかし、本発明のプラズマ装置はこれらのいわゆる高密度プラズマ装置に限られるものではく、平行平板型やマグネトロン型のプラズマ装置であっても構わない。
【００２９】
また、上記プラズマチャンバ１には、その壁面を貫通するごとく２本のプローブ１０が所定の間隔をもって埋設され、さらにこれらのプローブ１０は絶縁抵抗測定回路１１に接続されている。プローブ１０近傍の拡大図と絶縁抵抗測定回路１１の構成を図３に示す。上記プローブ１０は、石英からなるプラズマチャンバ１の壁面に絶縁シールド１２を介して貫通されており、その先端部がわずかにチャンバ内部に露出されている。プラズマチャンバ１の内壁面上に何も付着物膜が無い時は、プローブ間の絶縁抵抗値は高いが、有機保護膜のスパッタエッチングが繰り返されるうちに内壁面に有機付着物膜２１ａが堆積してくると、この膜に若干備わる導電性によって絶縁抵抗値が徐々に低下する。そこで、この絶縁抵抗値の変動をモニタすることにより、ダミー処理またはプラズマクリーニングのタイミングを決定したり、あるいはこれらの操作の効果を確認することができる。
【００３０】
上記絶縁抵抗測定回路１１は、ブリッジ回路を基本とするものである。図３は一例としてホイートストンブリッジを示しており、抵抗Ｒ３，Ｒ４は抵抗値が既知の固定抵抗である。測定に際してはまず、スイッチＳＷをＯＮとして被測定物である有機付着物膜２１ａを回路に接続する。この状態で、ブリッジ回路中の検流計Ｇの指示がゼロとなるように可変抵抗Ｒ１の抵抗値を調整し、回路の平衡をとる。このときの電圧計Ｖｄの読みをＶ０とする。次に、スイッチＳＷをＯＦＦとして有機付着物膜２１ａを回路から切り離し、この状態でブリッジ回路中の検流計Ｇの指示がゼロとなるように可変抵抗Ｒ２の抵抗値を調整し、回路の平衡をとる。このときの電圧計Ｖｄの読みをＶ0 ＋ΔＶ0 （ΔＶ0 は電圧降下量）とする。プローブ間電圧ＶｋはΔＶ0 （１＋２Ｖ0 ／ΔＶ0 ）1/2 で表される。このプローブ間電圧Ｖｋの低下を、チャンバ内壁面の絶縁抵抗値の低下の指標とすることができる。
【００３１】
なお、図１および図２ではプローブ１０が２本の場合を図示したが、結線の影響を避けるために４本のプローブとケルビンダブルブリッジを用いた４端子測定を行うこともできる。
【００３２】
【実施例】
以下、本発明の具体的な実施例について説明する。
【００３３】
実施例１ここでは、ハンダボール再配置用のＢＬＭ膜を被覆する２層目ポリイミド膜に開口を形成し、この開口内に発生した残渣をトライオード型ＲＦプラズマ装置とＡｒガスを用いたスパッタエッチングにより除去する合間に、ダミー処理を行うプロセス例について説明する。
【００３４】
ここで被処理体として用いたウェハＷは直径８インチであり、たとえば前掲の図９に示したものである。１層目ポリイミド膜３４は、基体（ウェハ）の全面に感光性のポリイミド膜（東レ社製：商品名ＵＲ−３１００，比誘電率ε≒３．２）を約５μｍの厚さに塗布して形成し、電極パッド３２ａ，３２ｂを露出させるための開口３４ａ，３４ｂは、ｇ線リソグラフィと現像処理とを経て形成した。上記ＢＬＭ膜３６ａは、ＤＣスパッタリングにより厚さ０．１μｍのＣｒ膜、厚さ約１．０μｍのＣｕ膜、厚さ０．１μｍのＡｕ膜を順次成膜したものであり、リフトオフ法によって最終的にＡｌ電極パッド３２ａ，３２ｂに接続する部分のみが残されたものである。
【００３５】
上記２層目ポリイミド膜３７は、ウェハの全面に厚さ約５μｍに形成され、ｇ線リソグラフィと現像処理を経て開口３７ａ，３７ｂが形成されたものである。ただし、２層目ポリイミド膜３７のリソグラフィは前述の１層目ポリイミド膜３４の場合よりもウェハの表面段差が大きい条件で行われ、その解像特性の局所変動も大きいため、開口３７ａ，３７ｂの内部には残渣３７ｓが発生した。この残渣３７ｓは数１０〜数１００ｎｍの厚さに残存するものであり、露光・現像後のキュアにより最終的に約２μｍの厚さとなった２層目ポリイミド膜２７と比較すると、図９では誇張して図示されている。
【００３６】
そこで、トライオード型プラズマ装置を用いたスパッタエッチングによる上記残渣３７ｓの除去を試みた。スパッタエッチング条件は一例として下記のとおりとした。
Ａｒ流量 ２５ ＳＣＣＭ
圧力 ０．７ Ｐａ
ソース出力 ６００ Ｗ（２ ＭＨｚ）
ＲＦバイアス電圧 ３５０ Ｖ（１３．５６ＭＨｚ）
サセプタ温度 室温
処理時間 １２０ 秒
【００３７】
上記のスパッタエッチングを１製品ロット分（２５枚）のウェハＷについて連続的に行ったところ、ＢＬＭ膜３６ａ，３６ｂの上の残渣３７ｓはきれいに除去されたが、プラズマ・チャンバの内壁面やサセプタ周辺に有機付着物膜（図１の符号２１ａに相当）が形成された。そこで、シリコン基板上に予め熱酸化により厚さ１μｍの酸化シリコン膜を形成した８インチ径のダミーウェハＤＷ１を２枚用意し、このダミーウェハＤＷ１を１枚ずつサセプタに載置し、各々について上記のスパッタエッチングと同じ条件でダミー処理を行った。この結果、プラズマチャンバの内壁面やサセプタ周辺の有機付着物膜がさらに酸化シリコンからなる無機付着物膜（図１の符号２２ａに相当）で覆われた。
【００３８】
この後、再びスパッタエッチングによる残渣３７ｓの除去を１製品ロット分のウェハＷについて連続的に行った後、２枚のダミー処理を行うことを繰り返したが、スパッタエッチング時のプラズマ状態は常に安定しており、均一性および再現性に優れる残渣３７ｓの除去を行うことができた。なお、上記のように２枚のダミーウェハＤＷ１を用いて１回のダミー処理を短時間としたのは、既存のプロセス・レシピとの整合性やプラズマ輻射熱によるウェハＷの過熱を考慮した結果であるが、これらの問題が生ずるおそれが無い場合には、１枚のダミーウェハＤＷ１を用いてダミー処理時間を延長することも可能である。
【００３９】
この後、清浄なＢＬＭ膜３６ａ，３６ｂの露出面にたとえばリフトオフ法によりハンダ膜（９７％Ｐｂ−３％Ｓｎ）を選択的に被着させ、通常のウェットバック工程を経てハンダボール３９ａｒ，３９ｂｒを形成した。この後、上記ウェハＷをダイシングして個々のチップに分割し、上記のハンダボール３９ａｒ，３９ｂｒと、予め予備ハンダ付けされた実装基板上の導体パターンとを位置合わせしながら加熱溶着させることにより、ＬＳＩチップの実装を完了した。このようにして完成された組立製品は、ハンダ接合部に十分な強度が確保されているため、信頼性、耐久性、歩留りに優れていた。
【００４０】
実施例２本実施例では、前掲の図２に示した誘導結合プラズマ（ＩＣＰ）装置を用いて２層目ポリイミド膜の残渣の除去と１製品ロット分ごとのダミー処理を行い、さらに１０製品ロット分ごとにプラズマクリーニングを行ったプロセス例について説明する。残渣３７ｓの除去とダミー処理は、一例として下記の条件で行った。ダミー処理に用いたダミーウェハＤＷ１は、実施例１で用いたものと同じである。
Ａｒ流量 ３０ ＳＣＣＭ
圧力 ０．１３ Ｐａ
ソース出力 １０００ Ｗ（４５０ ｋＨｚ）
ＲＦバイアス電圧 １００ Ｖ（１３．５６ＭＨｚ）
サセプタ温度 ９０ ℃
処理時間 ４５ 秒
【００４１】
いずれの製品ロットにおいても残渣の除去は極めて良好に行われたが、プラズマチャンバ１の内壁面には有機付着物膜２１ａと無機付着物膜２２ａが蓄積され、プローブ１０により測定される絶縁抵抗値が次第に初期のレベルに戻りにくくなった。そこで、１０製品ロット分の残渣除去を終了した時点で、一例として下記の条件でプラズマクリーニングを行った。
Ｏ2 流量 １００ ＳＣＣＭ
圧力 ０．３ Ｐａ
ソース出力 １０００ Ｗ（４５０ ｋＨｚ）
ＲＦバイアス電圧 ０ Ｖ
サセプタ温度 ９０ ℃
処理時間 １８０ 秒
【００４２】
このように、ダミー処理の合間にさらにプラズマクリーニングを挿入することにより、プラズマチャンバ１の内壁面の絶縁抵抗値をほぼ初期のレベルに戻すことができ、２層目ポリイミド膜３７の残渣３７ｓの除去を極めて優れた均一性と再現性をもって行うことができた。以降の工程は実施例１と同様に行い、最終的には再現性および信頼性の高いＬＳＩチップの実装を完了し、組立製品を歩留り良く得ることができた。
【００４３】
以上、本発明を２例の実施例にもとづいて説明したが、本発明はこれらの実施例に何ら限定されるものではない。たとえば、使用するサンプルウェハの構成、成膜条件、各材料膜の種類や膜厚、使用するプラズマ装置の種類や構成、スパッタエッチング条件、ダミー処理条件、プラズマクリーニング条件等の細部は適宜変更、選択、組合せが可能である。
【００４４】
【発明の効果】
以上の説明からも明らかなように、本発明によればプラズマチャンバ内で被処理体上の有機保護膜の残渣をスパッタエッチングにより除去する際に、有機保護膜に由来する有機付着物膜によるチャンバ内のインピーダンスを常に安定化させることができる。特に、上記有機保護膜がデバイスチップのハンダボール配列面を被覆するポリイミド膜である場合、中でもハンダボールの再配置をＢＬＭ膜を用いて行うためにポリイミド膜が２層用いられている場合に、本発明は該ポリイミド膜の残渣を高い再現性と均一性をもって除去することができる。したがって、本発明によりハンダボールとＢＬＭ膜との密着性が向上し、最終的にはこのハンダボールが配列されたデバイスチップを実装基板上に実装して得られる組み立て品の信頼性、耐久性、歩留りを大幅に改善することができる。
【図面の簡単な説明】
【図１】 本発明のプラズマ処理方法を概念的に示す模式的断面図であり、（ａ）は有機保護膜のスパッタエッチング中、（ｂ）はダミー処理中、（ｃ）はプラズマクリーニング中のチャンバ内の状態をそれぞれ表す。
【図２】 本発明を適用したＩＣＰ装置の構成例を示す模式的断面図である。
【図３】 図２のＩＣＰ装置のプローブ近傍とこれに接続される絶縁抵抗測定回路を示す模式図である。
【図４】 ハンダボールの再配置を行わない従来プロセスにおいて、Ａｌ電極パッド、ＳｉＮパッシベーション膜および１層目ポリイミド膜をパターニングした状態を示す模式的断面図である。
【図５】 図４の基体上にＢＬＭ膜を被着させた状態を示す模式的断面図である。
【図６】 図５のＢＬＭ膜上でハンダ膜をパターニングした状態を示す模式的断面図である。
【図７】 基板加熱によりハンダボールを形成した状態を示す模式的断面図である。
【図８】 ＬＳＩチップ上でハンダボールを再配置した状態を示す斜視図である。
【図９】 ハンダボールの再配置を行う従来プロセスにおいて、２層目ポリイミド膜のパターニング後に残渣が発生した状態を示す模式的断面図である。
【符号の説明】
１，ＰＣ…プラズマチャンバ ２，Ｓ…サセプタ １０…プローブ １１…絶縁抵抗測定回路 ２１…有機保護膜 ２１ａ…有機付着物膜 ２１ｂ…（有機保護膜の）スパッタ粒子 ２２…無機絶縁膜 ２２ａ…無機付着物膜 ２２ｂ…（無機絶縁膜の）スパッタ粒子 ３６ａ…ＢＬＭ膜（定位置用） ３６ｂ…ＢＬＭ膜（再配置用） ３７…２層目ポリイミド膜 ３７ａ，３７ｂ…開口 ３７ｓ…残渣 ３９ａｒ…ハンダボール（定位置） ３９ｂｒ…ハンダボール（再配置） Ｗ…ウェハ ＤＷ１…（ダミー処理用の）ダミーウェハ ＤＷ２…（プラズマクリーニング用の）ダミーウェハ
【発明の属する技術分野】
本発明は、半導体ウェハ等の被処理体上に生じた残渣をスパッタエッチングで除去する際に、多数枚の被処理体に対してこの処理を繰り返した後でも、プラズマチャンバの内壁面への付着物膜によるインピーダンス変化を抑えて該処理の再現性と均一性を向上させ、これにより特にハンダボールの被着部位から常に効果的に有機保護膜の残渣を除去することを可能とするプラズマ処理方法に関する。
【０００２】
【従来の技術】
電子機器の小型化をより一層進展させるためには、部品実装密度をいかに向上させるかが重要なポイントとなる。半導体ＩＣに関しても、ボンディングワイヤとリードフレームとを用いた従来のパッケージ実装に代わり、ＬＳＩのベア・チップを直接に実装基板上の導体パターンに接続するワイヤレスボンディングが提案されている。中でも、デバイスチップの素子形成面側にすべての電極部とこれに対応する接続端子を形成しておき、この素子形成面を下向きにして実装基板上の導体パターンに直接的に接続する方法はフリップチップボンディング法と呼ばれており、アセンブリ工程が合理化できることから利用が拡大するものと期待されている。
【０００３】
上記デバイスチップの接続端子としてはハンダボールが代表的であるが、ハンダボールを使用する場合、半導体ＩＣチップのＡｌ電極パッドとバンプ材料との間には、密着性向上や相互拡散防止等を目的に下地金属膜が形成される。この下地金属膜はハンダボールの仕上り形状を左右することから、ＢＬＭ(Ball Limiting Metal) 膜とも呼ばれている。
【０００４】
ここで、Ａｌ電極パッドにＢＬＭ膜を介してハンダボールを被着させる従来の一般的なプロセスを、図４ないし図７を参照しながら説明する。図４は、基板３１のパッシベーションを行い、さらにＢＬＭ膜の被着範囲を規定するための１層目ポリイミド膜３４のパターニングを行った状態を示している。ここまでの工程を簡単に述べると、まず、すべての素子形成が終了した基板３１上でＡｌ電極パッド３２ａを所定の形状にパターニングする。次に、基体（ウェハ）の全面をＳｉＮパッシベーション膜３３で被覆し、この膜をパターニングしてＡｌ電極パッド３２ａに臨む開口３３ａを形成する。続いて、ウェハの全面を１層目ポリイミド膜３４で被覆し、Ａｌ電極パッド３２ａに臨む開口３４ａを上記開口３３ａのさらに内側に形成する。
【０００５】
次に、図５に示されるように、上記開口３４ａを覆うごとくＢＬＭ膜３６ａを形成する。このＢＬＭ膜３６ａは、下層側から順にＣｒ膜，Ｃｕ膜，Ａｕ膜がスパッタリングにより積層された多層膜であり、通常はリフトオフ法により形成される。次に、図６に示されるように、上記ＢＬＭ膜３６ａを完全に被覆するハンダ膜３９ａをたとえばリフトオフ法により形成する。続いて加熱リフローを行うと、ハンダ膜３９ａは表面張力により上記ＢＬＭ膜３６ａ上で自己整合的に収縮し、図７に示されるようなハンダボール３９ａｒとなる。この後、ウェハをダイシングしてデバイスチップを分割し、個々のデバイスチップのハンダボール形成面を下向きにして実装基板と対向させ、該実装基板上の予備ハンダ付けされた導体パターンと上記ハンダボールとを位置合わせした上で加熱溶着させると、チップの実装が完了する。
【０００６】
ところで、上記Ａｌ電極パッドは通常、デバイスチップの周辺部に配置される。しかし、チップに作り込まれる素子が微細化され、Ａｌ電極パッドの配置間隔が縮小されてくると、従来どおりにハンダボールを形成することが困難となってくる。これは、隣接するハンダボール同士の接触により短絡の虞れが生ずるからである。
【０００７】
ただし、ハンダボール同士の接触を避けようとして該ハンダボールの直径を小さくすると、実装基板とデバイスチップとの間の接合強度が低下し、信頼性を損なう原因となる。このため、ハンダボール径は従来どおりとしながらそのレイアウトを変更し、Ａｌ電極パッドの直上領域（以下、定位置と称する。）に位置するハンダボールと直上領域外（以下、再配置と称する。）に位置するハンダボールとを交互に配置する技術が提案されている。この技術では、該Ａｌ電極パッドと再配置の場所までの配線パターンが新たに必要となるが、本願出願人はこの配線パターンをＢＬＭ膜を用いて形成する技術を提案している。再配置をＢＬＭ膜を用いて行えば、従来のフォトマスクパターンの変更のみで対応できるので工程数が増加せず、コストや製造効率の面で非常に都合が良い。
【０００８】
図８に、ハンダボールが再配置されたＬＳＩチップの一部を示す。なお、この図に示すＬＳＩチップを構成する各材料膜の積層関係は、前掲の図７における積層関係とほぼ同じである。ただし、図中の符号には必要に応じ、定位置に関連する構造には添字ａ、再配置に関連する構造には添字ｂを付す。このデバイスチップ上では、ある１辺に沿ってＡｌ電極パッド３２ａ，３２ｂが配列されている。これらＡｌ電極パッド３２ａ，３２ｂは、この上に開口３３ａを有するＳｉＮパッシベーション膜３３、および上記開口３３ａのさらに内部に開口３４ａを有する１層目ポリイミド膜３４に順次被覆され、該開口３４ａの内部でＢＬＭ膜３６に接続されている。ただし、このＢＬＭ膜には２種類ある。すなわち、Ａｌ電極パッド１２ａの直上領域のみにパターニングされている定位置用のＢＬＭ膜３６ａと、Ａｌ電極パッド３２ｂの直上領域外にまで延在されている再配置用のＢＬＭ膜３６ｂである。
【０００９】
かかるウェハの全面はさらに、図中破線で示す２層目ポリイミド膜３７で被覆され、この２層目ポリイミド膜３７には定位置用の開口３７ａと再配置用の開口３７ｂとが形成される。これら開口３７ａ，３７ｂの内部で定位置用のハンダボール３９ａｒと再配置用のハンダボール３９ｂｒとがそれぞれＢＬＭ膜３６ａ，３６ｂを介してＡｌ電極パッド３２ａ，３２ｂに接続される。このようなレイアウトによれば、加熱溶着を行った際にもハンダボール同士が接触することがない。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述の再配置を実際に行うプロセスでは、ＢＬＭ膜３６ａ，３６ｂとハンダボール３９ａ，３９ｂとの間のコンタクト不良および接着不良が、新たな問題として浮上してきた。この問題は、主として２層目ポリイミド膜３７の開口不良に起因するものである。上記２層目ポリイミド膜３７の構成材料としては、一般に感光性ポリイミド樹脂が用いられており、そのパターニングは通常のレジストプロセスと同様、フォトリソグラフィと現像処理を経て行われている。しかし、２層目ポリイミド膜３７はＬＳＩの内部に形成される絶縁膜とは異なり数μｍオーダーの厚みを有しているため、作業環境や処理条件のわずかな変動でも解像不良や現像不良を生ずることがある。
【００１１】
図９に、かかる解像不良や現像不良に起因して開口３７ａ，３７ｂの内部に残渣３７ｓが発生した状態を示す。この図は、図１６のＡ−Ａ線断面図である。このような残渣３７ｓを残した状態では、開口３７ａ，３７ｂの内部でＢＬＭ膜３６ａ，３６ｂとハンダボール３９ａｒ，３９ｂｒとが全面的に接触することができず、電気的コンタクトが劣化する。また、ＢＬＭ膜１６ａ，１６ｂとハンダボール３９ａｒ，３９ｂｒとの間の接着強度も低下するため、フリップチップボンディング法による組立製品のハンダ接合部の強度が確保できず、製品の信頼性や耐久性に悪影響が及ぼされる。
【００１２】
そこで、この残渣３７ｓを除去することが必要となる。この除去は、Ａｒ+ イオンを用いたスパッタエッチングにより行われる。ここで、通常の有機材料膜の代表的な除去方法であるＯ2 プラズマアッシングを行わないのは、ＢＬＭ膜３６ａ，３６ｂの表面酸化を避けるためである。しかしながら、上記２層目ポリイミド膜３７の残渣３７ｓは発生量そのものが比較的多く、このように大量の残渣３７ｓを伴ったウェハに対するスパッタエッチングを同一のプラズマ装置内で繰り返してゆくと、スパッタされたポリイミド膜がプラズマチャンバの内壁面やサセプタの周辺に再付着し、ウェハ処理枚数を重ねるにしたがって蓄積されてしまう。これらのチャンバ内に堆積した付着物膜は、インプロセスで除去することは極めて困難である。
【００１３】
このようなプラズマチャンバの汚染は、プラズマの安定放電を妨げる原因となることが知られている。実際、上述のように大量の付着物膜が発生したプラズマチャンバ内では、スパッタエッチングのためのプラズマ放電を１回行うごとに、プラズマの状態はすべて微妙に異なることになる。プラズマ状態の変化は、インピーダンス変化となって観測される。一般にプラズマ装置では、電源からチャンバへ向かって印加された進行波の出力に対して、プラズマチャンバから電源へ戻る反射波の電力を最小限に調整することが望ましく、このように調整された状態をインピーダンスが整合（マッチング）された状態と称している。近年のプラズマ装置には、ＲＦ電源あるいはマイクロ波電源と負荷（すなわちプラズマチャンバ）との間にインピーダンス整合器（マッチング回路）が接続されており、上述のような整合を自動的に行う（オートチューニング）ようになされているのが普通である。
【００１４】
上述のようなポリイミド膜のスパッタエッチングで生ずる付着物膜は、一般に完全な絶縁体ではなくある程度の導通を持つために、プラズマチャンバ内のインピーダンスを大きく変化させるおそれが大きい。特に、インピーダンスの変動が大きくなり易いのはプラズマ放電開始時であり、装置のオートチューニング機能による可調整範囲を超えてしまうことが少なくない。このような場合には、プラズマ放電のスムースな立ち上がりが著しく阻害される。また、仮にプラズマ放電が開始されたとしても初期の放電状態が不安定なために、残渣３７ｓのスパッタ除去速度にウェハ間あるいはウェハ内でのばらつきが生じてしまう。この結果、仕上がりのハンダボール３９ａｒ，３９ｂｒとＢＬＭ膜３６ａ，３６ｂとの電気的コンタクトや接着強度の再現性が損なわれることになる。
【００１５】
頻繁にプラズマチャンバを大気開放して手作業による清掃を行えば上述のような不都合は一見避けられそうであるが、メンテナンス所要時間が著しく増大して半導体装置のスループットの大幅な低下につながるため、現実的な手法ではない。したがって、相当量のポリイミド膜がプラズマチャンバ内に蓄積されても、実用上許容されるスループットと製造歩留りを維持できる範囲でプラズマ放電を繰り返さざるを得ないのが現状である。そこで本発明は、プラズマチャンバ内で付着物膜の発生する工程を繰り返す必要がある場合にも、常に安定したプラズマ放電の開始・継続を可能として残渣を再現性良く除去し、最終的にはハンダボールとＢＬＭ膜とのコンタクトや接着性を改善して信頼性と歩留りに優れるＬＳＩ実装製品を提供することが可能なプラズマ処理方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明のプラズマ処理方法は、プラズマ装置のプラズマチャンバ内に被処理体を保持し、該被処理体の表面に生じている有機保護膜の残渣を、不活性ガスを用いたスパッタエッチングで除去する工程を複数枚の該被処理体に対して連続的に繰り返すプラズマ処理方法であって、プラズマチャンバ内には被処理体の他に無機絶縁膜を表面に有する少なくとも１枚のダミー被処理体を保持し、工程の所定回数を終了するごとにダミー被処理体を前記不活性ガスを用いたスパッタエッチングを行うことにより、無機付着物膜をプラズマチャンバの内壁面に形成することを特徴とする
【００１７】
かかるプラズマ処理方法を可能とするためには、プラズマチャンバの外部から内部に向けてその壁面を貫通するごとく、所定の間隔にて少なくとも２本の絶縁抵抗測定用のプローブを、その先端がわずかにチャンバ内部に露出されるように埋設し、このプローブに絶縁抵抗測定回路が接続されたものが好適である。この絶縁抵抗測定回路は、プラズマチャンバの内壁面に堆積する付着物膜を介してプローブ間が導通される際に、該プローブ間に発生する電圧から該付着物膜の絶縁抵抗値を求めるものである。
【００１８】
【発明の実施の形態】
本発明者は、上述の目的を達成するために検討を重ねた結果、プラズマチャンバの内部のインピーダンスの変動が該プラズマチャンバの少なくとも内壁面に堆積する付着物膜の絶縁抵抗値に相関していることに着目し、本発明を提案するに至ったものである。すなわち、本発明のプラズマ処理方法は、プラズマ装置のプラズマチャンバ内に被処理体を保持し、該被処理体の表面に生じている有機保護膜の残渣を不活性ガスを用いたスパッタエッチングで除去する工程の所定回数を終了するごとに、該プラズマチャンバを大気開放することなくその内壁面の絶縁抵抗値をスパッタエッチングの開始前と同等のレベルに戻す操作を行うものである。
【００１９】
本発明のプラズマ処理方法は、複数の被処理体に対して連続的なスパッタエッチングを行う合間に、この絶縁抵抗値を定期的にスパッタエッチング開始前のレベルに戻す操作を行うものである。ここで、「定期的に」をより具体的に定義すると、「スパッタエッチングの工程の所定回数を終了するごとに」となるが、これは必ずしも厳密に決められた回数にしたがうものではない。たとえば実プロセスに則して、１製品ロット分の工程が終了するごとに上記操作を行うようにすることができる。
【００２０】
本発明者はこの操作として、（ｉ）プラズマチャンバの内部のインピーダンスを変動させる原因となる内壁面上の有機付着物を絶縁性に優れる無機絶縁物の付着物で被覆するダミー処理、および（ii）上記付着物そのものを除去するプラズマクリーニングの２通りを提案する。これらの操作を、図１を参照しながら説明する。図１（ａ）は、サセプタＳ上に保持されたウェハＷ上の有機保護膜２１の残渣を不活性ガス（ここではＡｒ）を用いてスパッタエッチングする際のチャンバ内の状態を模式的に示したものである。このウェハＷ上では既にデバイス形成が終了しており、上記有機保護膜２１はたとえば前掲の図９に示した２層目ポリイミド膜３７に相当するものである。このとき、有機保護膜２１から放出されたスパッタ粒子２１ｂの一部がたとえばプラズマチャンバＰＣの内壁面に付着して有機付着物膜２１ａを形成するが、この膜の絶縁性は必ずしも良好ではない。
【００２１】
図１（ｂ）は、上記（ｉ）のダミー処理を行っている際のチャンバ内の状態を模式的に示したものである。サセプタＳ上にはダミーウェハＤＷ１が保持されている。このダミーウェハＤＷ１の表面は無機絶縁膜２２で構成されており、不活性ガス（ここではＡｒ）を用いたスパッタエッチングにより該無機絶縁膜２２から放出されたスパッタ粒子２２ｂの一部は該プラズマチャンバＰＣの内壁面に付着して無機付着物膜２２ａを形成する。つまり、既に付着している絶縁性に劣る有機付着物膜２１ａが、絶縁性に優れる無機付着物膜２２ａで被覆されるので、プラズマチャンバＰＣの内壁面の絶縁性が向上し、インピーダンス整合を容易に達成できるようになる。
【００２２】
上記無機絶縁膜２２としては、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜の少なくともいずれかを典型的に用いることができる。特に、近年のいわゆる高密度プラズマ装置の中には、プラズマチャンバの壁面が石英で構成されているものが多いが、石英製のプラズマチャンバを用いる場合には酸化シリコン膜を意図的に付着させると内壁面との馴染みも良く、新たなパーティクル汚染の原因となるおそれが少なくて好適である。
【００２３】
一方、上記（ii）のプラズマクリーニング操作としては、酸素系化学種を解離生成可能なガスをプラズマチャンバＰＣ内に導入してプラズマを生成させることが好適である。これにより、図１（ｃ）に示されるように、プラズマチャンバＰＣの内壁面に付着した有機保護膜由来の有機付着物膜２１ａは、燃焼反応によりＣＯ（一酸化炭素）やＣＯ2 （二酸化炭素）の形で除去される。なお、このプラズマクリーニングを行う際にも、サセプタＳ上にはダミーウェハＤＷ２を載置しておくことが、サセプタＳの汚染防止、およびプラズマ放電の安定化の観点から好ましい。ただし、このときのダミーウェハＤＷ２は、たとえばベアのシリコンで構わない。
【００２４】
この（ii）のプラズマクリーニング操作は、図中矢印IIで示される処理経路にしたがって、有機付着物膜２１ａがある程度堆積した時点で行っても良いが、矢印Ｉおよび矢印IIIで示される処理経路を経る、すなわち（ｉ）のダミー処理の合間に挿入することもできる。上記ダミー処理は、チャンバ内の付着物量を本質的に減らすものではないので、工程が繰り返されれば付着物はプラズマチャンバＰＣ内に蓄積される。そこで、たとえば（ｉ）のダミー処理を１製品ロットごとに行い、（ii）のプラズマクリーニングを１０製品ロットごとに行う、というように処理間隔を設定すれば、チャンバ内に付着物膜がある程度蓄積された時点でこれを除去することができるようになり、極めて好都合である。なお、上記プラズマクリーニングは無機付着物膜を２２ａを直接的に燃焼除去するものではないが、無機付着物膜２２ａはその下側の有機付着物膜２１ａの除去に伴って剥落するので、問題なく除去することができる。
【００２５】
本発明において、除去すべき残渣を発生させる膜として想定される有機保護膜とは、被処理体上に形成されるデバイスチップのハンダボール配列面を被覆し、該デバイスチップの電極パッドに接続される下地金属膜パターンのハンダボール被着部位を露出させる開口を有する膜である。上記有機保護膜としては、たとえばポリイミド系樹脂，ポリテトラフルオロエチレン誘導体、フッ化ポリアリルエーテル誘導体、ポリ−ｐ−フッ化キシレン等、層間絶縁膜材料として近年提案されている低誘電率の材料膜を用いることができる。中でもポリイミド系樹脂膜は、耐熱性が４００℃以上と高いことから目下のところ最も広く用いられている材料であるが、これ以外にも耐熱性、耐湿性、耐クラック性、平坦化性に優れ、熱膨張係数が小さく、さらに好ましくは不純物ゲッタリング特性も備えた有機材料を適宜選択して用いることができる。
【００２６】
特に、上記有機保護膜として感光性の膜を使用した場合には、開口の形成はフォトリソグラフィおよび現像処理により行うことになるが、再配置用の開口を下地金属膜の延在部に形成する場合には、有機保護膜の残渣が発生しやすい。これは、再配置用の開口がデバイスチップ周辺部の電極パッド上の開口と異なり素子形成領域上に形成されるために、下地の凹凸の影響を受けやすいこと、また特に有機保護膜としてポリイミド膜を使用した場合には、この膜がＢＬＭ膜を構成するＣｕ膜と反応して不溶化する傾向があるからである。したがって、本発明はデバイスチップ上の定位置にのみハンダボールを配置する場合の残渣の除去にももちろん有効であるが、ハンダボールを再配置する場合に大量に発生する残渣の除去に極めて好適である。
【００２７】
かかる本発明のプラズマ処理方法を行う上で好適な装置の一構成例を、図２に示す。この装置は、誘導結合プラズマ（ＩＣＰ）装置であり、石英からなるプラズマチャンバ１の上蓋１ａとこれに対向配置されるサセプタ２とが、それぞれ上部電極と下部電極の役割を果たしている。上記プラズマチャンバ１の内部は、ガス供給管４を通じて処理に必要なガスが所定の流量で供給される一方で、排気口３から真空ポンプで排気されることにより、所定のガス圧に制御されている。また、プラズマチャンバ１の側壁面の一部はＲＦアンテナ６に水平に巻回されている。このＲＦアンテナ６にプラズマ励起用のＲＦ電源５から所定の電力を印加した際に生ずる高周波電界エネルギーを利用してチャンバ内のガスを放電解離させると、１０12／ｃｍ3 のオーダーの高いプラズマ密度を有するプラズマＰが励起される。このプラズマＰを利用し、サセプタ２上に保持されたウェハＷに対してスパッタエッチングを行う。
【００２８】
上記サセプタ２には、直流成分の進入を遮断するための結合コンデンサ７、グランド側とチャンバ側のインピーダンスを整合させるための整合器８を介して、もうひとつのＲＦ電源９が接続されている。このＲＦ電源９は、基板バイアス印加用である。つまりこの装置は、プラズマ密度とウェハＷへのイオン入射エネルギーとを独立に制御可能な構成を有している。かかる独立制御が可能なプラズマ装置としては、上記のＩＣＰ装置の他にもたとえば有磁場マイクロ波プラズマ装置、トライオード型ＲＦプラズマ装置、ヘリコン波プラズマ装置があり、それぞれ１０11／ｃｍ3 、１０11／ｃｍ3 、１０13／ｃｍ3 の各オーダーの高プラズマ密度を達成可能である。これらの装置は低ガス圧下でもプラズマの生成効率に優れるので、長い平均自由行程を持つイオンをウェハＷに対して大量に垂直入射させることができ、それほど高いバイアス電圧を印加しなくても指向性の高いスパッタエッチングを効率的に進行させることができる。しかし、本発明のプラズマ装置はこれらのいわゆる高密度プラズマ装置に限られるものではく、平行平板型やマグネトロン型のプラズマ装置であっても構わない。
【００２９】
また、上記プラズマチャンバ１には、その壁面を貫通するごとく２本のプローブ１０が所定の間隔をもって埋設され、さらにこれらのプローブ１０は絶縁抵抗測定回路１１に接続されている。プローブ１０近傍の拡大図と絶縁抵抗測定回路１１の構成を図３に示す。上記プローブ１０は、石英からなるプラズマチャンバ１の壁面に絶縁シールド１２を介して貫通されており、その先端部がわずかにチャンバ内部に露出されている。プラズマチャンバ１の内壁面上に何も付着物膜が無い時は、プローブ間の絶縁抵抗値は高いが、有機保護膜のスパッタエッチングが繰り返されるうちに内壁面に有機付着物膜２１ａが堆積してくると、この膜に若干備わる導電性によって絶縁抵抗値が徐々に低下する。そこで、この絶縁抵抗値の変動をモニタすることにより、ダミー処理またはプラズマクリーニングのタイミングを決定したり、あるいはこれらの操作の効果を確認することができる。
【００３０】
上記絶縁抵抗測定回路１１は、ブリッジ回路を基本とするものである。図３は一例としてホイートストンブリッジを示しており、抵抗Ｒ３，Ｒ４は抵抗値が既知の固定抵抗である。測定に際してはまず、スイッチＳＷをＯＮとして被測定物である有機付着物膜２１ａを回路に接続する。この状態で、ブリッジ回路中の検流計Ｇの指示がゼロとなるように可変抵抗Ｒ１の抵抗値を調整し、回路の平衡をとる。このときの電圧計Ｖｄの読みをＶ０とする。次に、スイッチＳＷをＯＦＦとして有機付着物膜２１ａを回路から切り離し、この状態でブリッジ回路中の検流計Ｇの指示がゼロとなるように可変抵抗Ｒ２の抵抗値を調整し、回路の平衡をとる。このときの電圧計Ｖｄの読みをＶ0 ＋ΔＶ0 （ΔＶ0 は電圧降下量）とする。プローブ間電圧ＶｋはΔＶ0 （１＋２Ｖ0 ／ΔＶ0 ）1/2 で表される。このプローブ間電圧Ｖｋの低下を、チャンバ内壁面の絶縁抵抗値の低下の指標とすることができる。
【００３１】
なお、図１および図２ではプローブ１０が２本の場合を図示したが、結線の影響を避けるために４本のプローブとケルビンダブルブリッジを用いた４端子測定を行うこともできる。
【００３２】
【実施例】
以下、本発明の具体的な実施例について説明する。
【００３３】
実施例１ここでは、ハンダボール再配置用のＢＬＭ膜を被覆する２層目ポリイミド膜に開口を形成し、この開口内に発生した残渣をトライオード型ＲＦプラズマ装置とＡｒガスを用いたスパッタエッチングにより除去する合間に、ダミー処理を行うプロセス例について説明する。
【００３４】
ここで被処理体として用いたウェハＷは直径８インチであり、たとえば前掲の図９に示したものである。１層目ポリイミド膜３４は、基体（ウェハ）の全面に感光性のポリイミド膜（東レ社製：商品名ＵＲ−３１００，比誘電率ε≒３．２）を約５μｍの厚さに塗布して形成し、電極パッド３２ａ，３２ｂを露出させるための開口３４ａ，３４ｂは、ｇ線リソグラフィと現像処理とを経て形成した。上記ＢＬＭ膜３６ａは、ＤＣスパッタリングにより厚さ０．１μｍのＣｒ膜、厚さ約１．０μｍのＣｕ膜、厚さ０．１μｍのＡｕ膜を順次成膜したものであり、リフトオフ法によって最終的にＡｌ電極パッド３２ａ，３２ｂに接続する部分のみが残されたものである。
【００３５】
上記２層目ポリイミド膜３７は、ウェハの全面に厚さ約５μｍに形成され、ｇ線リソグラフィと現像処理を経て開口３７ａ，３７ｂが形成されたものである。ただし、２層目ポリイミド膜３７のリソグラフィは前述の１層目ポリイミド膜３４の場合よりもウェハの表面段差が大きい条件で行われ、その解像特性の局所変動も大きいため、開口３７ａ，３７ｂの内部には残渣３７ｓが発生した。この残渣３７ｓは数１０〜数１００ｎｍの厚さに残存するものであり、露光・現像後のキュアにより最終的に約２μｍの厚さとなった２層目ポリイミド膜２７と比較すると、図９では誇張して図示されている。
【００３６】
そこで、トライオード型プラズマ装置を用いたスパッタエッチングによる上記残渣３７ｓの除去を試みた。スパッタエッチング条件は一例として下記のとおりとした。
Ａｒ流量 ２５ ＳＣＣＭ
圧力 ０．７ Ｐａ
ソース出力 ６００ Ｗ（２ ＭＨｚ）
ＲＦバイアス電圧 ３５０ Ｖ（１３．５６ＭＨｚ）
サセプタ温度 室温
処理時間 １２０ 秒
【００３７】
上記のスパッタエッチングを１製品ロット分（２５枚）のウェハＷについて連続的に行ったところ、ＢＬＭ膜３６ａ，３６ｂの上の残渣３７ｓはきれいに除去されたが、プラズマ・チャンバの内壁面やサセプタ周辺に有機付着物膜（図１の符号２１ａに相当）が形成された。そこで、シリコン基板上に予め熱酸化により厚さ１μｍの酸化シリコン膜を形成した８インチ径のダミーウェハＤＷ１を２枚用意し、このダミーウェハＤＷ１を１枚ずつサセプタに載置し、各々について上記のスパッタエッチングと同じ条件でダミー処理を行った。この結果、プラズマチャンバの内壁面やサセプタ周辺の有機付着物膜がさらに酸化シリコンからなる無機付着物膜（図１の符号２２ａに相当）で覆われた。
【００３８】
この後、再びスパッタエッチングによる残渣３７ｓの除去を１製品ロット分のウェハＷについて連続的に行った後、２枚のダミー処理を行うことを繰り返したが、スパッタエッチング時のプラズマ状態は常に安定しており、均一性および再現性に優れる残渣３７ｓの除去を行うことができた。なお、上記のように２枚のダミーウェハＤＷ１を用いて１回のダミー処理を短時間としたのは、既存のプロセス・レシピとの整合性やプラズマ輻射熱によるウェハＷの過熱を考慮した結果であるが、これらの問題が生ずるおそれが無い場合には、１枚のダミーウェハＤＷ１を用いてダミー処理時間を延長することも可能である。
【００３９】
この後、清浄なＢＬＭ膜３６ａ，３６ｂの露出面にたとえばリフトオフ法によりハンダ膜（９７％Ｐｂ−３％Ｓｎ）を選択的に被着させ、通常のウェットバック工程を経てハンダボール３９ａｒ，３９ｂｒを形成した。この後、上記ウェハＷをダイシングして個々のチップに分割し、上記のハンダボール３９ａｒ，３９ｂｒと、予め予備ハンダ付けされた実装基板上の導体パターンとを位置合わせしながら加熱溶着させることにより、ＬＳＩチップの実装を完了した。このようにして完成された組立製品は、ハンダ接合部に十分な強度が確保されているため、信頼性、耐久性、歩留りに優れていた。
【００４０】
実施例２本実施例では、前掲の図２に示した誘導結合プラズマ（ＩＣＰ）装置を用いて２層目ポリイミド膜の残渣の除去と１製品ロット分ごとのダミー処理を行い、さらに１０製品ロット分ごとにプラズマクリーニングを行ったプロセス例について説明する。残渣３７ｓの除去とダミー処理は、一例として下記の条件で行った。ダミー処理に用いたダミーウェハＤＷ１は、実施例１で用いたものと同じである。
Ａｒ流量 ３０ ＳＣＣＭ
圧力 ０．１３ Ｐａ
ソース出力 １０００ Ｗ（４５０ ｋＨｚ）
ＲＦバイアス電圧 １００ Ｖ（１３．５６ＭＨｚ）
サセプタ温度 ９０ ℃
処理時間 ４５ 秒
【００４１】
いずれの製品ロットにおいても残渣の除去は極めて良好に行われたが、プラズマチャンバ１の内壁面には有機付着物膜２１ａと無機付着物膜２２ａが蓄積され、プローブ１０により測定される絶縁抵抗値が次第に初期のレベルに戻りにくくなった。そこで、１０製品ロット分の残渣除去を終了した時点で、一例として下記の条件でプラズマクリーニングを行った。
Ｏ2 流量 １００ ＳＣＣＭ
圧力 ０．３ Ｐａ
ソース出力 １０００ Ｗ（４５０ ｋＨｚ）
ＲＦバイアス電圧 ０ Ｖ
サセプタ温度 ９０ ℃
処理時間 １８０ 秒
【００４２】
このように、ダミー処理の合間にさらにプラズマクリーニングを挿入することにより、プラズマチャンバ１の内壁面の絶縁抵抗値をほぼ初期のレベルに戻すことができ、２層目ポリイミド膜３７の残渣３７ｓの除去を極めて優れた均一性と再現性をもって行うことができた。以降の工程は実施例１と同様に行い、最終的には再現性および信頼性の高いＬＳＩチップの実装を完了し、組立製品を歩留り良く得ることができた。
【００４３】
以上、本発明を２例の実施例にもとづいて説明したが、本発明はこれらの実施例に何ら限定されるものではない。たとえば、使用するサンプルウェハの構成、成膜条件、各材料膜の種類や膜厚、使用するプラズマ装置の種類や構成、スパッタエッチング条件、ダミー処理条件、プラズマクリーニング条件等の細部は適宜変更、選択、組合せが可能である。
【００４４】
【発明の効果】
以上の説明からも明らかなように、本発明によればプラズマチャンバ内で被処理体上の有機保護膜の残渣をスパッタエッチングにより除去する際に、有機保護膜に由来する有機付着物膜によるチャンバ内のインピーダンスを常に安定化させることができる。特に、上記有機保護膜がデバイスチップのハンダボール配列面を被覆するポリイミド膜である場合、中でもハンダボールの再配置をＢＬＭ膜を用いて行うためにポリイミド膜が２層用いられている場合に、本発明は該ポリイミド膜の残渣を高い再現性と均一性をもって除去することができる。したがって、本発明によりハンダボールとＢＬＭ膜との密着性が向上し、最終的にはこのハンダボールが配列されたデバイスチップを実装基板上に実装して得られる組み立て品の信頼性、耐久性、歩留りを大幅に改善することができる。
【図面の簡単な説明】
【図１】 本発明のプラズマ処理方法を概念的に示す模式的断面図であり、（ａ）は有機保護膜のスパッタエッチング中、（ｂ）はダミー処理中、（ｃ）はプラズマクリーニング中のチャンバ内の状態をそれぞれ表す。
【図２】 本発明を適用したＩＣＰ装置の構成例を示す模式的断面図である。
【図３】 図２のＩＣＰ装置のプローブ近傍とこれに接続される絶縁抵抗測定回路を示す模式図である。
【図４】 ハンダボールの再配置を行わない従来プロセスにおいて、Ａｌ電極パッド、ＳｉＮパッシベーション膜および１層目ポリイミド膜をパターニングした状態を示す模式的断面図である。
【図５】 図４の基体上にＢＬＭ膜を被着させた状態を示す模式的断面図である。
【図６】 図５のＢＬＭ膜上でハンダ膜をパターニングした状態を示す模式的断面図である。
【図７】 基板加熱によりハンダボールを形成した状態を示す模式的断面図である。
【図８】 ＬＳＩチップ上でハンダボールを再配置した状態を示す斜視図である。
【図９】 ハンダボールの再配置を行う従来プロセスにおいて、２層目ポリイミド膜のパターニング後に残渣が発生した状態を示す模式的断面図である。
【符号の説明】
１，ＰＣ…プラズマチャンバ ２，Ｓ…サセプタ １０…プローブ １１…絶縁抵抗測定回路 ２１…有機保護膜 ２１ａ…有機付着物膜 ２１ｂ…（有機保護膜の）スパッタ粒子 ２２…無機絶縁膜 ２２ａ…無機付着物膜 ２２ｂ…（無機絶縁膜の）スパッタ粒子 ３６ａ…ＢＬＭ膜（定位置用） ３６ｂ…ＢＬＭ膜（再配置用） ３７…２層目ポリイミド膜 ３７ａ，３７ｂ…開口 ３７ｓ…残渣 ３９ａｒ…ハンダボール（定位置） ３９ｂｒ…ハンダボール（再配置） Ｗ…ウェハ ＤＷ１…（ダミー処理用の）ダミーウェハ ＤＷ２…（プラズマクリーニング用の）ダミーウェハ
Claims (6)
- プラズマ装置のプラズマチャンバ内に被処理体を保持し、該被処理体の表面に生じている有機保護膜の残渣を、不活性ガスを用いたスパッタエッチングで除去する工程を複数枚の該被処理体に対して連続的に繰り返すプラズマ処理方法であって、
前記プラズマチャンバ内には前記被処理体の他に無機絶縁膜を表面に有する少なくとも１枚のダミー被処理体を保持し、前記工程の所定回数を終了するごとに前記ダミー被処理体を前記不活性ガスを用いた前記スパッタエッチングを行うことにより、無機付着物膜を前記プラズマチャンバの内壁面に形成する
ことを特徴とするプラズマ処理方法。 - 前記無機絶縁膜が酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜の少なくともいずれかである
ことを特徴とする請求項１記載のプラズマ処理方法。 - 前記無機付着物膜を前記プラズマチャンバの内壁面に形成する操作を所定回繰り返すごとに、酸素系化学種を解離生成可能なガスを前記プラズマチャンバ内に導入してプラズマを生成させることにより、該プラズマチャンバの少なくとも内壁面上の付着物膜を除去する操作を行う
ことを特徴とする請求項１記載のプラズマ処理方法。 - 前記有機保護膜が、前記被処理体上に形成されるデバイスチップのハンダボール配列面を被覆し、該デバイスチップの電極パッドに接続される下地金属膜パターンのハンダボール被着部位を露出させる開口を有する膜である
ことを特徴とする請求項１記載のプラズマ処理方法。 - 前記有機保護膜が感光性を有し、前記残渣はフォトリソグラフィおよび現像処理を経て該有機保護膜をパターニングした際に前記開口内に発生する
ことを特徴とする請求項４記載のプラズマ処理方法。 - 前記有機保護膜がポリイミド系樹脂膜からなる
ことを特徴とする請求項５記載のプラズマ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14717998A JP3972463B2 (ja) | 1998-05-28 | 1998-05-28 | プラズマ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14717998A JP3972463B2 (ja) | 1998-05-28 | 1998-05-28 | プラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340204A JPH11340204A (ja) | 1999-12-10 |
| JP3972463B2 true JP3972463B2 (ja) | 2007-09-05 |
Family
ID=15424376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14717998A Expired - Fee Related JP3972463B2 (ja) | 1998-05-28 | 1998-05-28 | プラズマ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3972463B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4680400B2 (ja) | 2001-02-16 | 2011-05-11 | 東京エレクトロン株式会社 | プラズマ装置及びその製造方法 |
| CN100362623C (zh) * | 2005-12-08 | 2008-01-16 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种硅片工艺试验方法 |
| GB201211922D0 (en) * | 2012-07-04 | 2012-08-15 | Spts Technologies Ltd | A method of etching |
| JP2015099808A (ja) * | 2013-11-18 | 2015-05-28 | 東京エレクトロン株式会社 | ポリイミド膜形成装置の洗浄方法 |
-
1998
- 1998-05-28 JP JP14717998A patent/JP3972463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340204A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040163762A1 (en) | Plasma treating device and substrate mounting table | |
| KR101186347B1 (ko) | 건식 식각 공정을 이용하여 언더범프 금속화 층을효율적으로 패터닝하는 기술 | |
| US6798064B1 (en) | Electronic component and method of manufacture | |
| US6660624B2 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| US20080227292A1 (en) | Method for manufacturing semiconductor device | |
| JP3972463B2 (ja) | プラズマ処理方法 | |
| JP2009117521A (ja) | アッシング装置 | |
| US6821877B1 (en) | Method of fabricating metal interconnection of semiconductor device | |
| JPH08293492A (ja) | 半導体装置の製造方法 | |
| JP4130706B2 (ja) | バンプ製造方法および半導体装置の製造方法 | |
| JP2004216360A (ja) | 圧力波発生装置とその製造方法 | |
| JP2880974B2 (ja) | 半導体装置の製造方法 | |
| JP5170915B2 (ja) | 半導体装置の製造方法 | |
| JP3641899B2 (ja) | プラズマ処理方法 | |
| JPH11219966A (ja) | はんだバンプの製造方法 | |
| JP3721687B2 (ja) | 半導体装置の製造方法 | |
| KR100545216B1 (ko) | 반도체 소자의 패드 제조 방법 | |
| JPH1074766A (ja) | 半導体装置の製造方法 | |
| JPH09252038A (ja) | プラズマ損傷評価装置及びプラズマ損傷評価方法 | |
| JPH10224029A (ja) | バンプ製造方法 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JP4196481B2 (ja) | 半導体装置の製造方法 | |
| JP2002025934A (ja) | 電極パターン形成方法および半導体装置 | |
| TW202401013A (zh) | 半導體元件的監測方法 | |
| JP3870469B2 (ja) | 成膜前処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050308 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |