JP3641899B2 - プラズマ処理方法 - Google Patents
プラズマ処理方法 Download PDFInfo
- Publication number
- JP3641899B2 JP3641899B2 JP11675697A JP11675697A JP3641899B2 JP 3641899 B2 JP3641899 B2 JP 3641899B2 JP 11675697 A JP11675697 A JP 11675697A JP 11675697 A JP11675697 A JP 11675697A JP 3641899 B2 JP3641899 B2 JP 3641899B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- film
- output
- plasma processing
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体ウェハ等の被処理体上に生じた残渣をプラズマ装置を用いたスパッタ・エッチングで除去する際に、プラズマ励起時のインピーダンス整合を容易化かつ安定化することによりプラズマ処理の再現性と均一性を向上させ、これによりフリップ・チップ・ボンディング用のハンダ・ボールの被着部位から効果的に有機保護膜の残渣を除去することを可能とする方法に関する。
【発明の詳細な説明】
【0002】
【従来の技術】
電子機器の小型化をより一層進展させるためには、部品実装密度をいかに向上させるかが重要なポイントとなる。半導体ICに関しても、ボンディング・ワイヤとリード・フレームとを用いた従来のパッケージ実装に代わり、LSIのベア・チップを直接に実装基板上の導体パターンに接続するワイヤレス・ボンディングが提案されている。中でも、デバイス・チップの素子形成面側にすべての電極部とこれに接続するバンプやビーム・リードを形成しておき、この素子形成面を下向きにして実装基板上の導体パターンに直接的に接続する方法はフリップ・チップ・ボンディング法と呼ばれており、アセンブリ工程が合理化できることからハイブリッドICの実装や大型コンピュータ用途に広く利用されている。
【0003】
フリップ・チップ・ボンディング法には、Auビーム・リード法や、ハンダ・ボール(バンプ)法等いくつかの手法があるが、いずれの場合もICのAl電極パッドとバンプ材料との間には、密着性向上や相互拡散防止等を目的に下地金属膜が形成される。特にハンダ・ボール法では、この下地金属膜はハンダ・ボールの仕上り形状を左右することから、BLM(Ball Limiting Metal) 膜と呼ばれている。BLM膜の構成としては、Cr膜, Cu膜,Au膜をこの順に積層した3層構成が最も一般的である。
【0004】
ここで、Al電極パッドにBLM膜を介してハンダ・ボールを被着させる従来の一般的なプロセスを、図12ないし図15を参照しながら説明する。
図12は、基板11のパッシベーションを行い、さらにBLM膜の被着範囲を規定するための1層目ポリイミド膜14のパターニングを行った状態を示している。ここまでの工程を簡単に述べると、まず、すべての素子形成が終了した基板11上でAl電極パッド12aを所定の形状にパターニングする。次に、基体(ウェハ)の全面をSiNパッシベーション膜13で被覆し、この膜をパターニングしてAl電極パッド12aに臨む開口13aを形成する。続いて、ウェハの全面を1層目ポリイミド膜14で被覆し、Al電極パッド12aに臨む開口14aを上記開口13aのさらに内側に形成する。
【0005】
次に、図13に示されるように、上記開口14aを覆うごとくBLM膜16aを形成する。このBLM膜16aは、下層側から順にCr膜,Cu膜,Au膜がスパッタリングにより積層された多層膜であり、通常はリフトオフ法により形成される。すなわち、まず前掲の図13に示した1層目ポリイミド膜14の上に、十分な厚さを有するレジスト・パターン(図示せず。)を上記開口14aを露出させるごとく形成する。次に、Al電極パッド12aの表面に成長している自然酸化膜を除去するための前処理を行う。この前処理とは、典型的にはAr+ イオンを用いたスパッタ・エッチングである。
次に、ウェハの全面にBLM膜を被着させると、BLM膜はレジスト・パターン上に被着される部分とAl電極パッド12上に被着される部分とに分断される。この後、ウェハをレジスト剥離液に浸して加熱揺動処理を行うと、レジスト・パターン上のBLM膜は除去され、Al電極パッド12aに接続するBLM膜16aのみを残すことができる。
【0006】
次に、図14に示されるように、上記BLM膜16aを完全に被覆するハンダ膜19aをたとえばリフトオフ法により形成する。
続いて加熱リフローを行うと、ハンダ膜19aは表面張力により上記BLM膜16a上で自己整合的に収縮し、図15に示されるようなハンダ・ボール19arとなる。
この後、ウェハをダイシングしてデバイス・チップを分割し、個々のデバイス・チップのハンダ・ボール形成面を下向きにして実装基板と対向させ、該実装基板上の予備ハンダ付けされた導体パターンと上記ハンダ・ボールとを位置合わせした上で加熱溶着させると、チップの実装が完了する。
【0007】
ところで、上記Al電極パッドは通常、デバイス・チップの周辺部に配置される。しかし、チップに作り込まれる素子が微細化され、Al電極パッドの配置間隔が縮小されてくると、従来どおりにハンダ・ボールを形成することが困難となってくる。これは、隣接するハンダ・ボール同士の接触により短絡の虞れが生ずるからである。
【0008】
ただし、ハンダ・ボール同士の接触を避けようとして該ハンダ・ボールの直径を小さくすると、実装基板とデバイス・チップとの間の接合強度が低下し、信頼性を損なう原因となる。このため、ハンダ・ボール径は従来どおりとしながらそのレイアウトを変更し、Al電極パッドの直上領域(以下、定位置と称する。)に位置するハンダ・ボールと直上領域外(以下、再配置と称する。)に位置するハンダ・ボールとを交互に配置する技術が提案されている。この技術では、該Al電極パッドと再配置の場所までの配線パターンが新たに必要となるが、本願出願人はこの配線パターンをBLM膜を用いて形成する技術を提案している。再配置をBLM膜を用いて行えば、従来のフォトマスク・パターンの変更のみで対応できるので工程数が増加せず、コストや製造効率の面で非常に都合が良い。
【0009】
図16に、ハンダ・ボールが再配置されたLSIチップの一部を示す。なお、この図に示すLSIチップを構成する各材料膜の積層関係は、前掲の図15における積層関係とほぼ同じである。ただし、図中の符号には必要に応じ、定位置に関連する構造には添字a、再配置に関連する構造には添字bを付す。
このデバイス・チップ上では、ある1辺に沿ってAl電極パッド12a,12bが配列されている。これらAl電極パッド12a,12bは、この上に開口13aを有するSiNパッシベーション膜13、および上記開口13aのさらに内部に開口14aを有する1層目ポリイミド膜14に順次被覆され、該開口14aの内部でBLM膜16に接続されている。ただし、このBLM膜には2種類ある。すなわち、Al電極パッド12aの直上領域のみにパターニングされている定位置用のBLM膜16aと、Al電極パッド12bの直上領域外にまで延在されている再配置用のBLM膜16bである。
【0010】
かかるウェハの全面はさらに、図中破線で示す2層目ポリイミド膜17で被覆され、この2層目ポリイミド膜17には定位置用の開口17aと再配置用の開口17bとが形成される。これら開口17a,17bの内部で定位置用のハンダ・ボール19arと再配置用のハンダ・ボール19brとがそれぞれBLM膜16a,16bを介してAl電極パッド12a,12bに接続される。このようなレイアウトによれば、加熱溶着を行った際にもハンダ・ボール同士が接触することがない。
【0011】
【発明が解決しようとする課題】
しかしながら、上述の再配置を実際に行うプロセスでは、BLM膜16a,16bとハンダ・ボール19a,19bとの間のコンタクト不良および接着不良が、新たな問題として浮上してきた。この問題は、2層目ポリイミド膜17の開口不良に起因するものである。
上記2層目ポリイミド膜17の構成材料としては、一般に感光性ポリイミド樹脂が用いられており、そのパターニングは通常のレジスト・プロセスと同様、フォトリソグラフィと現像処理を経て行われている。しかし、2層目ポリイミド膜17はLSIの内部に形成される絶縁膜とは異なり数μmオーダーの厚みを有しているため、作業環境や処理条件のわずかな変動でも解像不良や現像不良を生ずることがある。
【0012】
図17に、かかる解像不良や現像不良に起因して開口17a,17bの内部に残渣17sが発生した状態を示す。この図は、図16のA−A線断面図である。このような残渣17sを残した状態では、開口17a,17bの内部でBLM膜16a,16bとハンダ・ボール19ar,19brとが全面的に接触することができず、電気的コンタクトが劣化する。また、BLM膜16a,16bとハンダ・ボール19ar,19brとの間の接着強度も低下するため、フリップ・チップ・ボンディング法による組立製品のハンダ接合部の強度が確保できず、製品の信頼性や耐久性に悪影響が及ぼされる。
【0013】
そこで、この残渣17sを除去することが必要となる。この除去は、前述のAl電極パッド12の露出面に対する前処理と同様、Ar+ イオンを用いたスパッタ・エッチングにより行われる。ここで、通常の有機材料膜の代表的な除去方法であるO2 プラズマ・アッシングを行わないのは、BLM膜16a,16b表面酸化を避けるためである。
しかしながら、上記2層目ポリイミド膜17の残渣17sは発生量そのものが比較的多く、このように大量の残渣17sを伴ったウェハに対するスパッタ・エッチングを同一のプラズマ装置内で繰り返してゆくと、スパッタされたポリイミド膜がプラズマ・チャンバの内壁面やウェハ・ステージの周辺に再付着し、ウェハ処理枚数を重ねるにしたがって蓄積されてしまう。これらのチャンバ内再付着物は、イン・プロセスで除去することは極めて困難である。
【0014】
このようなプラズマ・チャンバの汚染は、プラズマの安定放電を妨げる原因となることが知られている。実際、上述のように大量の再付着物が発生したプラズマ・チャンバ内では、スパッタ・エッチングのためのプラズマ放電を1回行うごとに、プラズマの状態はすべて微妙に異なることになる。
プラズマ状態の変化は、インピーダンス変化となって観測される。一般にプラズマ装置では、電源からチャンバへ向かって印加された進行波の出力に対して、プラズマ・チャンバから電源へ戻る反射波の電力を最小限に調整することが望ましく、このように調整された状態をインピーダンスが整合(マッチング)された状態と称している。近年のプラズマ装置には、RF電源あるいはマイクロ波電源と負荷(すなわちプラズマ・チャンバ)との間にインピーダンス整合器(マッチング回路)が接続されており、上述のような整合を自動的に行う(オートチューニング)ようになされているのが普通である。
【0015】
しかしながら、上述のように絶縁性の再付着物が大量にプラズマ・チャンバ内に堆積していると、特にプラズマ放電開始時においてインピーダンスの変動が大きくなり易く、装置のオートチューニング機能による可調整範囲を超えてしまうことが少なくない。このような場合には、プラズマ放電のスムースな立ち上がりが著しく阻害される。また、仮にプラズマ放電が開始されたとしても初期の放電状態が不安定なために、残渣17sのスパッタ除去速度にウェハ間あるいはウェハ内でのばらつきが生じてしまう。この結果、仕上がりのハンダ・ボール19ar,19brとBLM膜16a,16bとの電気的コンタクトや接着強度の再現性が損なわれることになる。
【0016】
頻繁にプラズマ・チャンバを大気開放して手作業による清掃を行えば上述のような不都合が避けられるとも言えるが、メンテナンス所要時間が著しく増大して半導体装置のスループットの大幅な低下につながるため、現実的な手法ではない。したがって、相当量のポリイミド膜がプラズマ・チャンバ内に蓄積されても、実用上許容されるスループットと製造歩留りを維持できる範囲でプラズマ放電を繰り返さざるを得ないのが現状である。
そこで本発明は、プラズマ・チャンバ内にある程度の堆積物が存在する状態でも安定したプラズマ放電を開始・継続させることにより、残渣を再現性良く除去し、最終的にはハンダ・ボールとBLM膜とのコンタクトや接着性を改善して信頼性と歩留りに優れるLSI実装製品を提供することが可能なプラズマ処理方法を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明のプラズマ処理方法は、プラズマ励起用電源と基板バイアス印加用電源とを独立に備えるプラズマ装置のプラズマ・チャンバ内に被処理体を保持し、該被処理体上の残渣をArを用いたスパッタ・エッチングにより除去する際に、第1工程でプラズマ励起用電源の出力を段階的に増加させてプラズマ放電状態を安定化させた後、第2工程でプラズマ励起用電源の出力を第1工程における到達出力以上の値に維持しながらスパッタ・エッチングを行うことで、上述の目的を達成しようとするものである。
【0018】
このときの基板バイアス印加用電源の出力は、(a)第1工程ではゼロ、第2工程ではゼロより高い所定値に維持するか、あるいは(b)第1工程ではゼロから段階的に増加させ、第2工程では該第1工程における到達出力以上の値に維持するか、のいずれかの設定とすることができる。すなわち、上記バイアス印加用電源の出力をゼロから段階的に増大させ始めるタイミングが、上記(a)の方法ではプラズマ励起用電源の出力を増大させ終わった後となり、上記(b)の方法ではプラズマ励起用電源の出力の増大とある程度連動することとなる。
【0019】
【発明の実施の形態】
プラズマ励起用電源とバイアス印加用電源を独立に備えるプラズマ装置では、バイアス印加用電源の出力を一定としてプラズマ励起用電源の出力を段階的に増大させると、プラズマ密度が段階的に増大する。一方、プラズマ励起用電源の出力を一定としてバイアス印加用電源の出力を段階的に増大させると、プラズマ密度はあまり変化しないものの、被処理体に対するイオンの入射エネルギーが増大する。
本発明のプラズマ処理方法は、プラズマ装置の上述のような特性を利用する。すなわち、第1工程ではプラズマ励起用電源の出力を段階的に増大させることによりプラズマ密度の急激な上昇を防いで初期のプラズマ放電状態を安定化させ、続く第2工程ではバイアス印加用電源の出力を段階的に増大させることでイオン入射エネルギーを高め、安定なプラズマ状態の下で実質的なスパッタ・エッチングを進行させる。これにより、残渣のスパッタ・エッチングに伴ってプラズマ・チャンバ内にある程度の堆積物が蓄積された状態であっても、再現性の高い残渣の除去を行うことが可能となる。
【0020】
したがって本発明では、バイアス印加用電源の出力をゼロから段階的に増大させ始めるタイミングにより、プラズマ処理の機構は若干異なったものとなる。すなわち、前述(a)の方法では、プラズマが十分に高密度化された時点でイオンが被処理体に向けて引き出されるので、高密度の高エネルギー・イオンを利用しながらスパッタ・エッチングが行われる。一方、前述(b)の方法では、プラズマを高密度化する過程でもイオンが少しずつ引き出されるので、イオンのエネルギーと密度の双方を段階的に高めながらスパッタ・エッチングが行われる。
なお、上述のような制御は、たとえば従来の平行平板型プラズマ装置やマグネトロン型プラズマ装置のようにバイアス印加用電源を独立に持たず、プラズマ励起用電源の出力の変化に応じてプラズマ密度と被処理体へのイオン入射エネルギーが連動して変化してしまうような装置では行うことができない。
【0021】
ところで、プラズマ励起と基板バイアスとを独立に制御可能なプラズマ装置は、一般に高密度プラズマ装置でもあり、たとえば有磁場マイクロ波プラズマ装置、誘導結合プラズマ(ICP)装置、ヘリコン波プラズマ装置がこれに該当する。有磁場マイクロ波プラズマ装置では1011/cm3 、誘導結合プラズマ装置では1012/cm3 、ヘリコン波プラズマ装置では1013/cm3 の各オーダーのプラズマ密度をそれぞれ励起可能である。
これらのプラズマ装置は、電場と磁場との相互作用により電子とガス分子の衝突確率を高める機構を備えているので、低ガス圧下でも大量の活性種を生成でき、しかもこの活性種の平均自由行程が長いのでウェハに入射するイオンの散乱が少ないというメリットを有する。
なお、励起されるプラズマの種類は、有機保護膜の残渣を除去するに十分なイオン入射エネルギーを得ることができ、かつイオン入射面の形状や性質に悪影響を与えないものとする。典型的にはArプラズマが好適である。
【0022】
本発明で除去すべき残渣は、あらゆる種類の残渣であって良いが、特にプラズマ・チャンバ内に再付着物として蓄積されるとイン・プロセスではなかなか除去されにくい有機保護膜由来の残渣を対象とした場合に、本発明が極めて有効となる。
この有機保護膜とは、たとえば被処理体上に形成されるデバイス・チップのハンダ・ボール配列面を被覆し、該デバイス・チップの電極パッドに接続される下地金属膜パターンのハンダ・ボール被着部位を露出させる開口を有する膜である。
【0023】
また、上記下地金属膜パターンの典型例はBLM膜である。このBLM膜をハンダ・ボールの再配置にも用いる場合には、該BLM膜がデバイス・チップの電極パッドの直上領域外へも延在されているので、ハンダ・ボール被着部位を露出させる開口は電極パッドの直上領域のみならず、BLM膜の延在部にも形成されることになる。
【0024】
特に、上記有機保護膜として感光性の膜を使用した場合には、開口の形成はフォトリソグラフィおよび現像処理により行うことになるが、再配置用の開口を延在部に形成する場合には、特に有機保護膜の残渣が発生しやすい。これは、再配置用の開口がデバイス・チップ周辺部の電極パッド上の開口と異なり素子形成領域上に形成されるために、下地の凹凸の影響を受けやすいこと、また特に有機保護膜としてポリイミド膜を使用した場合には、この膜がBLM膜を構成するCu膜と反応して不溶化する傾向があるからである。
したがって、本発明はデバイス・チップ上の定位置にのみハンダ・ボールを配置する場合の残渣の除去にももちろん有効であるが、ハンダ・ボールを再配置する場合に大量に発生する残渣の除去に極めて好適である。
【0025】
なお、上記有機保護膜としては、たとえばポリイミド系樹脂,ポリテトラフルオロエチレン誘導体、フッ化ポリアリルエーテル誘導体、ポリ−p−フッ化キシレン等、層間絶縁膜材料として近年提案されている低誘電率の材料膜を用いることができる。中でもポリイミド系樹脂膜は、耐熱性が400℃以上と高いことから目下のところ最も広く用いられている材料であるが、耐熱性、耐湿性、耐クラック性、平坦化性に優れ、熱膨張係数が小さく、さらに好ましくは不純物ゲッタリング特性も備えた有機材料を適宜選択して用いることができる。
【0026】
【実施例】
以下、本発明の具体的な実施例について説明する。
【0027】
実施例1
ここでは、ハンダ・ボール再配置用のBLM膜を被覆する2層目ポリイミド膜に開口を形成し、この開口内に発生した残渣を有磁場マイクロ波プラズマ装置とArガスを用いたスパッタ・エッチングにより除去するプロセスについて、図1ないし図11を参照しながら説明する。なお、これらの図面はいずれも、前掲の図16のA−A線断面に相当する部分を表している。また、符号の添字aは定位置に関連する部分、添字bは再配置に関連する部分にそれぞれ付した。
【0028】
まず、図1に示されるように、すべての素子形成が終了した基板1上でAl電極パッド2a,2bのパターニングを行い、続いて基体の全面をたとえばプラズマCVD法により成膜されるSiNパッシベーション膜3で被覆し、さらにこの膜をパターニングして上記Al電極パッド2a,2bを露出させるように開口3a,3bをそれぞれ形成した。この状態が、通常のデバイス・チップの完成状態である。なお、上記Al電極パッド2aは前掲の図1にも示したごとく、後工程においてその直上領域(定位置)にハンダ・ボールが形成されるパッドであるが、Al電極パッド2bは直上領域外にハンダ・ボールが形成されるパッドである。
【0029】
次に、図2に示されるように、基体(ウェハ)の全面に感光性のポリイミド膜(東レ社製:商品名UR−3100,比誘電率ε≒3.2)を約5μmの厚さに塗布し、1層目ポリイミド膜4を形成した。次に、g線によるフォトリソグラフィと現像処理とを経て該1層目ポリイミド膜4をパターニングし、上記Al電極パッド2a,2bを露出させるための開口4a,4bをそれぞれ形成した。これら開口4a,4bは、先に形成されたSiNパッシベーション膜3の開口3a,3bの内部に開口されており、Al電極パッド2a,2bと後工程において形成されるBLM膜とのコンタクト面積を規定するものである。
なおこのとき、上記開口4a,4bの内部には、ポリイミド膜の残渣が4sが残存した。この残渣4sは実際には数10から数100nm程度の厚さに残存するものであり、露光・現像後のキュアにより最終的に約2μmの厚さとなった1層目ポリイミド膜4と比較すると、図2では誇張して図示されている。
【0030】
次に、図3に示されるように、通常のレジスト塗布、フォトリソグラフィおよび現像を行い、レジスト・パターン5を形成した。このレジスト・パターン5には、定位置用のBLM膜(図5の符号6a)の被着部位を規定するためにAl電極パッド2aに臨んで形成される開口5aと、再配置用のBLM膜(図5の符号6b)の被着部位を規定するためにAl電極パッド2bに臨んで形成される開口5bとを有している。
【0031】
次に、上記のウェハを平行平板型プラズマRIE装置に搬入し、Arスパッタ・エッチングによる前処理を行った。この前処理は本来、Al電極パッド2a,2bの表面の自然酸化膜を除去する目的で行われるものであるが、図4に示されるように、上記残渣4sの除去も兼ねている。前処理条件は、たとえば下記のとおりとした。
装置 平行平板型RFプラズマ装置
Ar流量 25 SCCM
圧力 1.0 Pa
RFパワー 300 W(13.56MHz)
ウェハ温度 室温
処理時間 180 秒
【0032】
次に、上記Al電極パッド2a,2bの表面に自然酸化膜を再成長させないようにウェハを真空下でDCスパッタリング装置に搬送し、ここで直ちにCr膜(厚さ約0.1μm),Cu膜(厚さ約1.0μm),Au膜(厚さ約0.1μm)を順次スパッタリング成膜した。このときの成膜条件は、たとえば以下のとおりとした。
【0033】
このスパッタリングにより、図5に示されるように、BLM膜が形成された。ただし、スパッタリングではスパッタ粒子の入射方向が基板面に対して狭い範囲に規定されているために、レジスト・パターン5の側壁面にはBLM膜が付着しない。したがって、Al電極パッド2aには定位置用のBLM膜6a、Al電極パッド2bには再配置用のBLM膜6bがそれぞれ被着されるが、これらはいずれもレジスト・パターン5上のBLM膜6cとは自己整合的に分断された。なお、BLM膜6cは不要部である。
【0034】
次に、このウェハをレジスト剥離液に浸して加熱揺動処理を行った。このレジスト剥離液は、たとえばジメチルスルフォキシド(DMSO)とN−メチル−2−2−ピロリドン(CH3 NC4 H6 O)とを混合したものである。この結果、図6に示されるように、レジスト・パターン5の剥離に伴ってその上に堆積した不要なBLM膜6cが一緒に除去され、Al電極パッド2a,2bに接続するBLM膜6a,6bのみが残った。
【0035】
この後は、ハンダ・ボールの形成工程に入る。すなわち、まず図7に示されるように、ウェハの全面に厚さ約5μmの2層目ポリイミド膜7を成膜した。この2層目ポリイミド膜7を前述の1層目ポリイミド膜4の場合と同様にフォトリソグラフィと現像処理を経てパターニングし、ハンダ・ボールの形成部位を規定するための開口7a,7bを形成した。ここで、上記開口7aは定位置用に形成されるものであり、Al電極パッド2aの直上領域でBLM膜6aを露出させるごとく形成される。これに対し、開口7bは、Al電極パッド2bの直上領域外においてBLM膜6bを露出させるごとく形成される。
ただし、2層目ポリイミド膜7のフォトリソグラフィは前述の1層目ポリイミド膜4の場合よりもウェハの表面段差が大きい条件で行われるため、その解像特性の局所変動も大きく、残渣7sが発生しやすくなる。
【0036】
そこで、発散磁界型の有磁場マイクロ波プラズマ装置を用いたスパッタ・エッチングによる上記残渣7sの除去を試みた。この除去は、マイクロ波出力の異なる2段階の下位工程からなる第1工程と、この第1工程に比べてRFバイアス・パワーを増加させた第2工程とからなる。各工程におけるプラズマ処理条件は、一例として下記のように設定した。
【0037】
〔第1工程の第1段階〕
Ar流量 40 SCCM
圧力 0.27 Pa(=2 mTorr)
マイクロ波出力 650 W(2.45GHz)
RFバイアス出力 0 V(13.56MHz)
ウェハ温度 90 ℃
処理時間 5 秒
〔第1工程の第2段階〕
Ar流量 40 SCCM
圧力 0.27 Pa
マイクロ波出力 900 W(2.45GHz)
RFバイアス出力 0 V(13.56MHz)
ウェハ温度 90 ℃
処理時間 5 秒
〔第2工程〕
Ar流量 40 SCCM
圧力 0.27 Pa
マイクロ波出力 900 W(2.45GHz)
RFバイアス出力 100 V(13.56MHz)
ウェハ温度 90 ℃
処理時間 40 秒
【0038】
上記第1工程の第1段階から第2段階にかけては、マイクロ波出力を増加させている。このとき、ラングミュア・プローブやインピーダンス整合器(この場合はマイクロ波自動整合器)を用いて負荷の状態を測定すると、電子温度はあまり変化しないがプラズマ密度は増加し、またリアクタンス(すなわちインピーダンスの虚数部)が増大していた。つまり、プラズマ密度の増加によってウェハW表面のイオン・シースが薄くなったのである。ここまでの段階では、ウェハW表面の残渣7sはほとんど除去されないが、プラズマ密度を段階的に上昇させることで安定な放電の開始および継続が実現された。
続く第2工程では、マイクロ波出力はそのままにRFバイアス出力を増大させている。この工程では、プラズマ密度や電子温度はほとんど変化しないが、リアクタンスが減少していた。つまり、ウェハ・ステージとプラズマとのポテンシャル差が大きくなり、イオン・シースが厚くなったのである。これにより、イオン・シースの直流電界により加速されるイオンの入射エネルギーが増大し、実質的なスパッタ・エッチングが進行した。
【0039】
この結果、図8に示されるように残渣7sが除去され、BLM膜6a,6bの清浄な表面が露出した。
なお、上記有磁場マイクロ波プラズマ装置では上述のようなスパッタ・エッチングを多数枚のウェハWについて繰り返すことになるが、残渣7sに由来するプラズマ・チャンバ内の堆積物の多少の蓄積で従来のように直ちにプラズマ放電状態が不安定化することはなくなる。したがって、従来に比べてメンテナンス・サイクルを大幅に引き延ばしても、残渣除去量のウェハ内ばらつき、ウェハ間ばらつきを共に抑えることができた。
【0040】
次に、上記ウェハの全面にレジスト膜を形成し、ハンダ膜の被着部位を規定するためのレジスト・パターニングを行った。このパターニングにより、図9に示されるように、上記開口7a,7bを含み、これらより十分に大きい開口8a,8bを有するレジスト・パターン8を形成した。なお、このレジスト・パターン8の膜厚は、次工程においてハンダ膜を分断させるに十分な厚さとした。
続いて、ウェハの全面にハンダ膜(97%Pb−3%Sn)を蒸着させた。これにより、開口8aの内部にてBLM膜6aに接続するハンダ膜9a、開口8bの内部にてBLM膜6bに接続するハンダ膜9bが形成されたが、この両者はレジスト・パターン8上に被着された不要なハンダ膜9cとは自己整合的に分断されていた。
なお、ハンダ膜の成膜は上述のような蒸着に限られず、電界メッキにより行っても良い。
【0041】
このウェハを再びレジスト剥離液に浸して加熱揺動処理を行い、レジスト・パターン8と不要なハンダ膜9cを除去すると、図10に示されるように、定位置用のハンダ膜9aと再配置用のハンダ膜9bのみが残された状態となった。
この後、いわゆるウェットバック工程を経てハンダ・ボールを形成した。すなわち、まずパターニングされたハンダ膜9a,9bにフラックスを塗布した。このフラックスは、アミン系活性剤,アルコール系溶媒,ロジン,およびポリグリコール等の樹脂を主成分とし、ハンダ膜9a,9bの還元および表面活性化作用を有するものである。この状態のウェハをN2 雰囲気下で段階的に昇温すると、ハンダ膜9a,9bは溶融しながら自身の表面張力で球状に収縮した。この結果、図11に示されるように、BLM膜6a上には定位置のハンダ・ボール9ar、BLM膜6b上には再配置されたハンダ・ボール9brとが形成された。
【0042】
この後、上記ウェハをダイシングして個々のチップに分割し、上記のハンダ・ボール9ar,9brと、予め予備ハンダ付けされた実装基板上の導体パターンとを位置合わせしながら加熱溶着させることにより、LSIチップの実装を完了した。このようにして完成された組立製品は、ハンダ接合部に十分な強度が確保されているため、信頼性、耐久性、歩留りに優れていた。
【0043】
実施例2
本実施例では、2層目ポリイミド膜7に開口7a,7bを形成した後の残渣7sの除去を、誘導結合プラズマ(ICP)装置を用いたスパッタ・エッチングにより行った。
ここでICP装置とは、プラズマ・チャンバ内の上蓋を兼ねる上部電極(アノード)とウェハ・ステージを兼ねた下部電極(カソード)とが対向配置され、プラズマ・チャンバの側壁面の一部を構成する絶縁壁の外周をマルチターン・アンテナで周回したものである。上記マルチターン・アンテナにプラズマ励起用のRF電源、下部電極に基板バイアス印加用のRF電源がそれぞれ接続され、プラズマ密度と基板バイアスとが独立に制御可能となされている。
【0044】
本実施例において、開口7a,7bを形成するまでの工程は、実施例1で述べたとおりである。次に、発生した残渣7sを除去するため、ICP装置を用いたスパッタ・エッチングによる上記残渣7sの除去を試みた。この除去は、ソース出力とRFバイアス出力の異なる2段階の下位工程からなる第1工程と、この第1工程に比べてソース出力とRFバイアス出力をさらに増加させた第2工程とからなる。各工程におけるプラズマ処理条件は、一例として下記のように設定した。
【0045】
〔第1工程の第1段階〕
Ar流量 30 SCCM
圧力 0.13 Pa
ソース出力 500 W(450 kHz)
RFバイアス出力 0 V(13.56 MHz)
ヒータ設定温度 90 ℃
処理時間 5 秒
〔第1工程の第2段階〕
Ar流量 30 SCCM
圧力 0.13 Pa
ソース出力 750 W(450 kHz)
RFバイアス出力 50 V(13.56MHz)
ウェハ温度 90 ℃
処理時間 5 秒
〔第2工程〕
Ar流量 30 SCCM
圧力 0.13 Pa
ソース出力 1000 W(450 kHz)
RFバイアス出力 100 V(13.56MHz)
ウェハ温度 90 ℃
処理時間 40 秒
【0046】
本実施例におけるソース出力とRFバイアス出力の段階的増加による効果はほぼ実施例1で述べたとおりであるが、上記の条件設定では基板バイアス印加を第1工程の第2段階から開始している。つまり、プラズマ密度が最高値に達する以前で既にプラズマ中のイオンをウェハWへ向けて加速しているが、ICP装置は本来的に高いプラズマ密度を達成可能な装置なので、この段階からスパッタ・エッチングが可能となる。
比較のために、同じICP装置を用いてRFバイアス出力を上記第1工程の第2段階では0V、第2工程で初めて100Vとする条件で同様の残渣7sの除去を行ったが、上述の本実施例の方がトータルのプラズマ処理時間を短縮することができ、スループットの観点から有利であった。
本実施例でも、図8に示されるように、残渣7sが除去され、BLM膜6a,6bの清浄な表面を露出させることができた。
以降の工程は実施例1と同様に行い、最終的には再現性および信頼性の高いLSIチップの実装を完了し、組立製品を歩留り良く得ることができた。
【0047】
以上、本発明を2例の実施例にもとづいて説明したが、本発明はこれらの実施例に何ら限定されるものではない。たとえば、使用するサンプル・ウェハの構成、成膜条件、各材料膜の種類や膜厚、使用するプラズマ装置、スパッタ・エッチング条件等の細部は適宜変更、選択、組合せが可能である。
【0048】
【発明の効果】
以上の説明からも明らかなように、本発明によればプラズマ・チャンバ内で被処理体上の残渣をスパッタ・エッチングにより除去する際の、プラズマ放電の開始および継続が安定化される。特に、上記残渣がデバイス・チップのハンダ・ボール配列面を被覆するポリイミド膜に由来する場合、その中でも特にハンダ・ボールの再配置をBLM膜を用いて行うためにポリイミド膜が2層用いられている場合に、本発明はポリイミド膜の残渣を高い再現性と均一性をもって除去することができる。したがって、本発明によりハンダ・ボールとBLM膜との密着性が向上し、最終的にはこのハンダ・ボールが配列されたデバイス・チップを実装基板上に実装して得られる組み立て品の信頼性、耐久性、歩留りを大幅に改善することができる。
【図面の簡単な説明】
【図1】本発明を適用したプロセス例において、基板上でAl電極パッドとSiNパッシベーション膜とをパターニングした状態を示す模式的断面図である。
【図2】図1の基体上で1層目ポリイミド膜をパターニングし、Al電極パッドに臨む開口を形成した状態を示す模式的断面図である。
【図3】スパッタ・エッチングにより図2の残渣を除去した状態を示す模式的断面図である。
【図4】図3の基体上でBLM膜の被着部位を規定するためのレジスト・パターニングを行った状態を示す模式的断面図である。
【図5】図4の基体上にBLM膜を被着させた状態を示す模式的断面図である。
【図6】図5のレジスト・パターンをリフトオフし、BLM膜の不要部を除去した状態を示す模式的断面図である。
【図7】図6の基体上でハンダ・ボールの形成部位を規定するための2層目ポリイミド膜のパターニングを行い、残渣が生じた状態を示す模式的断面図である。
【図8】スパッタ・エッチングにより図7の残渣を除去した状態を示す模式的断面図である。
【図9】図8の基体上でハンダ膜の被着部位を規定するためのレジスト・パターニングを行い、さらにハンダ膜を蒸着した状態を示す模式的断面図である。
【図10】図9のレジスト・パターンをリフトオフし、ハンダ膜の不要部を除去した状態を示す模式的断面図である。
【図11】基板加熱によりハンダ・ボールを形成した状態を示す模式的断面図である。
【図12】ハンダ・ボールの再配置を行わない従来プロセスにおいて、Al電極パッド、SiNパッシベーション膜および1層目ポリイミド膜をパターニングした状態を示す模式的断面図である。
【図13】図12の基体上にBLM膜を被着させた状態を示す模式的断面図である。
【図14】図13のBLM膜上でハンダ膜をパターニングした状態を示す模式的断面図である。
【図15】基板加熱によりハンダ・ボールを形成した状態を示す模式的断面図である。
【図16】LSIチップ上でハンダ・ボールを再配置した状態を示す斜視図である。
【図17】ハンダ・ボールの再配置を行う従来プロセスにおいて、2層目ポリイミド膜のパターニング後に残渣が発生した状態を示す模式的断面図である。
【符号の説明】
1…基板 2a,2b…Al電極パッド 3…SiNパッシベーション膜 4…1層目ポリイミド膜 4s…残渣 6a…BLM膜(定位置用) 6b…BLM膜(再配置用) 7…2層目ポリイミド膜 7a,7b…開口 7s…残渣
9a,9b…ハンダ膜(ハンダ・ボール形成用) 9ar…ハンダ・ボール(定位置) 9br…ハンダ・ボール(再配置)
Claims (9)
- プラズマ励起用電源と基板バイアス印加用電源とを独立に備えるプラズマ装置のプラズマ・チャンバ内に被処理体を保持し、該被処理体上の残渣をArを用いたスパッタ・エッチングにより除去するプラズマ処理方法であって、
前記プラズマ励起用電源の出力を段階的に増加させながらプラズマ放電状態を安定化させる第1工程と、
前記プラズマ励起用電源の出力を前記第1工程における到達出力以上の値に維持しながらスパッタ・エッチングを行う第2工程とを有する
ことを特徴とするプラズマ処理方法。 - 前記基板バイアス印加用電源の出力を、前記第1工程ではゼロ、前記第2工程ではゼロより高い所定値に維持することを特徴とする請求項1記載のプラズマ処理方法。
- 前記基板バイアス印加用電源の出力を、前記第1工程ではゼロから段階的に増加させ、前記第2工程では該第1工程における到達出力以上の値に維持することを特徴とする請求項1記載のプラズマ処理方法。
- 前記スパッタ・エッチングは、1×1010/cm3 以上、1×1014/cm3 以下のプラズマ密度を達成可能なプラズマ装置を用いて行うことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記残渣が有機保護膜に由来することを特徴とする請求項1記載のプラズマ処理方法。
- 前記有機保護膜が、前記被処理体上に形成されるデバイス・チップのハンダ・ボール配列面を被覆し、該デバイス・チップの電極パッドに接続される下地金属膜パターンのハンダ・ボール被着部位を露出させる開口を有する膜であることを特徴とする請求項5記載のプラズマ処理方法。
- 前記下地金属膜パターンの一部は前記電極パッドの直上領域外への延在部を有し、前記ハンダ・ボール被着部位を露出させる開口が該延在部にも設けられていることを特徴とする請求項6記載のプラズマ処理方法。
- 前記有機保護膜が感光性を有し、前記残渣はフォトリソグラフィおよび現像処理を経て該有機保護膜をパターニングした際に前記開口内に発生することを特徴とする請求項6記載のプラズマ処理方法。
- 前記有機保護膜がポリイミド系樹脂膜からなることを特徴とする請求項8記載のプラズマ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11675697A JP3641899B2 (ja) | 1997-05-07 | 1997-05-07 | プラズマ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11675697A JP3641899B2 (ja) | 1997-05-07 | 1997-05-07 | プラズマ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10308384A JPH10308384A (ja) | 1998-11-17 |
JP3641899B2 true JP3641899B2 (ja) | 2005-04-27 |
Family
ID=14694971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11675697A Expired - Lifetime JP3641899B2 (ja) | 1997-05-07 | 1997-05-07 | プラズマ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3641899B2 (ja) |
-
1997
- 1997-05-07 JP JP11675697A patent/JP3641899B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10308384A (ja) | 1998-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5877078A (en) | Method of manufacturing a semiconductor device | |
US5933752A (en) | Method and apparatus for forming solder bumps for a semiconductor device | |
US6404615B1 (en) | Thin film capacitors | |
US4505029A (en) | Semiconductor device with built-up low resistance contact | |
US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
US5888892A (en) | Metal layer pattern forming method | |
US6426273B1 (en) | Preprocessing method of metal film forming process | |
US6821877B1 (en) | Method of fabricating metal interconnection of semiconductor device | |
CA1197629A (en) | Semiconductor device with built-up low resistance contact | |
JP3641899B2 (ja) | プラズマ処理方法 | |
JP4130706B2 (ja) | バンプ製造方法および半導体装置の製造方法 | |
US5918144A (en) | Method of manufacturing a semiconductor device | |
JP3721687B2 (ja) | 半導体装置の製造方法 | |
JP3409574B2 (ja) | はんだボールバンプの形成方法 | |
JP3972463B2 (ja) | プラズマ処理方法 | |
US6504248B2 (en) | Thin film circuit substrate and manufacturing method therefor | |
JP3331834B2 (ja) | はんだボールバンプの形成方法 | |
JPH11219966A (ja) | はんだバンプの製造方法 | |
JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
JP3381454B2 (ja) | 蒸着装置及びボールバンプの形成方法 | |
JP3870469B2 (ja) | 成膜前処理方法 | |
JPH10335335A (ja) | 半導体装置の製造方法 | |
JPH10214841A (ja) | はんだバンプの形成方法及びその装置 | |
JPH10224029A (ja) | バンプ製造方法 | |
JP2000340592A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |