JP3331834B2 - はんだボールバンプの形成方法 - Google Patents
はんだボールバンプの形成方法Info
- Publication number
- JP3331834B2 JP3331834B2 JP25094395A JP25094395A JP3331834B2 JP 3331834 B2 JP3331834 B2 JP 3331834B2 JP 25094395 A JP25094395 A JP 25094395A JP 25094395 A JP25094395 A JP 25094395A JP 3331834 B2 JP3331834 B2 JP 3331834B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plasma
- film
- forming
- ball bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明ははんだボールバンプ
の形成方法に関し、さらに詳しくは半導体基体の表面に
金属より成るバンプを形成し、印刷配線基板の表面に形
成した電極と面接合するフリップチップＩＣの製造工程
の一部であるバンプの下地となる多層金属層のはんだ成
膜工程に前処理を施したはんだボールバンプの形成方法
に関する。
の形成方法に関し、さらに詳しくは半導体基体の表面に
金属より成るバンプを形成し、印刷配線基板の表面に形
成した電極と面接合するフリップチップＩＣの製造工程
の一部であるバンプの下地となる多層金属層のはんだ成
膜工程に前処理を施したはんだボールバンプの形成方法
に関する。
【０００２】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替として、フリップチップによる高密
度実装技術の開発が盛んに行なわれている。フリップチ
ップ実装法の一つとして、ＩＣのＡｌ（アルミニュー
ム）電極パッド上にはんだボールバンプを形成して、Ｉ
Ｃベアチップを直接印刷配線基板上に実装する方法があ
る。
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替として、フリップチップによる高密
度実装技術の開発が盛んに行なわれている。フリップチ
ップ実装法の一つとして、ＩＣのＡｌ（アルミニュー
ム）電極パッド上にはんだボールバンプを形成して、Ｉ
Ｃベアチップを直接印刷配線基板上に実装する方法があ
る。
【０００３】このはんだバンプを所定の電極上に形成す
る方法としては、電解メッキを用いた方法もあるが、こ
の場合、下地の表面状態や電気抵抗のわずかなバラツキ
によって成膜されるはんだの厚みが影響を受け、ＩＣチ
ップ内で均一な高さを有するはんだバンプの形成を行な
うことが基本的に難しいという問題がある。そこで、は
んだの高さバラツキを抑制できる製法としては、真空蒸
着による成膜とフォトレジスト膜のリフトオフとを用い
た方法がある。この方法によるはんだボールバンプの製
造工程とはんだ蒸着に用いられている従来の一般的な真
空蒸着装置の例を図４、図５に示し、以下に説明する。
る方法としては、電解メッキを用いた方法もあるが、こ
の場合、下地の表面状態や電気抵抗のわずかなバラツキ
によって成膜されるはんだの厚みが影響を受け、ＩＣチ
ップ内で均一な高さを有するはんだバンプの形成を行な
うことが基本的に難しいという問題がある。そこで、は
んだの高さバラツキを抑制できる製法としては、真空蒸
着による成膜とフォトレジスト膜のリフトオフとを用い
た方法がある。この方法によるはんだボールバンプの製
造工程とはんだ蒸着に用いられている従来の一般的な真
空蒸着装置の例を図４、図５に示し、以下に説明する。
【０００４】フリップチップＩＣの接合部は、シリコン
等の半導体基体１上にＡｌ等の電極パッド２をスパッタ
やエッチングを用いて形成し、ポリイミド等によって表
面保護膜３を全面に被覆した後、電極パッド２上に開口
された部分を形成して、ＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔ
ｔｉｎｇ Ｍｅｔａｌ）膜４と称せられるＣｒ、Ｃｕ、
Ａｕ等から成る多層金属膜を形成する（図４（ａ）参
照）。さらに、このＢＬＭ膜４の上に、開口部５を有す
るレジスト膜６を形成する（図４（ｂ）参照）。
等の半導体基体１上にＡｌ等の電極パッド２をスパッタ
やエッチングを用いて形成し、ポリイミド等によって表
面保護膜３を全面に被覆した後、電極パッド２上に開口
された部分を形成して、ＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔ
ｔｉｎｇ Ｍｅｔａｌ）膜４と称せられるＣｒ、Ｃｕ、
Ａｕ等から成る多層金属膜を形成する（図４（ａ）参
照）。さらに、このＢＬＭ膜４の上に、開口部５を有す
るレジスト膜６を形成する（図４（ｂ）参照）。
【０００５】このようにして製造した図４（ｂ）に示す
ウェハにはんだ等の金属膜を形成すべく、例えば図５に
示す真空蒸着装置が用いられる。図５に示す真空蒸着装
置は、抵抗加熱式真空蒸着装置７と称され、真空容器８
内にヒーター９で加熱溶融した蒸着材料１０を貯留した
坩堝１１、該坩堝と対向した位置にドーム状の加工ステ
ージ１２、該加工ステージの坩堝１１との対向面に被加
工物であるウェハ１３が配置されている。これにより、
ウェハ１３全面にはんだ層１４が成膜され（図４（ｃ）
参照）、レジストリフトオフによるパターニングを行な
った後（図４（ｄ）参照）、熱処理によってはんだを溶
融させることで、最終的に図４（ｅ）に示す様な、はん
だボールバンプ１５が形成される。
ウェハにはんだ等の金属膜を形成すべく、例えば図５に
示す真空蒸着装置が用いられる。図５に示す真空蒸着装
置は、抵抗加熱式真空蒸着装置７と称され、真空容器８
内にヒーター９で加熱溶融した蒸着材料１０を貯留した
坩堝１１、該坩堝と対向した位置にドーム状の加工ステ
ージ１２、該加工ステージの坩堝１１との対向面に被加
工物であるウェハ１３が配置されている。これにより、
ウェハ１３全面にはんだ層１４が成膜され（図４（ｃ）
参照）、レジストリフトオフによるパターニングを行な
った後（図４（ｄ）参照）、熱処理によってはんだを溶
融させることで、最終的に図４（ｅ）に示す様な、はん
だボールバンプ１５が形成される。
【０００６】ここで、仕上がり後のはんだボールバンプ
の大きさを左右するはんだ層の厚さは、成膜パタ ンに
も依るが、印刷配線基板への実装時の強度や安定性等を
考慮して、通常３０μｍ程度の厚いものが要求される。
そのため、リフトオフに必要な下地のレジスト膜６の膜
厚としては、３０μｍ以上のかなり厚いものが必要とな
り、リソグラフィー工程において精度良く安定したパタ
ーン形成を行なうことが難しくなっている。
の大きさを左右するはんだ層の厚さは、成膜パタ ンに
も依るが、印刷配線基板への実装時の強度や安定性等を
考慮して、通常３０μｍ程度の厚いものが要求される。
そのため、リフトオフに必要な下地のレジスト膜６の膜
厚としては、３０μｍ以上のかなり厚いものが必要とな
り、リソグラフィー工程において精度良く安定したパタ
ーン形成を行なうことが難しくなっている。
【０００７】すなわち、作業環境や処理条件のわずかな
変動で解像不良を起こし、図４（ｂ）に示すごとく、開
口部５に光学顕微鏡でも確認できない程度に薄くレジス
ト被膜が残存したり、現像液の洗浄残りが生ずる等し
て、仕上がり後のはんだボールバンプと下地のＢＬＭ膜
との界面での電気的コンタクトが良好に得られないとい
う問題が頻繁に発生している。また、極端な場合には、
ＢＬＭ膜とはんだ蒸着膜との密着力が低下して、後工程
や印刷配線基板への実装時にはんだバンプがＢＬＭ膜か
ら剥離してしまうという様な事態をも招いている。
変動で解像不良を起こし、図４（ｂ）に示すごとく、開
口部５に光学顕微鏡でも確認できない程度に薄くレジス
ト被膜が残存したり、現像液の洗浄残りが生ずる等し
て、仕上がり後のはんだボールバンプと下地のＢＬＭ膜
との界面での電気的コンタクトが良好に得られないとい
う問題が頻繁に発生している。また、極端な場合には、
ＢＬＭ膜とはんだ蒸着膜との密着力が低下して、後工程
や印刷配線基板への実装時にはんだバンプがＢＬＭ膜か
ら剥離してしまうという様な事態をも招いている。
【０００８】残存したレジスト膜や現像液の洗浄残りを
以下スカム６ａと称する。なお、ここでは表現の便宜
上、スカム６ａを極端に厚く表記している。そこで、こ
の対策の一つとして、はんだ蒸着膜の成膜前にＲＦプラ
ズマを用いたスパッタエッチングを施すことにより、厚
膜レジストのスカム除去や下地コンタクト表面のクリー
ニングを行なうという方法も採られている。しかしなが
ら、その場合にも新たな問題が発生している。
以下スカム６ａと称する。なお、ここでは表現の便宜
上、スカム６ａを極端に厚く表記している。そこで、こ
の対策の一つとして、はんだ蒸着膜の成膜前にＲＦプラ
ズマを用いたスパッタエッチングを施すことにより、厚
膜レジストのスカム除去や下地コンタクト表面のクリー
ニングを行なうという方法も採られている。しかしなが
ら、その場合にも新たな問題が発生している。
【０００９】すなわち、通常のプラズマ処理は、平行平
板電極間にＲＦ電力を印加して行なわれるが、スカム除
去やクリーニングの効果を上げるために設定した通常の
処理条件では、しばしば下地のフォトレジストパタ ン
が過大な影響を受けてしまい、はんだ蒸着膜のパターン
形成でリフトオフ不良が発生するというものである。こ
れは、スカム除去のためのＲＦプラズマ処理中に、入射
エネルギーの大きなイオンの基板衝突やウェハ温度上昇
によって、熱変質を受けたフォトレジストのパターン形
状が変化したり、下地との界面でレジストの焼き付きが
起きる等の影響で、リフトオフの際にレジストの剥離が
全く進行しなかったり、残渣が多量に発生するといった
不良である。
板電極間にＲＦ電力を印加して行なわれるが、スカム除
去やクリーニングの効果を上げるために設定した通常の
処理条件では、しばしば下地のフォトレジストパタ ン
が過大な影響を受けてしまい、はんだ蒸着膜のパターン
形成でリフトオフ不良が発生するというものである。こ
れは、スカム除去のためのＲＦプラズマ処理中に、入射
エネルギーの大きなイオンの基板衝突やウェハ温度上昇
によって、熱変質を受けたフォトレジストのパターン形
状が変化したり、下地との界面でレジストの焼き付きが
起きる等の影響で、リフトオフの際にレジストの剥離が
全く進行しなかったり、残渣が多量に発生するといった
不良である。
【００１０】こうした事から、レジストのスカム除去
（下地コンタクト表面のクリーニング）とリフトオフに
よる剥離とが共に良好に行なえる様な、高精度と高信頼
性を有するはんだバンプ形成プロセスを確立することが
切望されている。
（下地コンタクト表面のクリーニング）とリフトオフに
よる剥離とが共に良好に行なえる様な、高精度と高信頼
性を有するはんだバンプ形成プロセスを確立することが
切望されている。
【００１１】
【発明が解決しようとする課題】そこで本発明の課題
は、レジストに過剰な熱変質を与えて下地への焼き付き
を誘起させることなく、厚膜レジストパターンのスカム
除去及びコンタクト表面のクリーニングが効果的に安定
して実現でき、仕上がり後のはんだボールバンプと下地
メタルとの界面で良好な電気コンタクトが得られるはん
だボールバンプの形成方法を提供することである。
は、レジストに過剰な熱変質を与えて下地への焼き付き
を誘起させることなく、厚膜レジストパターンのスカム
除去及びコンタクト表面のクリーニングが効果的に安定
して実現でき、仕上がり後のはんだボールバンプと下地
メタルとの界面で良好な電気コンタクトが得られるはん
だボールバンプの形成方法を提供することである。
【００１２】
【課題を解決するための手段】かかる課題を解決するた
めに請求項１のはんだボールバンプの形成方法の発明に
おいては、フォトレジストのリフトオフを用いてはんだ
層をパターニングする際のはんだ成膜工程を含むはんだ
ボールバンプの形成方法において、少なくともプラズマ
生成と基板バイアス電圧とを独立に制御可能な２つの高
周波電源を有するプラズマ処理装置を用いてはんだ成膜
前処理を行ない、レジストに過剰な熱変質を与えて下層
への焼き付きを惹起することなく、厚膜レジストパター
ンのスカム除去及びコンタクト表面のクリーニングが効
果的に安定して実現でき、仕上がり後のはんだボールバ
ンプと下地メタルとの界面で良好な電気コンタクトが得
られる。
めに請求項１のはんだボールバンプの形成方法の発明に
おいては、フォトレジストのリフトオフを用いてはんだ
層をパターニングする際のはんだ成膜工程を含むはんだ
ボールバンプの形成方法において、少なくともプラズマ
生成と基板バイアス電圧とを独立に制御可能な２つの高
周波電源を有するプラズマ処理装置を用いてはんだ成膜
前処理を行ない、レジストに過剰な熱変質を与えて下層
への焼き付きを惹起することなく、厚膜レジストパター
ンのスカム除去及びコンタクト表面のクリーニングが効
果的に安定して実現でき、仕上がり後のはんだボールバ
ンプと下地メタルとの界面で良好な電気コンタクトが得
られる。
【００１３】請求項２に係るはんだボールバンプの形成
方法は、フォトレジストのリフトオフを用いてはんだ層
をパターニングする際のはんだ成膜工程を含むはんだボ
ールバンプの形成方法において、少なくともＩＣＰ（Ｉ
ｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍ
ａ：高周波誘導結合プラズマ）、ＴＣＰ（Ｔｒａｎｓｆ
ｏｒｍｅｒ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲ
（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎ
ａｎｃｅ）、ヘリコン波プラズマ源等、１×１０11ｃｍ
-3以上１×１０14ｃｍ-3未満のプラズマ密度が得られる
高密度プラズマ源を有するプラズマ処理装置を用いては
んだ成膜前処理を行なうことを特徴とする請求項１に記
載のはんだボールバンプの形成方法とし、レジストに過
剰な熱変質を与えて下層への焼き付きを惹起することな
く、厚膜レジストパターンのスカム除去及びコンタクト
表面のクリーニングが効果的に安定して実現でき、仕上
がり後のはんだボールバンプと下地メタルとの界面で良
好な電気コンタクトが得られる。
方法は、フォトレジストのリフトオフを用いてはんだ層
をパターニングする際のはんだ成膜工程を含むはんだボ
ールバンプの形成方法において、少なくともＩＣＰ（Ｉ
ｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍ
ａ：高周波誘導結合プラズマ）、ＴＣＰ（Ｔｒａｎｓｆ
ｏｒｍｅｒ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲ
（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎ
ａｎｃｅ）、ヘリコン波プラズマ源等、１×１０11ｃｍ
-3以上１×１０14ｃｍ-3未満のプラズマ密度が得られる
高密度プラズマ源を有するプラズマ処理装置を用いては
んだ成膜前処理を行なうことを特徴とする請求項１に記
載のはんだボールバンプの形成方法とし、レジストに過
剰な熱変質を与えて下層への焼き付きを惹起することな
く、厚膜レジストパターンのスカム除去及びコンタクト
表面のクリーニングが効果的に安定して実現でき、仕上
がり後のはんだボールバンプと下地メタルとの界面で良
好な電気コンタクトが得られる。
【００１４】請求項３に係るはんだボールバンプの形成
方法は、フォトレジストのリフトオフを用いてはんだ層
をパターニングする際のはんだ成膜工程を含むはんだボ
ールバンプの形成方法において、少なくともウェハ載置
部に温度制御機構を具備するプラズマ処理装置を用い、
処理中のウェハ表面の最高到達温度が５０℃〜１００℃
と成るごとく処理条件を設定してはんだ成膜前処理を行
なうことを特徴とする請求項１に記載のはんだボールバ
ンプの形成方法とし、レジストに過剰な熱変質を与えて
下層への焼き付きを惹起することなく、厚膜レジストパ
ターンのスカム除去及びコンタクト表面のクリーニング
が効果的に安定して実現でき、仕上がり後のはんだボー
ルバンプと下地メタルとの界面で良好な電気コンタクト
が得られ る。
方法は、フォトレジストのリフトオフを用いてはんだ層
をパターニングする際のはんだ成膜工程を含むはんだボ
ールバンプの形成方法において、少なくともウェハ載置
部に温度制御機構を具備するプラズマ処理装置を用い、
処理中のウェハ表面の最高到達温度が５０℃〜１００℃
と成るごとく処理条件を設定してはんだ成膜前処理を行
なうことを特徴とする請求項１に記載のはんだボールバ
ンプの形成方法とし、レジストに過剰な熱変質を与えて
下層への焼き付きを惹起することなく、厚膜レジストパ
ターンのスカム除去及びコンタクト表面のクリーニング
が効果的に安定して実現でき、仕上がり後のはんだボー
ルバンプと下地メタルとの界面で良好な電気コンタクト
が得られ る。
【００１５】
【発明の実施の形態】本発明の好適な実施の形態につい
て、図１〜図２を参照しながら以下に説明する。
て、図１〜図２を参照しながら以下に説明する。
【００１６】実施の形態例１ 本実施の形態例は、はんだボールバンプ形成のプロセス
における、フォトレジストのリフトオフを用いてはんだ
蒸着膜をパターニングする際のはんだ成膜工程におい
て、トライオード型プラズマ処理装置１６をはんだ成膜
前処理に用いて本願の発明を適用したものであり、図１
〜図２を参照して説明する。本実施の形態例において、
サンプルとして使用したウェハは、図１（ｂ）に示すよ
う、半導体基体１のＡｌ電極パッド２上のポリイミド膜
等の表面保護３に開口された部分にＢＬＭ膜４と称せら
れるＣｒ、Ｃｕ、Ａｕ等の金属積層膜からなるバリアメ
タルが形成され、さらに、このＢＬＭ膜４に臨む形で所
定の寸法の開口部５を有する厚膜のレジスト膜６が形成
されたものを準備した。
における、フォトレジストのリフトオフを用いてはんだ
蒸着膜をパターニングする際のはんだ成膜工程におい
て、トライオード型プラズマ処理装置１６をはんだ成膜
前処理に用いて本願の発明を適用したものであり、図１
〜図２を参照して説明する。本実施の形態例において、
サンプルとして使用したウェハは、図１（ｂ）に示すよ
う、半導体基体１のＡｌ電極パッド２上のポリイミド膜
等の表面保護３に開口された部分にＢＬＭ膜４と称せら
れるＣｒ、Ｃｕ、Ａｕ等の金属積層膜からなるバリアメ
タルが形成され、さらに、このＢＬＭ膜４に臨む形で所
定の寸法の開口部５を有する厚膜のレジスト膜６が形成
されたものを準備した。
【００１７】なお、このときの開口部５の底には、レジ
スト被膜等の残渣いわゆるスカム６ａが薄く残存してい
る。そして、図２に示すようなトライオード型プラズマ
処理装置を用意する。このプラズマ処理装置１６は、ア
ルゴンガス雰囲気のプラズマ処理室１７内に、対向して
配置された陽極板１８と陰極板（加工ステージ）１２、
この間に格子電極１９を備えて成り、陽極板１８にはプ
ラズマ電源２０が接続され、陰極板１２には基板バイア
ス電源２１が結合コンデンサを介して接続されている。
陰極板（加工ステージ）１２上には被処理基板（ウェ
ハ）１３が載置されている。
スト被膜等の残渣いわゆるスカム６ａが薄く残存してい
る。そして、図２に示すようなトライオード型プラズマ
処理装置を用意する。このプラズマ処理装置１６は、ア
ルゴンガス雰囲気のプラズマ処理室１７内に、対向して
配置された陽極板１８と陰極板（加工ステージ）１２、
この間に格子電極１９を備えて成り、陽極板１８にはプ
ラズマ電源２０が接続され、陰極板１２には基板バイア
ス電源２１が結合コンデンサを介して接続されている。
陰極板（加工ステージ）１２上には被処理基板（ウェ
ハ）１３が載置されている。
【００１８】このプラズマ処理装置１６はプラズマ電源
２０と基板バイアス電源２１を独立して備えている特徴
がある。また、加工ステージ１２は、図２（ｂ）に示す
様な構造であり、ステージ１２内部を循環する冷媒によ
って温度調整され、ステージ表面は静電吸着とＨｅ、Ａ
ｒ等のガス冷却によってウェハ１３との間の熱伝達が良
好に行なわれる様になっている。本プラズマ処理工程に
おいては、従来の平行平板型のＲＦプラズマを用いた場
合に比べて、基板バイアス電圧を大きく軽減した条件
（従来は、略５００Ｖ）で実行されている。
２０と基板バイアス電源２１を独立して備えている特徴
がある。また、加工ステージ１２は、図２（ｂ）に示す
様な構造であり、ステージ１２内部を循環する冷媒によ
って温度調整され、ステージ表面は静電吸着とＨｅ、Ａ
ｒ等のガス冷却によってウェハ１３との間の熱伝達が良
好に行なわれる様になっている。本プラズマ処理工程に
おいては、従来の平行平板型のＲＦプラズマを用いた場
合に比べて、基板バイアス電圧を大きく軽減した条件
（従来は、略５００Ｖ）で実行されている。
【００１９】これは、プラズマ生成と基板バイアスとを
各々独立した高周波電源で制御しているため、処理速度
を損なうことなく基板バイアス電圧の低減が実現されて
いるためである。
各々独立した高周波電源で制御しているため、処理速度
を損なうことなく基板バイアス電圧の低減が実現されて
いるためである。
【００２０】上述した状態の被処理基板（ウェハ）１３
をこのトライオード型プラズマ処理装置１６にセット
し、一例として以下の条件ではんだ成膜前処理を行なっ
た。 Ａｒ Ｇａｓ 流量 ： ２５ ｓｃｃｍ Ａｒ Ｇａｓ 圧力 ： ５ ｍＴｏｒｒ（０．６７Ｐａ） プラズマ源の電力 ： ７００ Ｗ（２ＭＨｚ） ＲＦ基板Ｂｉａｓ電圧 ： ３００ Ｖ（１３．５６ＭＨｚ） 処理時間 ： １００ 秒 このプラズマ処理後の被処理基板は、図１（ｃ）に示す
様に、レジスト開口部５底のスカム６ａが除去された。
なお、この条件で処理した時のウェハ表面の最高到達温
度は、概ね７０℃であることを予め実験で確認してい
る。
をこのトライオード型プラズマ処理装置１６にセット
し、一例として以下の条件ではんだ成膜前処理を行なっ
た。 Ａｒ Ｇａｓ 流量 ： ２５ ｓｃｃｍ Ａｒ Ｇａｓ 圧力 ： ５ ｍＴｏｒｒ（０．６７Ｐａ） プラズマ源の電力 ： ７００ Ｗ（２ＭＨｚ） ＲＦ基板Ｂｉａｓ電圧 ： ３００ Ｖ（１３．５６ＭＨｚ） 処理時間 ： １００ 秒 このプラズマ処理後の被処理基板は、図１（ｃ）に示す
様に、レジスト開口部５底のスカム６ａが除去された。
なお、この条件で処理した時のウェハ表面の最高到達温
度は、概ね７０℃であることを予め実験で確認してい
る。
【００２１】その後、この成膜前処理を行なった被処理
基板全面にはんだ蒸着膜を成膜し（図１（ｄ）参照）、
レジストリフトオフによるパターニングを行なった後
（図１（ｅ）参照）、熱処理によってはんだを溶融させ
ることで、最終的に図１（ｆ）に示す様なはんだボール
バンプ１５が形成された。本発明の採用により、フォト
レジストのリフトオフを用いてはんだ蒸着膜をパターニ
ングする際のはんだ成膜前処理において、基板バイアス
電圧の精密な制御が可能となり、レジストに過剰な熱変
質を与えて下地への焼き付きを誘起させることなく、厚
膜レジストパターンのスカム除去及びコンタクト表面の
クリーニングを効果的に実現できた。この結果、仕上が
り後のはんだボールバンプと下地メタルとの界面で良好
な電気コンタクトが得られる様になると共に、下地との
密着強度が増し、フリップチップ実装後の製品セットの
信頼性向上を図ることができた。
基板全面にはんだ蒸着膜を成膜し（図１（ｄ）参照）、
レジストリフトオフによるパターニングを行なった後
（図１（ｅ）参照）、熱処理によってはんだを溶融させ
ることで、最終的に図１（ｆ）に示す様なはんだボール
バンプ１５が形成された。本発明の採用により、フォト
レジストのリフトオフを用いてはんだ蒸着膜をパターニ
ングする際のはんだ成膜前処理において、基板バイアス
電圧の精密な制御が可能となり、レジストに過剰な熱変
質を与えて下地への焼き付きを誘起させることなく、厚
膜レジストパターンのスカム除去及びコンタクト表面の
クリーニングを効果的に実現できた。この結果、仕上が
り後のはんだボールバンプと下地メタルとの界面で良好
な電気コンタクトが得られる様になると共に、下地との
密着強度が増し、フリップチップ実装後の製品セットの
信頼性向上を図ることができた。
【００２２】実施の形態例２ 本発明の実施の形態例においては、はんだボールバンプ
形成プロセスにおける、フォトレジストのリフトオフを
用いてはんだ蒸着膜をパタ ニングする際のはんだ成膜
工程において、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏ
ｕｐｌｅｄ Ｐｌａｓｍａ）をプラズマ発生源にもつプ
ラズマ処理装置２２を成膜前処理に用いて本願の発明を
適用したものであり、これを図１、図３（ａ）を参照し
て説明する。本実施の形態例で用いた被処理基板は、実
施の形態例１で用いた図１（ｂ）に示すものと同一であ
り、重複する説明は省略する。
形成プロセスにおける、フォトレジストのリフトオフを
用いてはんだ蒸着膜をパタ ニングする際のはんだ成膜
工程において、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏ
ｕｐｌｅｄ Ｐｌａｓｍａ）をプラズマ発生源にもつプ
ラズマ処理装置２２を成膜前処理に用いて本願の発明を
適用したものであり、これを図１、図３（ａ）を参照し
て説明する。本実施の形態例で用いた被処理基板は、実
施の形態例１で用いた図１（ｂ）に示すものと同一であ
り、重複する説明は省略する。
【００２３】ここで、本実施の形態例で使用するＩＣＰ
処理装置の概略構成例を図３（ａ）を参照して説明す
る。本装置は、石英等の誘電体材料で構成されるプラズ
マ処理室１７側壁に多重に巻き回した誘電結合コイル２
３によりＩＣＰ電源（プラズマ電源）２０のパワーをプ
ラズマ処理室１７に供給し、ここに高密度プラズマを生
成する。被処理基板１３は、基板バイアス電源２１が供
給される加工ステージ１２上に載置し、所望のプラズマ
処理を施す。なお、同図では、処理ガス導入孔、真空排
気系、ゲートバルブ、被処理基板の搬送系等の細部の図
示は省略している。本装置の特徴は、大型マルチターン
誘導結合コイルにより、大電力でのプラズマ励起が可能
であり、１０12／ｃｍ3 台の高密度プラズマでの処理を
施すことができることである。
処理装置の概略構成例を図３（ａ）を参照して説明す
る。本装置は、石英等の誘電体材料で構成されるプラズ
マ処理室１７側壁に多重に巻き回した誘電結合コイル２
３によりＩＣＰ電源（プラズマ電源）２０のパワーをプ
ラズマ処理室１７に供給し、ここに高密度プラズマを生
成する。被処理基板１３は、基板バイアス電源２１が供
給される加工ステージ１２上に載置し、所望のプラズマ
処理を施す。なお、同図では、処理ガス導入孔、真空排
気系、ゲートバルブ、被処理基板の搬送系等の細部の図
示は省略している。本装置の特徴は、大型マルチターン
誘導結合コイルにより、大電力でのプラズマ励起が可能
であり、１０12／ｃｍ3 台の高密度プラズマでの処理を
施すことができることである。
【００２４】また、加工ステージ１２は、実施の形態１
と同様、図２（ｂ）に示す様にステージ内部を循環する
冷媒によって温調され、ステージ表面は静電吸着とＨｅ
ガス冷却によってウェハとの間の熱伝達が良好に行なわ
れる様になっている。図１（ｂ）に示す被処理基板１３
を加工ステージ１２上にセットし、一例として下記の条
件により、はんだ成膜前処理を行なった。 Ａｒ Ｇａｓ 流量 ： ２５ ｓｃｃｍ Ａｒ Ｇａｓ 圧力 ： １ ｍＴｏｒｒ（０．１３Ｐａ） ＩＣＰ電源 電力 ： １０００ Ｗ（２ＭＨｚ） 基板バイアス 電圧 ： ２００ Ｖ（１３．５６ＭＨｚ） 処理時間 ： ５０ 秒
と同様、図２（ｂ）に示す様にステージ内部を循環する
冷媒によって温調され、ステージ表面は静電吸着とＨｅ
ガス冷却によってウェハとの間の熱伝達が良好に行なわ
れる様になっている。図１（ｂ）に示す被処理基板１３
を加工ステージ１２上にセットし、一例として下記の条
件により、はんだ成膜前処理を行なった。 Ａｒ Ｇａｓ 流量 ： ２５ ｓｃｃｍ Ａｒ Ｇａｓ 圧力 ： １ ｍＴｏｒｒ（０．１３Ｐａ） ＩＣＰ電源 電力 ： １０００ Ｗ（２ＭＨｚ） 基板バイアス 電圧 ： ２００ Ｖ（１３．５６ＭＨｚ） 処理時間 ： ５０ 秒
【００２５】本実施の形態例では、前述の実施の形態例
よりも更に基板バイアス電圧を軽減した条件で行なわれ
ている。これは、高密度プラズマ源を用いていること
と、これによって低圧力に条件設定が可能となった為に
入射イオンの散乱が抑えられたことによる効果で、Ａｒ
+イオン照射による処理速度を損なうことなく、基板バ
イアス電圧の低減が実現されている結果である。
よりも更に基板バイアス電圧を軽減した条件で行なわれ
ている。これは、高密度プラズマ源を用いていること
と、これによって低圧力に条件設定が可能となった為に
入射イオンの散乱が抑えられたことによる効果で、Ａｒ
+イオン照射による処理速度を損なうことなく、基板バ
イアス電圧の低減が実現されている結果である。
【００２６】なお、この条件で処理した時のウェハ表面
の最高到達温度は、概ね６０℃であることを予め実験で
確認している。この結果、フォトレジストのリフトオフ
を用いてはんだ蒸着膜をパターニングする際のメタル成
膜前処理において、基板バイアス電圧の一層精密な制御
が可能となり、なおかつ大口径ウェハであっても均一で
迅速な処理が可能なプロセスを確立することができた。
の最高到達温度は、概ね６０℃であることを予め実験で
確認している。この結果、フォトレジストのリフトオフ
を用いてはんだ蒸着膜をパターニングする際のメタル成
膜前処理において、基板バイアス電圧の一層精密な制御
が可能となり、なおかつ大口径ウェハであっても均一で
迅速な処理が可能なプロセスを確立することができた。
【００２７】このため、レジストに過剰な熱変質を与え
て下地への焼き付きを誘起させることなく、厚膜レジス
トパターンのスカム除去及びコンタクト表面のクリーニ
ングを効果的に実現することで、実施の形態例１と同
様、最終的に下地メタルとの良好な電気コンタクトを有
するはんだボールバンプを形成することができた。
て下地への焼き付きを誘起させることなく、厚膜レジス
トパターンのスカム除去及びコンタクト表面のクリーニ
ングを効果的に実現することで、実施の形態例１と同
様、最終的に下地メタルとの良好な電気コンタクトを有
するはんだボールバンプを形成することができた。
【００２８】実施の形態例３ 本実施の形態例は、同じくはんだボールバンプ形成プロ
セスにおける、フォトレジストのリフトオフを用いては
んだ蒸着膜をパターニングする際のはんだ成膜工程にお
いて、ＴＣＰ（Ｔｒａｎｓｆｏｒｍｅｒ Ｃｏｕｐｌｅ
ｄ Ｐｌａｓｍａ）をプラズマ発生源にもつプラズマ処
理装置２４を成膜前処理に用いて本願の発明を適用した
ものであり、これを図１〜図２（ｂ）を参照して説明す
る。本実施の形態例で用いた被処理基板は、実施の形態
例２で用いた図１（ｂ）に示すものと同一であり、重複
する説明は省略する。
セスにおける、フォトレジストのリフトオフを用いては
んだ蒸着膜をパターニングする際のはんだ成膜工程にお
いて、ＴＣＰ（Ｔｒａｎｓｆｏｒｍｅｒ Ｃｏｕｐｌｅ
ｄ Ｐｌａｓｍａ）をプラズマ発生源にもつプラズマ処
理装置２４を成膜前処理に用いて本願の発明を適用した
ものであり、これを図１〜図２（ｂ）を参照して説明す
る。本実施の形態例で用いた被処理基板は、実施の形態
例２で用いた図１（ｂ）に示すものと同一であり、重複
する説明は省略する。
【００２９】ここで、本実施の形態例で使用するＴＣＰ
処理装置の概略構成例を図３（ｂ）を参照して説明す
る。本装置は、図３（ａ）で示したＩＣＰ処理装置と基
本的な構成は同じであり、同一構成部分には同じ参照符
号を付与しその説明を省略する。本装置の特徴は、プラ
ズマ処理室２０の天板を石英等の誘電体材料で構成し、
この上面に渦巻状のＴＣＰコイル２５を配置してＴＣＰ
電源（プラズマ電源）２０のパワーをプラズマ処理室１
７内に導入する点である。本装置によれば、大型のＴＣ
Ｐコイル２５とプラズマ処理室１７内の処理ガスとの誘
導結合により、１０12／ｃｍ3 台の高密度プラズマを生
成できる。
処理装置の概略構成例を図３（ｂ）を参照して説明す
る。本装置は、図３（ａ）で示したＩＣＰ処理装置と基
本的な構成は同じであり、同一構成部分には同じ参照符
号を付与しその説明を省略する。本装置の特徴は、プラ
ズマ処理室２０の天板を石英等の誘電体材料で構成し、
この上面に渦巻状のＴＣＰコイル２５を配置してＴＣＰ
電源（プラズマ電源）２０のパワーをプラズマ処理室１
７内に導入する点である。本装置によれば、大型のＴＣ
Ｐコイル２５とプラズマ処理室１７内の処理ガスとの誘
導結合により、１０12／ｃｍ3 台の高密度プラズマを生
成できる。
【００３０】また、加工ステージ１１は、前述の実施の
形態例と同様、図２（ｂ）に示す様にステージ内部を循
環する冷媒によって温調され、ステージ表面は静電吸着
とＨｅガス冷却によってウェハとの間の熱伝達が良好に
行なわれる様になっている。図１（ｂ）に示す被処理基
板１２を加工ステージ１１上にセットし、一例として下
記の条件により、はんだ成膜前処理を行なった。 Ａｒ Ｇａｓ 流量 ： ２５ ｓｃｃｍ Ａｒ Ｇａｓ 圧力 ： １ ｍＴｏｒｒ（０．１３Ｐａ） ＴＣＰ 電源電力 ： １０００ Ｗ（２ＭＨｚ） 基板バイアス電圧 ： ２００ Ｖ（１３．５６ＭＨｚ） 処理時間 ： ５０ 秒
形態例と同様、図２（ｂ）に示す様にステージ内部を循
環する冷媒によって温調され、ステージ表面は静電吸着
とＨｅガス冷却によってウェハとの間の熱伝達が良好に
行なわれる様になっている。図１（ｂ）に示す被処理基
板１２を加工ステージ１１上にセットし、一例として下
記の条件により、はんだ成膜前処理を行なった。 Ａｒ Ｇａｓ 流量 ： ２５ ｓｃｃｍ Ａｒ Ｇａｓ 圧力 ： １ ｍＴｏｒｒ（０．１３Ｐａ） ＴＣＰ 電源電力 ： １０００ Ｗ（２ＭＨｚ） 基板バイアス電圧 ： ２００ Ｖ（１３．５６ＭＨｚ） 処理時間 ： ５０ 秒
【００３１】この結果、前述の実施の形態例と同様、フ
ォトレジストのリフトオフを用いてはんだ蒸着膜をパタ
ニングする際のメタル成膜前処理において、基板バイ
アス電圧の精密な制御が可能となり、なおかつ大口径ウ
ェハであっても均一で迅速な処理が可能なプロセスを確
立することができた。このため、レジストに過剰な熱変
質を与えて下地への焼き付きを誘起させることなく、厚
膜レジストパターンのスカム除去及びコンタクト表面の
クリーニングを効果的に実現することで、最終的に下地
メタルとの良好な電気コンタクトを有するはんだボール
バンプを形成することができた。
ォトレジストのリフトオフを用いてはんだ蒸着膜をパタ
ニングする際のメタル成膜前処理において、基板バイ
アス電圧の精密な制御が可能となり、なおかつ大口径ウ
ェハであっても均一で迅速な処理が可能なプロセスを確
立することができた。このため、レジストに過剰な熱変
質を与えて下地への焼き付きを誘起させることなく、厚
膜レジストパターンのスカム除去及びコンタクト表面の
クリーニングを効果的に実現することで、最終的に下地
メタルとの良好な電気コンタクトを有するはんだボール
バンプを形成することができた。
【００３２】以上、本発明を３種類の実施の形態例に基
づいて説明したが、本発明はこれらの実施の形態例に何
ら限定されるものではなく、サンプル構造、プロセス装
置、プロセス条件等、発明の主旨を逸脱しない範囲で適
宜選択可能であることは言うまでもない。例えば、高密
度プラズマ源として、本実施の形態例ではＩＣＰ及びＴ
ＣＰを用いた例を示したが、それ以外にもＥＣＲやヘリ
コン波プラズマ等を同様に用いることができる。ところ
で、本発明のはんだ成膜前処理を、成膜とは独立した別
の装置で処理するのであれば、真空蒸着による成膜直前
に行なう程その効果は大きい。さらには、成膜前処理室
が成膜チェンバーと高真空下で連結されたタイプの装置
を用いれば、一層効果的である。
づいて説明したが、本発明はこれらの実施の形態例に何
ら限定されるものではなく、サンプル構造、プロセス装
置、プロセス条件等、発明の主旨を逸脱しない範囲で適
宜選択可能であることは言うまでもない。例えば、高密
度プラズマ源として、本実施の形態例ではＩＣＰ及びＴ
ＣＰを用いた例を示したが、それ以外にもＥＣＲやヘリ
コン波プラズマ等を同様に用いることができる。ところ
で、本発明のはんだ成膜前処理を、成膜とは独立した別
の装置で処理するのであれば、真空蒸着による成膜直前
に行なう程その効果は大きい。さらには、成膜前処理室
が成膜チェンバーと高真空下で連結されたタイプの装置
を用いれば、一層効果的である。
【００３３】
【発明の効果】本発明の採用により、レジストに過剰な
熱変質を与えて下地への焼き付きを誘起させることな
く、厚膜レジストパターンのスカム除去及びコンタクト
表面のクリーニングを効果的に安定して実現でき、その
結果、仕上がり後のはんだボールバンプと下地メタルと
の界面で良好な電気コンタクトが得られる様になると共
に、下地との密着強度が増し、フリップチップ実装後の
製品セットの信頼性向上が図れ、大口径ウェハであって
も均一で迅速な処理が可能なはんだボールバンプの形成
方法を確立することができる。
熱変質を与えて下地への焼き付きを誘起させることな
く、厚膜レジストパターンのスカム除去及びコンタクト
表面のクリーニングを効果的に安定して実現でき、その
結果、仕上がり後のはんだボールバンプと下地メタルと
の界面で良好な電気コンタクトが得られる様になると共
に、下地との密着強度が増し、フリップチップ実装後の
製品セットの信頼性向上が図れ、大口径ウェハであって
も均一で迅速な処理が可能なはんだボールバンプの形成
方法を確立することができる。
【図１】本発明を適用した、はんだボールバンプの製造
工程に沿ったウェハの概略断面図であり、（ａ）Ａｌ電
極パッド上にＢＬＭ膜がパターニングされた状態、
（ｂ）はんだ層をパターニングするための厚膜レジスト
パターンが形成された状態、（ｃ）前処理を施し、ＢＬ
Ｍ膜上のスカムが除去された状態、（ｄ）ウェハ全面に
はんだ層が成膜された状態、（ｅ）レジストのリフトオ
フによって、不要なはんだ層が除去された状態、（ｆ）
は熱処理によってはんだが溶融し、ボールバンプが形成
された状態を示す。
工程に沿ったウェハの概略断面図であり、（ａ）Ａｌ電
極パッド上にＢＬＭ膜がパターニングされた状態、
（ｂ）はんだ層をパターニングするための厚膜レジスト
パターンが形成された状態、（ｃ）前処理を施し、ＢＬ
Ｍ膜上のスカムが除去された状態、（ｄ）ウェハ全面に
はんだ層が成膜された状態、（ｅ）レジストのリフトオ
フによって、不要なはんだ層が除去された状態、（ｆ）
は熱処理によってはんだが溶融し、ボールバンプが形成
された状態を示す。
【図２】 トライオード型プラズマ処理装置を示し、
（ａ）概略断面図、（ｂ）温度制御機構を具備した基板
ステージの概略断面図である。
（ａ）概略断面図、（ｂ）温度制御機構を具備した基板
ステージの概略断面図である。
【図３】 プラズマ処理装置を示し、（ａ）ＩＣＰを搭
載したプラズマ処理装置の概略断面図、（ｂ）ＴＣＰを
搭載したプラズマ処理装置の概略断面図である。
載したプラズマ処理装置の概略断面図、（ｂ）ＴＣＰを
搭載したプラズマ処理装置の概略断面図である。
【図４】従来のはんだボールバンプの製造工程に沿った
ウェハの概略断面図であり、（ａ）Ａｌ電極パッド上に
ＢＬＭ膜がパターニングされた状態、（ｂ）はんだ層を
パターニングするための厚膜レジストパターンが形成さ
れた状態、（ｃ）ウェハ全面にはんだ層が成膜された状
態、（ｄ）レジストのリフトオフによって、不要なはん
だ層が除去された状態、（ｅ）は熱処理によってはんだ
が溶融し、ボールバンプが形成された状態を示す。
ウェハの概略断面図であり、（ａ）Ａｌ電極パッド上に
ＢＬＭ膜がパターニングされた状態、（ｂ）はんだ層を
パターニングするための厚膜レジストパターンが形成さ
れた状態、（ｃ）ウェハ全面にはんだ層が成膜された状
態、（ｄ）レジストのリフトオフによって、不要なはん
だ層が除去された状態、（ｅ）は熱処理によってはんだ
が溶融し、ボールバンプが形成された状態を示す。
【図５】抵抗加熱式真空蒸着装置を示す概略断面図であ
る。
る。
１ 半導体基体 ２ Ａｌ電極パッド ３ 表面保護膜 ４ ＢＬＭ膜 ５ 開口部 ６ フォトレジスト膜 ６ａ スカム ７ 抵抗加熱式真空蒸着装置 ８ 真空容器 ９ ヒーター １０ 蒸着材料 １１ 坩堝 １２ 加工ステージ（陰極板） １３ 被処理基板（ウェハ） １４ はんだ層 １５ はんだボールバンプ １６ トライオード型プラズマ処理装置 １７ プラズマ処理室 １８ 陽極板 １９ 格子電極 ２０ プラズマ電源 ２１ 基板バイアス電源 ２２ ＩＣＰを搭載したプラズマ処理装置 ２３ 誘導結合コイル ２４ ＴＣＰを搭載したプラズマ処理装置 ２５ ＴＣＰコイル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/3065
Claims (3)
- 【請求項１】 フォトレジストのリフトオフを用いては
んだ層をパターニングする際のはんだ成膜工程を含むは
んだボールバンプの形成方法において、 少なくともプラズマ生成と基板バイアス電圧とを独立に
制御可能な２つの高周波電源を有するプラズマ処理装置
を用いてはんだ成膜前処理を行なうことを特徴とするは
んだボールバンプの形成方法。 - 【請求項２】 フォトレジストのリフトオフを用いては
んだ層をパターニングする際のはんだ成膜工程を含むは
んだボールバンプの形成方法において、 少なくともＩＣＰ、ＴＣＰ、ＥＣＲ、ヘリコン波プラズ
マ源等、１×１０11ｃｍ-3以上１×１０14ｃｍ-3未満の
プラズマ密度が得られる高密度プラズマ源を有するプラ
ズマ処理装置を用いてはんだ成膜前処理を行なうことを
特徴とする請求項１に記載のはんだボールバンプの形成
方法。 - 【請求項３】 フォトレジストのリフトオフを用いては
んだ層をパターニングする際のはんだ成膜工程を含むは
んだボールバンプの形成方法において、 少なくとも加工ステージに温度制御機構を具備するプラ
ズマ処理装置を用い、処理中のウェハ表面の最高到達温
度が５０℃〜１００℃と成るごとく処理条件を設定して
はんだ成膜前処理を行なうことを特徴とする請求項１に
記載のはんだボールバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25094395A JP3331834B2 (ja) | 1995-09-28 | 1995-09-28 | はんだボールバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25094395A JP3331834B2 (ja) | 1995-09-28 | 1995-09-28 | はんだボールバンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992652A JPH0992652A (ja) | 1997-04-04 |
| JP3331834B2 true JP3331834B2 (ja) | 2002-10-07 |
Family
ID=17215321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25094395A Expired - Fee Related JP3331834B2 (ja) | 1995-09-28 | 1995-09-28 | はんだボールバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331834B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3587019B2 (ja) * | 1997-04-08 | 2004-11-10 | ソニー株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-09-28 JP JP25094395A patent/JP3331834B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0992652A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933752A (en) | Method and apparatus for forming solder bumps for a semiconductor device | |
| JP3587019B2 (ja) | 半導体装置の製造方法 | |
| US6130141A (en) | Flip chip metallization | |
| US5888892A (en) | Metal layer pattern forming method | |
| JP3360461B2 (ja) | メタル成膜工程の前処理方法 | |
| JPS61170050A (ja) | 低抵抗接点の形成方法 | |
| US6426282B1 (en) | Method of forming solder bumps on a semiconductor wafer | |
| JP2000216249A (ja) | 電子装置の製造方法及びその装置 | |
| JP3331834B2 (ja) | はんだボールバンプの形成方法 | |
| JP4130706B2 (ja) | バンプ製造方法および半導体装置の製造方法 | |
| US5776790A (en) | C4 Pb/Sn evaporation process | |
| JP3409569B2 (ja) | はんだボールバンプの形成方法 | |
| US5918144A (en) | Method of manufacturing a semiconductor device | |
| JP3409574B2 (ja) | はんだボールバンプの形成方法 | |
| JP3381454B2 (ja) | 蒸着装置及びボールバンプの形成方法 | |
| JP3870469B2 (ja) | 成膜前処理方法 | |
| JPH11219966A (ja) | はんだバンプの製造方法 | |
| JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
| JP3641899B2 (ja) | プラズマ処理方法 | |
| JPH10224029A (ja) | バンプ製造方法 | |
| JP3721687B2 (ja) | 半導体装置の製造方法 | |
| JPS63216972A (ja) | アルミ薄膜のリフロ−方法 | |
| JPH10214841A (ja) | はんだバンプの形成方法及びその装置 | |
| JP2000340593A (ja) | 半導体装置の製造方法 | |
| JPH09283527A (ja) | はんだバンプの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |