JP3409569B2

JP3409569B2 - はんだボールバンプの形成方法

Info

Publication number: JP3409569B2
Application number: JP06436196A
Authority: JP
Inventors: 敏治柳田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-03-21
Filing date: 1996-03-21
Publication date: 2003-05-26
Anticipated expiration: 2016-03-21
Also published as: JPH09260388A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明ははんだボールバンプ
の形成方法に関し、さらに詳しくは半導体基体の表面に
金属より成るバンプを形成し、印刷配線基板の表面に形
成した電極と面接合するフリップチップＩＣの製造工程
の一部であるバンプの構成材料となるはんだ層の成膜工
程に前処理を施すはんだボールバンプの形成方法に関す
る。

【０００２】

【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替として、フリップチップによる高密
度実装技術の開発が盛んに行なわれている。フリップチ
ップ実装法の一つとして、ＩＣのＡｌ（アルミニュー
ム）電極パッド上にはんだボールバンプを形成して、Ｉ
Ｃベアチップを直接印刷配線基板上に実装する方法があ
る。

【０００３】このはんだバンプを所定の電極上に形成す
る方法としては、電解メッキを用いた方法もあるが、こ
の場合、下地の表面状態や電気抵抗のわずかなバラツキ
によって成膜されるはんだの厚みが影響を受け、ＩＣチ
ップ内で均一な高さを有するはんだバンプの形成を行な
うことが基本的に難しいという問題がある。そこで、は
んだの高さバラツキを抑制できる製法としては、真空蒸
着による成膜とフォトレジスト膜のリフトオフとを併用
する方法がある。この方法によるはんだボールバンプの
製造工程を図４に示し、はんだ蒸着に用いられている従
来の一般的な真空蒸着装置の例を図５に示し、以下に説
明する。

【０００４】フリップチップＩＣの接合部は、シリコン
等の半導体基体１上にＡｌ等の電極パッド２をスパッタ
やエッチングを用いて形成し、ポリイミド等によって表
面保護膜３を全面に被覆した後、電極パッド２上に開口
された部分を形成して、ＢＬＭ（ＢａｌｌＬｉｍｉｔ
ｔｉｎｇＭｅｔａｌ）膜４と称せられるＣｒ、Ｃｕ、
Ａｕ等から成る多層金属膜を形成する（図４（ａ）参
照）。さらに、このＢＬＭ膜４の上に、開口部５を有す
るレジスト膜６を形成する（図４（ｂ）参照）。

【０００５】このようにして製造した図４（ｂ）に示す
ウェハにはんだ等の金属膜を形成すべく、例えば図５に
示す真空蒸着装置が用いられる。図５に示す真空蒸着装
置は、抵抗加熱式真空蒸着装置７と称され、真空容器８
内にヒーター９で加熱溶融した蒸着材料１０を貯留した
坩堝１１、該坩堝１１と対向した位置にドーム状の加工
ステージ１２、該加工ステージの坩堝１１との対向面に
被加工物であるウェハ１３が配置されている。これによ
り、ウェハ１３全面にはんだ層１４が成膜され（図４
（ｃ）参照）、レジストリフトオフによるパターニング
を行なった後（図４（ｄ）参照）、熱処理によってはん
だを溶融させることで、最終的に図４（ｅ）に示す様
な、はんだボールバンプ１５が形成される。

【０００６】ここで、仕上がり後のはんだボールバンプ
の大きさを左右するはんだ層の厚さは、成膜パターンに
も依るが、印刷配線基板への実装時の強度や安定性等を
考慮して、通常３０μｍ程度の厚いものが要求される。
そのため、リフトオフに必要な下地のレジスト膜６の膜
厚としては、３０μｍ以上のかなり厚いものが必要とな
り、リソグラフィー工程において精度良く安定したパタ
ーン形成を行なうことが難しくなっている。

【０００７】すなわち、作業環境や処理条件のわずかな
変動で解像不良を起こし、図４（ｂ）に示すごとく、開
口部５に光学顕微鏡でも確認できない程度に薄くレジス
ト被膜が残存したり、現像液の洗浄残りが生ずる等し
て、仕上がり後のはんだボールバンプと下地のＢＬＭ膜
との界面での電気的コンタクトが良好に得られないとい
う問題が頻繁に発生している。また、極端な場合には、
ＢＬＭ膜とはんだ蒸着膜との密着力が低下して、後工程
や印刷配線基板への実装時にはんだバンプがＢＬＭ膜か
ら剥離してしまうという様な事態をも招いている。

【０００８】残存したレジスト膜や現像液の洗浄残りを
以下スカム６ａと称する。なお、ここでは表現の便宜
上、スカム６ａを極端に厚く表記している。そこで、こ
の対策の一つとして、はんだ蒸着膜の成膜前にＡｒ⁺イ
オンによるスパッタエッチ（通称：逆スパッタ）や０₂
（酸素）アッシングを施すことにより、厚膜レジストの
スカム除去を行うという方法も採られている。しかしな
がら、その場合にも新たな問題が発生している。

【０００９】すなわち、通常の逆スパッタは、平行平板
電極間にＲＦ電力を印加して行なわれるが、スカム除去
やクリーニングの効果を上げるために設定した通常の処
理条件では、しばしば下地のフォトレジストパターンが
過大な影響を受けてしまい、はんだ蒸着膜のパターン形
成でリフトオフ不良が発生するというものである。これ
は、スカム除去のためのＲＦプラズマ処理中に、入射エ
ネルギーの大きなイオンの基板衝突やウェハ温度上昇に
よって、熱変質を受けたフォトレジストのパターン形状
が変化したり、下地との界面でレジストの焼き付きが起
きる等の影響で、リフトオフの際にレジストの剥離が全
く進行しなかったり、残渣が多量に発生するといった不
良である。

【００１０】これに対して、０₂（酸素）アッシングの
場合には、スカム除去は効果的に行えるが、処理中に下
地のバリアメタル（ＢＬＭ）表面が酸化されてしまい、
仕上がり後のはんだバンプとのコンタクト抵抗が上昇し
てしまうという不良が発生しやすくなる。こうした事か
ら、リフトオフによるはんだ蒸着膜のパターン剥離性や
電気特性（バンプのコンタクト抵抗）を損なうことな
く、厚膜レジストのスカム除去が効果的に行えるような
高精度と高信頼性を有するはんだバンプ形成プロセスを
確立することが切望されている。

【００１１】

【発明が解決しようとする課題】そこで本発明の課題
は、フリップチップＩＣ等のボールバンプ形成の際のは
んだ膜の成膜前の前処理工程に於いてレジスト膜の残渣
を確実に除去すると共に、残渣除去工程で生じがちな酸
化膜も除去でき、クリーンなＢＬＭ膜表面上にはんだボ
ールバンプを形成するための方法を提供することであ
る。

【００１２】

【課題を解決するための手段】かかる課題を解決するた
めに本発明に係る請求項１のはんだボールバンプの形成
方法は、フォトレジストのリフトオフを用いてはんだ層
をパターニングする際のはんだ成膜工程を含むはんだボ
ールバンプの形成方法において、電極パッド上にＢＬＭ
が形成されたウェハを準備する工程と、はんだ層形成の
成膜前処理として酸素プラズマアッシング処理を行う工
程と、この工程に連続して不活性ガスによるスパッタエ
ッチング処理を行う工程を含めた。

【００１２】請求項２のはんだボールバンプの形成方法
は、フォトレジストのリフトオフを用いてはんだ層をパ
ターニングする際のはんだ成膜工程を含むはんだボール
バンプの形成方法において、電極パッド上にＢＬＭが形
成されたウェハを準備する工程と、はんだ層形成の成膜
前処理として酸素プラズマアッシング処理を行う工程
と、この工程に連続して還元性ガスによるスパッタエッ
チング処理を行う工程を含むことを特徴とした。

【００１３】請求項３のはんだボールバンプの形成方法
は、フォトレジストのリフトオフを用いてはんだ層をパ
ターニングする際のはんだ成膜工程を含むはんだボール
バンプの形成方法において、前記酸素プラズマアッシン
グ工程と前記スパッタエッチング処理工程を加工ステー
ジに温度制御機構を具備するプラズマ処理装置を用い、
処理中のウェハ表面の最高到達温度が５０℃〜１００℃
と成るごとく処理条件を設定して成膜前処理を行なうこ
とを特徴とする請求項１または請求項２に記載のはんだ
ボールバンプの形成方法とした。

【００１４】

【発明の実施の形態】本発明の好適な実施の形態につい
て、図１〜図３を参照しながら以下に説明する。

【００１５】実施の形態例１本実施の形態例は、はんだボールバンプ形成のプロセス
における、フォトレジストのリフトオフを用いてはんだ
蒸着膜をパターニングする際のはんだ成膜工程におい
て、平行平板型ＲＦプラズマ処理装置１６を成膜前処理
に用いて本願の発明を適用したものであり、図１〜図２
を参照して説明する。本実施の形態例１において、サン
プルとして使用したウェハは、図１（ｂ）に示すよう、
半導体基体１のＡｌ電極パッド２上のポリイミド膜等の
表面保護膜３に開口された部分にＢＬＭ膜４と称せられ
るＣｒ、Ｃｕ、Ａｕ等の金属積層膜からなるバリアメタ
ルが形成され、さらに、このＢＬＭ膜４に臨む形で所定
の寸法の開口部５を有する厚膜のレジスト膜６が形成さ
れたものを準備した。

【００１６】なお、このときの開口部５の底には、レジ
スト被膜等の残渣いわゆるスカム６ａが薄く残存してい
る。そして、図２に示すような平行平板型ＲＦプラズマ
処理装置を用意する。このプラズマ処理装置１６は、ア
ルゴンガス雰囲気のプラズマ処理室１７内に、対向して
配置された陽極板１８と加工ステージ（陰極板）１２を
備え、陽極板１８にはアースされ、陰極板１２には電源
２１が結合コンデンサを介して接続されている。そし
て、陰極板（加工ステージ）１２上には被処理基板（ウ
ェハ）１３が載置されている。

【００１７】加工ステージ１２は、図２（ｂ）に示す様
な構造であり、ステージ１２内部を循環する冷媒によっ
て温度調整され、ステージ表面は静電吸着とＨｅ等のガ
ス冷却によってウェハ１３との間の熱伝達が良好に行な
われる様になっている。

【００１８】上述した状態の被処理基板（ウェハ）１３
をこの平行平板型ＲＦプラズマ処理装置１６にセット
し、プラズマ処理室１７に酸素０₂を導入し、以下の条
件ではんだ蒸着膜の成膜前処理を行なった。

【００１９】酸素（Ｏ₂）ガス流量：２５ｓｃｃｍ酸素（Ｏ₂）ガス圧力：７．５ｍＴｏｒｒ（１Ｐａ）プラズマ源の電力：１５０Ｗ（１３．５６ＭＨｚ）処理時間：１００秒

【００２０】このプラズマアッシング処理後の被処理基
板は、図１（ｃ）に示す様に、レジスト開口部５底のス
カム６ａが除去された。しかし、レジスト開口部５のバ
リアメタル表面は僅かに酸化された状態となった。

【００２１】次に、この酸化膜を除去すべく、アルゴン
ガスＡｒをプラズマ処理室１７に導入し、以下の処理条
件で成膜前処理を行った。Ａｒガス流量：２５ｓｃｃｍＡｒガス圧力：５ｍＴｏｒｒ（０．６７Ｐａ）プラズマ源の電力：３００Ｗ（１３．５６ＭＨｚ）処理時間：１２０秒

【００２２】この結果、レジスト開口部５のバリアメタ
ル表面に存在した酸化膜がスパッタされ、クリーンなメ
タル表面状態が形成された。なお、前述の条件で処理し
たときのウェハ表面の最高到達温度は、概ね７０℃であ
ることが確認できた。

【００２３】その後、この成膜前処理を行なった被処理
基板全面にはんだ蒸着膜を成膜し（図１（ｄ）参照）、
レジストリフトオフによるパターニングを行なった後
（図１（ｅ）参照）、熱処理によってはんだを溶融させ
ることで、最終的に図１（ｆ）に示す様なはんだボール
バンプ１５が形成された。本発明の採用により、フォト
レジストのリフトオフを用いてはんだ蒸着膜をパターニ
ングする際のはんだ成膜前処理において、レジストに過
剰な熱変質を与えて下地への焼き付きを誘起させること
なく、厚膜レジストパターンのスカム除去及びコンタク
ト表面のクリーニングを効果的に実現できた。この結
果、仕上がり後のはんだボールバンプと下地メタル（Ｂ
ＬＭ膜）との界面で良好な電気コンタクトが得られる様
になると共に、下地との密着強度が増し、フリップチッ
プ実装後の製品セットの信頼性の向上を図ることができ
た。

【００２４】実施の形態例２本発明の実施の形態例２においては、はんだボールバン
プ形成プロセスにおける、フォトレジストのリフトオフ
を用いてはんだ蒸着膜をパターニングする際の、はんだ
成膜工程において、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ
ＣｏｕｐｌｅｄＰｌａｓｍａ）をプラズマ発生源にもつ
プラズマ処理装置２２を成膜前処理に用いて本願の発明
を適用したものであり、これを図１、図３を参照して説
明する。本実施の形態例２で用いた被処理基板１３は、
実施の形態例１で用いた図１（ｂ）に示すものと同一で
あり、重複する説明は省略する。

【００２５】ここで、本実施の形態例２で使用するＩＣ
Ｐ処理装置の概略構成を図３を参照して説明する。本装
置は、石英等の誘電体材料で構成されるプラズマ処理室
１７側壁に多重に巻き回した誘電結合コイル２３により
ＩＣＰ電源（プラズマ電源）２０のパワーをプラズマ処
理室１７に供給し、ここに高密度プラズマを生成する。
被処理基板１３は、基板バイアス電源２１が供給される
加工ステージ１２上に載置し、所望のプラズマ処理を施
す。なお、同図では、処理ガス導入孔、真空排気系、ゲ
ートバルブ、被処理基板の搬送系等の細部の図示は省略
している。本装置の特徴は、大型マルチターン誘導結合
コイルにより、大電力でのプラズマ励起が可能であり、
１０¹²／ｃｍ³台の高密度プラズマでの処理を施すこと
ができることである。

【００２６】また、加工ステージ１２は、実施の形態１
と同様、図２（ｂ）に示す様にステージ内部を循環する
冷媒によって温調され、ステージ表面は静電吸着とＨｅ
ガス冷却によってウェハとの間の熱伝達が良好に行なわ
れる様になっている。図１（ｂ）に示す被処理基板１３
を加工ステージ１２上にセットし、プラズマ処理室１７
に酸素Ｏ₂を導入し、下記の条件により、はんだプラズ
マ前処理を行なった。酸素（Ｏ₂）ガス流量：２５ｓｃｃｍ酸素（Ｏ₂）ガス圧力：１ｍＴｏｒｒ（０．１３Ｐａ）ＩＣＰ電源電力：１０００Ｗ（４５０ｋＨｚ）基板バイアス電圧：２００Ｖ（１３．５６ＭＨｚ）処理時間：２０秒

【００２７】このプラズマアッシング処理の結果、図１
（ｃ）に示すように、レジスト開口部５底のスカム６ａ
が除去された。しかし、レジスト開口部５底のバリアメ
タル表面は、僅かに酸化された状態となった。次に、さ
らにこの酸化膜を除去すべく、同装置のプラズマ処理室
１７にガスをフッ化水素ＨＦとアルゴンガスＡｒを等分
に混合して供給する如くなし、以下の条件で成膜前処理
を行った。

【００２８】フッ化水素（ＨＦ）ガス流量：２５ｓｃｃｍアルゴン（Ａｒ）ガス流量：２５ｓｃｃｍ混合ガス圧力：１ｍＴｏｒｒ（０．１３Ｐａ）ＩＣＰ電源電力：１０００Ｗ（４５０ｋＨｚ）基板バイアス電圧：３００Ｖ（１３．５６ＭＨｚ）処理時間：２０秒

【００２９】そして、本実施の形態例２では、従来の平
行平板型のＲＦプラズマを用いた場合に比べて、基板バ
イアス電圧を大きく軽減した条件（従来は、おおよそ５
００Ｖ）で行なわれている。これは、プラズマ生成と基
板バイアスとを独立したＲＦ電源で制御しているためで
あり、処理速度を損なうことなく基板バイアス電圧の低
減が実現されている。

【００３０】この結果、レジスト開口部５のバリアメタ
ル表面に存在した酸化膜はフッ化水素ＨＦと反応して還
元されつつスパッタ除去され、よりクリーンなメタル表
面状態が形成された。尚、前述の条件で処理したときの
ウェハ表面の最高到達温度は、概ね７０℃であることが
確認できた。

【００３１】その後、この成膜処理を行ったウェハ全面
に蒸着によるはんだ層１４を成膜し（図１（ｄ））レジ
ストリフトオフによるパターニングを行った後（図１
（ｅ））、熱処理によってはんだを溶融させることで、
最終的に図１（ｆ）に示すようなはんだボールバンプ１
５が形成された。

【００３２】本実施の形態例２では、基板バイアス電圧
の制御が可能な装置を用いているため、フォトレジスト
のリフトオフを用いてはんだ蒸着膜をパターニングする
際のはんだ成膜前処理において、レジストに過剰な熱変
質を与えて下地への焼き付きを惹起させることなく、厚
膜レジストパターンのスカム除去及びバリアメタル表面
のクリーニングをより一層効果的に実現た。

【００３３】そして、なおかつ大口径ウェハであっても
均一で迅速な処理が可能なプロセスを確立することがで
きた。この結果、実施の形態例１と同様に、仕上がり後
のはんだボールバンプと下地バリアメタルとの界面で良
好な電気コンタクトが得られるようになると共に、下地
との密着強度が増し、フリップチップ実装後の製品セッ
トの信頼性向上を図ることができた。

【００３４】以上、本発明を２種類の実施の形態例に基
づいて説明したが、本発明はこれらの実施の形態例に何
ら限定されるものではなく、サンプル構造、プロセス装
置、プロセス条件等、発明の主旨を逸脱しない範囲で適
宜選択可能であることは言うまでもない。例えば、プラ
ズマ処理装置として、本実施の形態例では平行平板型Ｒ
Ｆプラズマ装置及びバイアス印加型ＩＣＰ装置を用いた
例を示したが、それ以外にもＥＣＲ、ＴＣＰ、ヘリコン
波プラズマ等を同様に用いることができる。

【００３５】また、還元性のガスとして、本実施の形態
例２ではアルゴンＡｒとフッ化水素ＨＦを用いた例を示
したが、それ以外にも水素Ｈ₂、塩化水素ＨＣｌ等を同
様に用いることができる。この内ＨＦやＨＣｌ等の液体
ソースの場合は、ヘリュームＨｅ等のキャリアガスによ
るバブリング、加熱気化、超音波気化等の手法によって
処理室内に導入すると良い。

【００３６】ところで、本発明のはんだ成膜前処理を、
成膜とは独立した別の装置で処理するのであれば、真空
蒸着による成膜直前に行なう程その効果は大きい。さら
には、成膜前処理室が成膜チェンバーと高真空下で連結
されたタイプのマルチチェンバー装置を用いれば、一層
効果的である。

【００３７】

【発明の効果】本発明の採用により、レジストに過剰な
熱変質を与えて下地への焼き付きを誘起させることな
く、厚膜レジストパターンのスカム除去及びコンタクト
表面のクリーニングを効果的に安定して実現でき、その
結果、仕上がり後のはんだボールバンプと下地メタルと
の界面で良好な電気コンタクトが得られる様になると共
に、下地との密着強度が増し、フリップチップ実装後の
製品セットの信頼性向上が図れる。

【図面の簡単な説明】

【図１】本発明を適用した、はんだボールバンプの製造
工程に沿ったウェハの概略断面であり、（ａ）Ａｌ電極
パッド上にＢＬＭ膜がパターニングされた状態、（ｂ）
はんだ層をパターニングするための厚膜レジストパター
ンが形成された状態、（ｃ）前処理を施し、ＢＬＭ膜上
のスカムが除去された状態、（ｄ）ウェハ全面にはんだ
層が成膜された状態、（ｅ）レジストのリフトオフによ
って、不要なはんだ層が除去された状態、（ｆ）熱処理
によってはんだが溶融しボールバンプが形成された状態
を示す。

【図２】平行平板型ＲＦプラズマ処理装置を示し、
（ａ）概略断面図、（ｂ）温度制御機構を具備した基板
ステージの概略断面図である。

【図３】ＩＣＰを搭載したプラズマ処理装置の概略断面
図。

【図４】従来のはんだボールバンプの製造工程に沿った
ウェハの概略断面図であり、（ａ）Ａｌ電極パッド上に
ＢＬＭ膜がパターニングされた状態、（ｂ）はんだ層を
パターニングするための厚膜レジストパターンが形成さ
れた状態、（ｃ）ウェハ全面にはんだ層が成膜された状
態、（ｄ）レジストのリフトオフによって、不要なはん
だ層が除去された状態、（ｅ）熱処理によってはんだが
溶融し、ボールバンプが形成された状態を示す。

【図５】抵抗加熱式真空蒸着装置を示す概略断面図であ
る。

【符号の説明】

１…半導体基体、２…Ａｌ電極パッド、３…表面保護
膜、４…ＢＬＭ膜、５…開口部、６…フォトレジスト
膜、６ａ…残渣（スカム）、７…抵抗加熱式真空蒸着装
置、８…真空容器、９…ヒーター、１０…蒸着材料、１
１…坩堝、１２…加工ステージ（陰極板）、１３…被処
理基板（ウェハ）、１４…はんだ層、１５…はんだボー
ルバンプ、１６…平行平板型プラズマ処理装置、１７…
プラズマ処理室、１８…陽極板、２１…電源、２２…Ｉ
ＣＰを搭載したプラズマ処理装置、２３…誘導結合コイ
ル

Claims

(57)【特許請求の範囲】

【請求項１】フォトレジストのリフトオフを用いては
んだ層をパターニングする際のはんだ成膜工程を含むは
んだボールバンプの形成方法において、電極パッド上にＢＬＭが形成されたウェハを準備する工
程と、はんだ層形成の成膜前処理として酸素プラズマアッシン
グ処理を行う工程と、この工程に連続して不活性ガスによるスパッタエッチン
グ処理を行う工程を含むことを特徴とするはんだボール
バンプの形成方法。
【請求項２】フォトレジストのリフトオフを用いては
んだ層をパターニングする際のはんだ成膜工程を含むは
んだボールバンプの形成方法において、電極パッド上にＢＬＭが形成されたウェハを準備する工
程と、はんだ層形成の成膜前処理として酸素プラズマアッシン
グ処理を行う工程と、この工程に連続して還元性ガスに
よるスパッタエッチング処理を行う工程を含むことを特
徴とするはんだボールバンプの形成方法。
【請求項３】前記酸素プラズマアッシング工程と前記
スパッタエッチング処理工程とは、加工ステージに温度
制御機構を具備するプラズマ処理装置を用い、処理中の
ウェハ表面の最高到達温度が５０℃〜１００℃と成るご
とく処理条件を設定して行われることを特徴とする請求
項１または請求項２記載のはんだボールバンプの形成方
法。