JPS61170050A - 低抵抗接点の形成方法 - Google Patents

低抵抗接点の形成方法

Info

Publication number
JPS61170050A
JPS61170050A JP60253010A JP25301085A JPS61170050A JP S61170050 A JPS61170050 A JP S61170050A JP 60253010 A JP60253010 A JP 60253010A JP 25301085 A JP25301085 A JP 25301085A JP S61170050 A JPS61170050 A JP S61170050A
Authority
JP
Japan
Prior art keywords
aluminum
cleaning
chamber
cathode sputtering
auxiliary electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60253010A
Other languages
English (en)
Inventor
ハンス・ユルゲン・バウエル
マレアン・バベツト・フローリツヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61170050A publication Critical patent/JPS61170050A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/021Cleaning or etching treatments
    • C23C14/022Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • H01J37/18Vacuum locks ; Means for obtaining or maintaining the desired pressure within the vessel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/909Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
A、産業上の利用分野 B、従来技術 C0発明が解決しようとする問題点 り0問題点を解決するための手段 E、実施例 F0発明の効果 A、産業上の利用分野 この発明は、半導体集積回路の2つの金属層間に低抵抗
接点を形成するための方法に関するものである。
B、従来技術 アルミニウム金属層を半導体技術に使用する場合、1つ
のレベルの金属層から他のレベルの金属層に良好な接点
を形成することにはきわめて問題がある。というのは、
アルミニウムが空気にさらされると、アルミニウムの酸
素に対する高い化合性によって、アルミニウムの表面に
、固着性の強い薄い酸化膜が形成されるからである0回
路の集積密度が低く開孔の数が比較的少なく、またその
開孔の面積が比較的広いような回路においては。
金属線と次の金属線との接続をはかる前に、半導体基板
を希釈したフッ化水素酸液でエツチングするという簡単
な方法でその問題を解決することができる。その結果、
接点孔には、薄い非連続的なアルミニウム酸化膜が形成
される。こうして処理された基板に金属ラインを付着し
約400℃で熱処理を行うことにより、接点開口内でも
との金属間の界面にアルミニウムの自己拡散と再結晶化
が生じる。このようにして、有用な低抵抗接点が得られ
る。
IBMテクニカル・ディスクロージャ・プルティン(T
echnical Disclosure Bulle
tin:TDB)Vol。
19、Nn、1,1976には、ウェーハを硫酸スズの
フッ化水素酸溶液中に浸すことにより、前もって予め清
浄化された金属表面上にスズの被覆を形成することが示
されている。このウェーハは次に約200〜250℃ま
で加熱され、そこで金属が付着される。金属の付着に続
いて、ウェーハは約30分間、約350℃の温度で不活
性ガス中で加熱される。
その結果、スズ原子が近傍の金属層に外方拡散して低抵
抗の接点が得られる。
また、第1と第2の金属層間にチタンからなる中間層を
使用することも提案されている。このチタン膜は開孔領
域の酸化アルミニウムを低減し。
2つの導体層間の接触抵抗を低くする働きがある。
しかし、この方法の欠点は、制御が困難であることと、
それによって達成される接点抵抗の低下が小さい(直径
5μm以下)開孔に対しては不十分であることである。
開孔の直径がきわめて小さく、また、その個数がきわめ
て多いような高集積密度集積回路においては、上記のよ
うな従来の方法は最早適用できない、それゆえ、開孔を
清浄化するための有効な処理を見出すことが必要となっ
てきた。そこで、カソード・スパッタリングを用いた清
浄化処理が開発された(IBM−TDB  Vol、2
0.&2,197?、pp。
574〜576) 、これにおいては、第2の金属層を
蒸着する前に、カソード・スパッタリング、すなわち低
圧アルゴン・ガスの雰囲気中でウェーハの保持体に高周
波電圧を加えることにより第1の金属層レベルの表面が
清浄化される。カソード・スパッタリングの条件は、約
Ion諷のアルミニウムが除去される程度である。この
処理により、その接触抵抗は実質的にゼロにまで低減さ
れる。この方法の有効性は、ウェーハを真空システム中
でカソード・スパッタリングにより清浄化し、そのあと
次の金属レベルを蒸着する前に数分間空気にさらしたウ
ェーハを、真空を中断することなくカソード・スパッタ
リングにより清浄化したウェーハと比較したとき特に明
らかである。真空を中断した場合には、アルミニウムが
素早く酸化され、約1゜5〜2.On閣の厚さの酸化物
障壁を形成することを実証することができる。それゆえ
、真空を中断することなくウェーハの保持体に高周波電
圧を加えるカソード・スパッタリングによる清浄化処理
は高い歩どまりをもたらすという点で特に有利である。
しかし、この方法は、感温性のフォトレジスト物質を用
いる処理には適用することができない。
というのは、イオンの衝突によってひき起こされた高温
により清浄化の間にフォトレジストの一部が重合し、基
板から除去し得なくなるからである。
C0発明が解決しようとする問題点 この発明の目的は、カソード・スパッタリングにより、
感温性のレジスト物質で被覆された半導体基板を清浄化
するための方法を提供することにある。
D0問題点を解決するための手段 本発明の上記目的は、次のことにより特徴づけられる方
法によって達成される: (a)清浄化すべき基板を、真空チェンバの基板保持体
中に配置する。
(b)チェンバは排気され、希ガスが導入される。
(c)補助電極でガス・プラズマが発生される。
(d)その後、基板保持体に高周波電圧を加えることに
よって開孔領域でカソード・スパッタリングにより半導
体基板が清浄化される。
E、実施例 半導体デバイス内の接点孔は、絶縁層に設けられた小さ
い開孔であり、金属で充填されている。
接点孔の機能は、絶縁層の上下の導電層を電気的に接続
することにある。
第1図には、不規則な表面形状をもつ典型的な半導体基
板1が示されている。半導体基板1の表面には絶縁層2
が配置されている。絶縁層2の表面には金属層3が付着
され、金属層3の表面は絶縁層3で覆われている。フォ
トレジスト5は、周知の方法でフォトレジスト・パター
ンを現像するために使用される。第1図に示すように、
絶縁層4には接点孔7が形成されている。そして、第2
の金属層(図示しない)を付着するために、フォトレジ
スト5には溝6が設けられている。第2の金属層を付着
する前に、溝6の領域内の絶縁層4の表面と、接点孔7
の領域内の金属層3の表面とが清浄化されなくてはなら
ない。
本発明の基本的な技術思想を具現化し、第2の金属層の
付着手段をも有する清浄装置が第3図に図式的に示され
ている。この装置は、特に溝及び接点孔をもつ半導体の
表面を清浄化するためのカソード・スパッタリング・シ
ステムを備えている。
この装置においては、真空を維持しつつ、金属。
例えばアルミニウム、またはアルミニウム鋼を蒸着する
ことができる0作業チェンバ12と、蒸着源13をもつ
蒸着チェンバ11とは1個別の装置として設けられてお
り、その両チェンバの間には、作業チェンバ12の蒸着
チェンバ11からの分離を可能とする分離バルブ14が
配置されている。
蒸着に必要とされる真空Iは、拡散ポンプ15によりつ
くり出され、チェンバ11.12内で維維される。一方
、管1゛6を介して別の拡散ポンプ(図示しない)が作
業チェンバ12に接続され、これにより作業チェンバ1
2中で、カソード・スパッタリングによる清浄工程の間
に必要とされる真空が生成される。このチェンバ12に
ガス、例えばアルゴンを送り込むために、入口17が設
けられている。また、シリコン・ウェーハ19を保持す
るために、電気的に絶縁された基板保持体18がチェン
バ12内に回転可能に配置されている。
そして、回転可能に支持された高周波導管21を介して
、モータが基板保持体18の回転に影響を及ぼす。高周
波導管21はまた。整合回路網22を介して、電圧発生
器(図示しない)によって発生された高周波電圧を基板
保持体18に加えるためにも使用される。
本発明によって開示される方法を実行するためにチェン
バ12には、第3図に示すように、チェンバ12の壁面
から、少くとも33離隔して同心的に形成され、その壁
面とは電気的に絶縁された補助アルミニウム電極20が
さらに設けられている。基板保持体18と同様に、補助
電極20には別の交流または直流電源(図示しない)が
接続されている。
第4図は、補助電極20の他の実施例を示す図であり、
この場合、補助電極20は、基板保持体18に一致する
球面状である。第3図の環状の補助電極と同様に、この
球面状のセグメントもアルミニウムからなり、チェンバ
の壁面とは電気的に絶縁されている。この球面状のセグ
メント、すなわち補助電極20から電圧源への電気的接
続は、第3図における補助電極20への接続に対応する
上記発明が解決しようとする問題点のところで述べたよ
うに、フォトレジスト・マスクを被着した半導体基板は
カソード・スパッタリングにより清浄化できる。このマ
スクとは、例えば、ノボラック及びジアゾキノンをベー
スとする感温性のレジストであり、あるいは例えばポリ
メチル・メタクリレートまたはメチルメタクリレート・
メタクリル酸アンヒドライド共重合体からなる電子ビー
ム・レジスト・マスクである0本発明により開示される
方法は、フォトレジストを被着した半導体基板を、緩衝
的に清浄化するためにきわめて適している。
特定の実施例においては、負の傾斜角をもつ(第1図の
フォトレジスト・マスク5を参照)フォトレジスト・マ
スクを被着した半導体基板が使用される。負の傾斜角を
もつフォトレジスト・マスクは、いわゆるリフト・オフ
処理に従う金属パターンを形成するために特に有利であ
る。すなわち、リフト・オフ処理においては、負の傾斜
角をもつフォトレジスト・マスクが基板上に設けられ。
次に金属がブランケット蒸着される。そのあと、そのマ
スク上の金属がマスクとともにリフト・オフされ、基板
上には所定の金属パターンが残される。リフト・オフ処
理においては、フォトレジスト・マスクの負の傾斜角が
、精密に規定された分離ラインを与え、さらには金属パ
ターンの基板からの剥離が防止される。
負の傾斜角をもつレジスト構造を形成するためのマスク
の反転処理が第2図に示されており、これについて説明
する。この処理で使用されるノボラック樹脂及びジアゾ
キノンをベースとするポジ・レジストに対して、イミダ
ゾール、1−ハイドロキシエチル−2−アルチルイミダ
シリンまたはトリエタノラミンが添加剤として少量加え
られている。反転処理においては、このように変更を加
えられたレジストがマスクを介して露光され、露光後熱
により硬化され、ブランケット露光され最後に希釈され
たアルカリ水溶液中で現像され、こうして負の傾斜角を
もつ高品質のマスクのネガ影像が得られる。もしそのレ
ジストを紫外線光のみで露光し、アルカリ水溶液中で現
像したならば、ポジの影像が得られる。このマスク反転
処理は、第2図の右側の化学式で示される。しかし、こ
の改変されたフォトレジストのりフトオフ構造は、約1
15℃で流れ始める、という欠点がある。このため、従
来のカソード・スパッタリングにより清浄化処理は上述
のレジストを被着したウェーハには使用することができ
なかった。というのは、カソード・スパッタリングによ
り接点孔を少くとも3.5分間清浄化すると、ウェーハ
の表面の温度が180℃までに達し、マスクの流れが生
じるからである。
さて、本発明で開示される方法に従う清浄化処理の間は
、清浄化すべきウェーハ19は基板保持体18に配置さ
れる。そして、チェンバ12内を1.33X10−”ミ
リバール以下に減圧し、入口17からアルゴン・ガスを
約1.33X10−”〜1.33×10−”ミリバール
の範囲で送り込んだあと、補助電極20に約600ボル
トの電圧を加えると、ガス・プラズマが生成される。こ
のガス・プラズマによって、その補助アルミニウム電極
からアルミニウムが分離され、これにより、チェンバ1
2内の酸素及び蒸気の分圧が化学吸着により低減され、
チェンバ12内の真空度が改善される。
そして約5〜10分の後、補助電極の電圧がオフに切換
えられ、基板保持体18の高周波電圧がスイッチ・オン
される。この処理は、約0.2〜0゜3ワツト/dのエ
ネルギー密度で、0.5〜1分間行なわれる。
その間に、溝6内の絶縁層4の表面、及び接点開孔7内
の金属層3の表面(第1図)がカソード・スパッタリン
グにより清浄化される。すなわち、接点孔の領域で、ア
ルミニウムまたはアルミニウム鋼からなる金属層の表面
から酸化アルミニウムが除去される。カソード・スパッ
タリングの後、アルゴン・ガスが排出され、2つのチェ
ンバ11及び12を連結するために分離バルブ14が矢
印23の方向に移動され、真空状態を中断させることな
く第2のアルミニウムまたはアルミニウム銅レベルの蒸
着が開始される。カソード・スパッタリングによる上述
の清浄化により、第1と第2の金属層間の抵抗が低減さ
れる。すなわち、接点孔領域におけるその2つの金属間
界面の抵抗は実質的にゼロである。
カソード・スパッタリングによるウェーハの清浄の前に
補助アルミニウム電極で発生されたグロー放電が、高真
空技術で使用される方法に関してはそれ以外に不可能で
あるような手段により、アルゴン・プラズマ中の残存ガ
ス・スペクトルを変更することが分った。すなわち、例
えばマイスナ−(meissner)  トラップ、ク
ライオポンプ、またはチタン蒸発によるテストによって
も所望の真空度の改善をはかることができなかった。ま
た、電極物質としてのシート金属も残留ガスをゲッタリ
ング(gettering)するために必要な効果を与
えなかった。これらすべての場合において、接点は抵抗
値の高い接点であった。また、電極物質としてのアルミ
ニウムは、カソード・スパッタリングによるアルミニウ
ムまたはアルミニウム銅接点の清浄化に特に重要である
ことが分かった。しかし、アルミニウムと同等のゲッタ
リング効果を有する他の金属として、チタン等を電極に
使用してもよいことを理解されたい。
F。発明の効果 従来技術に比較したとき、本発明の方法は、補助電極に
電圧を加え、次に基板保持体に電圧を加えることにより
分割されるようなプラズマを、作業チェンバ内に発生さ
せることを特徴とする。補助アルミニウム電極に電圧が
加えられている間に、そのチェンバ内の蒸気分圧が低減
される。カソード・スパッタリングによる実際の清浄化
処理は、基板保持体に高周波電圧が加えられたときに実
行される。プラズマを時間と空間に関連して分割するこ
とにより、カソード・スパッタリングによる実際の清浄
化処理に関する時間が縮減され、以って、感温性のレジ
ストを被着した基板の清浄化を有利に、すなわち感温性
レジストの硬化を招くことなく行うことができる。
【図面の簡単な説明】
第1図は、半導体基板上の接点構造の断面図、第2図1
.ff、III、■はフォトレジストの処理の各段階と
、それに対応するフォトレジストの組成の変化をあられ
す化学式を示す図、第3図及び第4図は、各々1本発明
を実施するための清浄装置を示す図式的な断面図である
。 1・・・・半導体基板、3・・・・金属層、7・・・・
接点孔、11.12・・・・真空チェンバ、18・・・
・基板保持体、20・・・・補助電極。 ′JIIlイ図 ■ 1コ 清浄装置 第3図

Claims (4)

    【特許請求の範囲】
  1. (1)半導体集積回路基板の接点孔をカソード・スパッ
    タリングにより清浄化することにより、第1の金属層と
    第2の金属層の間に低抵抗の接点を形成する方法におい
    て、 (a)清浄化すべき基板を真空チエンバ内の基板保持体
    に配置し、 (b)上記チエンバを排気して上記チエンバ内に希ガス
    を導入し、 (c)補助電極でガス・プラズマを発生し、(d)その
    後、上記基板保持体に高周波電圧を加えることによるカ
    ソード・スパッタリングによつて、上記接点孔の領域に
    おいて露出された半導体基板の面を清浄化する工程を含
    む低抵抗接点の形成方法。
  2. (2)上記希ガスがアルゴンであり、上記チエンバにお
    けるその圧力が1.33×10^−^3ないし1.33
    ×10^−^2ミリバールである特許請求の範囲(1)
    項記載の方法。
  3. (3)上記補助電極がアルミニウムである特許請求の範
    囲第(1)項または第(2)項記載の方法。
  4. (4)上記補助電極がチタンである特許請求の範囲第(
    1)項または第(2)項記載の方法。
JP60253010A 1985-01-17 1985-11-13 低抵抗接点の形成方法 Pending JPS61170050A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP85100403.6 1985-01-17
EP85100403A EP0187882B1 (de) 1985-01-17 1985-01-17 Verfahren zur Herstellung von Kontakten mit niedrigem Übergangswiderstand

Publications (1)

Publication Number Publication Date
JPS61170050A true JPS61170050A (ja) 1986-07-31

Family

ID=8193231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60253010A Pending JPS61170050A (ja) 1985-01-17 1985-11-13 低抵抗接点の形成方法

Country Status (4)

Country Link
US (1) US4704301A (ja)
EP (1) EP0187882B1 (ja)
JP (1) JPS61170050A (ja)
DE (1) DE3569265D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58901244D1 (de) * 1988-11-07 1992-05-27 Balzers Hochvakuum Durchfuehrung zum aufbringen von hf-energie sowie deren verwendung.
GB2234988B (en) * 1989-08-16 1993-12-08 Qpl Limited Improvements in vacuum deposition machines
AU2003195A (en) * 1994-06-21 1996-01-04 Boc Group, Inc., The Improved power distribution for multiple electrode plasma systems using quarter wavelength transmission lines
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US5911560A (en) * 1994-10-31 1999-06-15 Saes Pure Gas, Inc. Getter pump module and system
US6109880A (en) * 1994-10-31 2000-08-29 Saes Pure Gas, Inc. Getter pump module and system including focus shields
US5685963A (en) * 1994-10-31 1997-11-11 Saes Pure Gas, Inc. In situ getter pump system and method
US6142742A (en) * 1994-10-31 2000-11-07 Saes Pure Gas, Inc. Getter pump module and system
US5972183A (en) * 1994-10-31 1999-10-26 Saes Getter S.P.A Getter pump module and system
GB9514773D0 (en) * 1995-07-19 1995-09-20 Teer Coatings Ltd Methods for improving the sputter deposition of metal-sulphur coatings e.g.molybdenum disulphide(MoS2) coatings
US6423419B1 (en) 1995-07-19 2002-07-23 Teer Coatings Limited Molybdenum-sulphur coatings
JPH10185953A (ja) * 1996-12-27 1998-07-14 Mitsubishi Electric Corp プローブカード探針の洗浄方法およびこの洗浄方法を実施するための装置
US6106683A (en) * 1997-06-23 2000-08-22 Toyo Technologies Inc. Grazing angle plasma polisher (GAPP)
KR100319614B1 (ko) * 1999-04-08 2002-01-05 김영환 반도체 소자의 배선 형성 방법
US6214720B1 (en) * 1999-04-19 2001-04-10 Tokyo Electron Limited Plasma process enhancement through reduction of gaseous contaminants
US6143144A (en) * 1999-07-30 2000-11-07 Tokyo Electronlimited Method for etch rate enhancement by background oxygen control in a soft etch system
US6547979B1 (en) * 2000-08-31 2003-04-15 Micron Technology, Inc. Methods of enhancing selectivity of etching silicon dioxide relative to one or more organic substances; and plasma reaction chambers
WO2003027352A1 (en) * 2001-09-27 2003-04-03 E.I. Du Pont De Nemours And Company Dual-source, single-chamber method and apparatus for sputter deposition
US6802945B2 (en) * 2003-01-06 2004-10-12 Megic Corporation Method of metal sputtering for integrated circuit metal routing
US8528224B2 (en) 2009-11-12 2013-09-10 Novellus Systems, Inc. Systems and methods for at least partially converting films to silicon oxide and/or improving film quality using ultraviolet curing in steam and densification of films using UV curing in ammonia

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091280A (ja) * 1973-07-12 1975-07-21
JPS532168B2 (ja) * 1973-06-25 1978-01-26
JPS5559741A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Preparation of semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3298863A (en) * 1964-05-08 1967-01-17 Joseph H Mccusker Method for fabricating thin film transistors
GB1301653A (ja) * 1969-01-02 1973-01-04
DE2117199C3 (de) * 1971-04-08 1974-08-22 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zur Herstellung geätzter Muster in dünnen Schichten mit definierten Kantenprofilen
US4372806A (en) * 1981-12-30 1983-02-08 Rca Corporation Plasma etching technique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532168B2 (ja) * 1973-06-25 1978-01-26
JPS5091280A (ja) * 1973-07-12 1975-07-21
JPS5559741A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Preparation of semiconductor device

Also Published As

Publication number Publication date
EP0187882A1 (de) 1986-07-23
DE3569265D1 (en) 1989-05-11
EP0187882B1 (de) 1989-04-05
US4704301A (en) 1987-11-03

Similar Documents

Publication Publication Date Title
JPS61170050A (ja) 低抵抗接点の形成方法
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
US5405491A (en) Plasma etching process
EP0809283A2 (en) Method of treating wafers
US20060258160A1 (en) Method of manufacturing semiconductor device
JPH0642480B2 (ja) 半導体ウエファの背面を処理する方法
JPH0336300B2 (ja)
JP4911936B2 (ja) プラズマアッシング方法
JP3339920B2 (ja) SiOx材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
JP3360461B2 (ja) メタル成膜工程の前処理方法
JP2008045219A (ja) リフロースパッタリング方法及びリフロースパッタリング装置
US20050211671A1 (en) Oxygen plasma treatment for a nitride surface to reduce photo footing
JPH11307479A (ja) 高温リフロースパッタリング方法及び高温リフロースパッタリング装置
JPH0697127A (ja) 配線形成方法
JPH04239130A (ja) プラズマ処理装置及びプラズマ処理方法
JPH08213322A (ja) イオン衝撃増強リフロー
JP4335981B2 (ja) 高温リフロースパッタリング方法及び高温リフロースパッタリング装置
JPH11302842A (ja) スパッタリング方法及びスパッタリング装置
JP3208931B2 (ja) プラズマ処理装置とこれを用いたプラズマ処理方法
JPS6329504A (ja) バイアススパツタ方法
JP3326864B2 (ja) ドライエッチング方法
JP2897752B2 (ja) 試料後処理方法
JP2897753B2 (ja) 試料後処理方法
JP2007036285A (ja) 高温リフロースパッタリング装置及び高温リフロースパッタリング方法
JP3331834B2 (ja) はんだボールバンプの形成方法