JPH10214841A - はんだバンプの形成方法及びその装置 - Google Patents

はんだバンプの形成方法及びその装置

Info

Publication number
JPH10214841A
JPH10214841A JP28977597A JP28977597A JPH10214841A JP H10214841 A JPH10214841 A JP H10214841A JP 28977597 A JP28977597 A JP 28977597A JP 28977597 A JP28977597 A JP 28977597A JP H10214841 A JPH10214841 A JP H10214841A
Authority
JP
Japan
Prior art keywords
film
forming
solder bump
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28977597A
Other languages
English (en)
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28977597A priority Critical patent/JPH10214841A/ja
Publication of JPH10214841A publication Critical patent/JPH10214841A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 バンプ形成領域を有する金属膜とその下地膜
との接合強度の高いはんだバンプ形成方法及びその装置
を提供する。 【解決手段】 本方法は、チップの電極パッドの各々に
下地膜の開口部を介して接続し、かつ電極パッド上とは
別にバンプ形成領域を有する金属膜を下地膜上にレジス
ト・パターンのリフトオフ法によって形成し、金属膜の
バンプ形成領域上にはんだボールバンプを形成する方法
である。本方法では、レジスト・パターンを形成した後
に、下地膜に加熱処理を施し、次いで、レジスト・パタ
ーンの開口縁を縮径し、更に、下地膜上に金属膜をスパ
ッタ成膜する。本スパッタ成膜装置10は、基板にプラ
ズマ処理を施してレジスト・パターンの開口部の開口縁
を縮径するプラズマ処理装置12と、金属膜を成膜する
スパッタ成膜装置本体14とを備える。プラズマ処理装
置が、基板加熱手段として、少なくともランプ式加熱ヒ
ータ22を具備している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程において好適に適用できるものであって、BLM膜
等のバリアメタルを用いて、電極パッド上とは別の領域
に、はんだバンプ例えばはんだボールバンプの再配置を
行うようにしたはんだバンプの形成方法に関するもので
ある。更に詳細には、本発明は、ポリイミド膜等の有機
化合物からなる下地膜上の金属膜、例えばバリアメタル
に再配置したはんだバンプを介して、半導体デバイス・
チップを実装基板上にフリップチップ実装する際、バン
プの接合強度及びフリップチップ実装した製品デバイス
の機械的強度及び電気的特性について信頼性を向上させ
ることのできるはんだバンプの形成方法及びその方法の
実施装置に関するものである。
【0002】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を高めることが、重要なポイン
トであって、こと半導体ICチップに関しても、従来の
パッケージ実装に代えて、LSIベアチップを直接プリ
ント配線基板にマウントするフリップチップ実装法等の
高密度実装技術が、現在、盛んに開発されている。フリ
ップチップ実装法として、Auスタッドパンプ法やはん
だボールバンプ法等のいくつかの手法が使用されている
が、いずれの手法でも、電極パッドとバンプとの密着性
を向上させ、かつ金属成分の相互拡散を防止するため
に、半導体ICのAl電極パッドとバンプ材料との間に
バリアメタルを介在させている。
【0003】はんだボールバンプ法の場合、バリアメタ
ルが、バンプの仕上がり形状を左右することから、通
常、BLM(Ball Limitting Metal)膜と呼ばれてい
る。はんだバンプ法におけるBLM膜の構造には、Cr
/Cu/Auの3層構造が最も一般的に使用されてい
て、主として、下層のCr膜がAl電極パッドとの密着
層として、中間層のCu膜がはんだ金属成分の拡散防止
層として、そして上層のAu膜がCu膜の酸化防止膜と
して、それぞれ機能している。はんだボールバンプの形
成に当たっては、従来、LSIチップのAl電極パッド
上にBLM膜を堆積し、パターニングし、次いで、P
b、Sn等からなるはんだ金属膜をBLM膜上に堆積
し、更に、熱処理によりはんだ金属膜を溶融してボール
状に変形させることにより、はんだボールバンプを電極
パッド上に形成している。
【0004】ここで、フォトレジスト膜のリフトオフ法
とはんだ金属の真空蒸着法とを用いて、はんだボールバ
ンプをフリップチップICの接合部として電極パッド上
に形成する従来の方法を、図4を参照しつつ、以下に説
明する。先ず、図4(a)に示すように、シリコン等の
半導体基体81上にAl−Cu合金等からなるAl電極
パッド82をスパッタやエッチングにより形成し、次い
でポリイミドやシリコン窒化膜等の表面保護膜83を基
板全面に被覆する。Al電極パッド82上に表面保護膜
83を貫通する第1開口部84を開口し、第1開口部8
4の側壁を含めてAl電極パッド82上にCr、Cu及
びAu等から成る多層金属膜をBLM膜85として形成
する。次いで、図4(b)に示すように、BLM膜85
の上に、第1開口部84より大きな第2開口部86を有
するレジスト・パターン87を形成する。更に、図4
(c)に示すように、真空蒸着法により基板全面にはん
だ蒸着膜88を堆積する。続いて、フォトレジスト膜の
リフトオフにより、レジスト・パターン87上のはんだ
蒸着膜88をレジスト・パターン87と共に除去し、図
4(d)に示すように、はんだ蒸着膜88をAl電極パ
ッド82上に形成する。次いで、はんだ蒸着膜88を熱
処理によって溶融させて、図4(e)に示すように、ボ
ール形状のはんだボールバンプ89をBLM膜85を介
してAl電極パッド82上に形成する。
【0005】更にここで、図4(a)に示したBLM膜
85のパターン形成までのプロセスフローの詳細を、フ
ォトレジスト膜のリフトオフを用いた場合を例にして、
図5を参照しつつ説明する。先ず、図5(a)に示すよ
うに、半導体基体81のAl電極パッド82上に表面保
護膜(パッシベーション膜)83を成膜し、所定寸法の
第1開口部90を接続孔として開口する。次いで、基板
上にフォトレジスト膜91を成膜し、続いて、フォトレ
ジスト膜91をパターニングして、パッシベーション膜
83に設けた第1開口部90よりも大きな開口径の第2
開口部92を開口する。次いで、図5(a)に示す層構
造を備えたウエハをプラズマ処理装置にセットし、RF
プラズマによる成膜前処理(通称、逆スパッタ処理と言
う)を行うことにより、図5(b)に示すように、フォ
トレジスト膜91のパターンに設けた第2開口部92の
側壁をオーバーハング状に変形させ、第2開口部92の
開口縁93を縮径する。次に、Cr膜、Cu膜及びAu
膜等から成る多層金属膜をBLM膜85として基板上に
スパッタ成膜する。BLM膜85は、図5(c)に示す
ように、RFプラズマによる成膜前処理によってオーバ
ーハング状に形状制御された下地レジスト・パターンの
側壁面94には成膜されないので、Al電極パッド82
上とフォトレジスト膜91上とに分断される。続いて、
図5(c)に示す層構造を有するウエハをレジスト剥離
液に浸して加熱揺動処理を行うと、図5(d)に示すよ
うに、フォトレジスト膜91上に成膜されたBLM膜8
5は、フォトレジスト膜91の剥離と同時にリフトオフ
される。これにより、接続孔として設けられた第1開口
部90(図4(a)の第1開口部84に相当)を介して
Al電極パッド82に接続するBLM膜85のパターン
が形成される。
【0006】
【発明が解決しようとする課題】従来のはんだボールバ
ンプ法によるバンプ形成では、殆どの場合、上述したよ
うに、LSIチップの周辺部に配置された電極パッド上
にのみはんだボールバンプを形成していた。ところで、
半導体デバイス・チップの微細化が進み、電極パッドの
隣接距離(ピッチ)が益々縮小化されつつある今後のL
SIチップでは、従来のように電極パッド上にのみバン
プを形成していると、はんだボールが隣の電極パッド上
のはんだボールに接触して電気的短絡が生じるおそれが
ある。と言って、はんだボール同士の接触を避けるため
に、バンプ径を縮小すると、LSIチップとプリント配
線基板との接合強度を保持することが難しくなり、機械
的結合及び電気的接続の信頼性が低下する。
【0007】そこで、電極パッド上での隣接バンプ同士
の接触を避けるために、電極パッド以外のLSIチップ
領域上にバンプを再配置する方法が採用されている。こ
の方法では、例えば、図6に示すように、電極パッドA
とは別の場所に新たなバンプ形成場所Bを設け、その場
所にはんだボールCを形成し、電極パッドAと新たなバ
ンプ形成場所Bの間に何らかの配線Dを形成する。とこ
ろで、このバンプ再配置のためのバンプ形成場所B及び
配線DをBLM膜により形成できれば、リフトオフのフ
ォトレジスト膜のマスクパターンを変更するだけで、工
程数を増加させることなく、しかも従来プロセスをその
まま利用できるので、新たに処理装置を設ける必要がな
く、コストや生産性の点で非常に都合が良い。
【0008】そのために、次に説明するようなプロセス
フローが開発されている。図7を参照しつつ、その概略
を説明する。先ず、図7(a)に示すように、半導体基
体102上にAl電極パッド104を設け、表面保護膜
としてシリコン窒化膜106を成膜し、接続孔としてA
l電極パッド104上のシリコン窒化膜106に第1開
口部108を開口する。次いで、図7(b)に示すよう
に、基板全面に第1ポリイミド膜110を成膜し、パタ
ーニングして、シリコン窒化膜106に設けた第1開口
部108よりも小さい開口径の第2開口部112をAl
電極パッド104上に開口する。次いで、基板全面にフ
ォトレジスト膜114を成膜し、パターニングして、A
l電極パッド104、はんだボール形成領域及びその間
を結ぶ配線形成領域を含む領域を開口した第3開口部1
16を形成する。続いて、基板全面にBLM膜118を
スパッタ成膜する。BLM膜118の成膜前に、フォト
レジスト膜114に逆スパッタ処理を施すことにより、
開口縁が縮径し、BLM膜118は、図7(c)に示す
ように、第3開口部116の部分と、フォトレジスト膜
114上の部分とに分断されて形成される。更に、フォ
トレジスト膜14のリフトオフによりフォトレジスト膜
114と共にフォトレジスト膜114上のBLM膜11
8を除去し、図7(d)に示すように、Al電極パッド
104に接続し、Al電極パッド104とは別の領域に
はんだボールバンプ形成領域を有し、かつAl電極パッ
ド104とはんだボールバンプ形成領域との間の配線領
域を有するBLM再配線部120を形成する。
【0009】次に、図8(e)に示すように、基板全面
に第2ポリイミド膜122を成膜し、パターニングし
て、はんだボール形成領域に第4開口部124を形成す
る。更に、図4(b)から(d)に示した従来の方法と
同様にして、フォトレジスト膜のリフトオフにより、図
8(f)に示すように、第4開口部124にPb、Sn
等からなるはんだ蒸着膜126を形成する。次いで、同
じく従来と同様にして、熱処理してはんだ蒸着膜126
を溶融させ、図8(g)に示すように、ボール形状のは
んだボールバンプ128をBLM膜118上に形成す
る。
【0010】しかしながら、上述したプロセスフローに
従って実施した実際のはんだボールバンプ形成工程で
は、はんだボールバンプの接合強度が低いという新たな
問題が発生した。これは、BLM膜118の下地の大部
分が有機化合物の第1ポリイミド膜110であるため
に、BLM膜と下地のポリイミド膜との界面での密着性
が、BLM膜の下地が金属のAl電極パッドである従来
のものに比べて弱いということから生じる問題である。
その結果、はんだボールバンプを介して、プリント配線
基板に半導体デバイス・チップをフリップチップ実装し
て組み立てた製品のバンプ接合部の強度が弱く、製品セ
ットの機械的強度及び電気的接続について信頼性が低下
し、耐久性にも悪影響が及ぶという問題が生じた。
【0011】よって、本発明の目的は、再配置はんだバ
ンプの形成において、バリアメタル等の金属膜と下地材
料層、例えば絶縁膜との密着強度を高め、機械的結合及
び電気的接続について高い信頼性を有するはんだボール
バンプの形成方法及びその方法を実施する装置を提供す
ることである。
【0012】
【課題を解決するための手段】本発明者は、従来の方法
によりはんだボールバンプを形成すると、金属膜と下地
材料層、例えば絶縁膜との密着強度が低くなる原因を研
究した結果、それは下地材料層のキュアが不足してお
り、そのために金属膜のスパッタ成膜の際にガスが下地
材料層から放出され、その結果、金属膜と下地材料層と
の密着性が低くなることを見い出した。
【0013】以上の知見に基づき、本発明のはんだバン
プ形成方法は、半導体デバイス・チップ上に形成された
電極パッドの各々に絶縁膜の開口部を介して接続し、か
つ電極パッド上とは別にはんだバンプ形成領域を有する
金属膜を絶縁膜上にレジスト・パターンのリフトオフ法
によって形成し、次いで、金属膜のはんだバンプ形成領
域上にはんだバンプを形成するはんだバンプの形成方法
において、電極パッド上、並びに絶縁膜上のはんだバン
プ形成領域及び電極パッドとはんだバンプ形成領域とを
結ぶ配線形成領域を開口したレジスト・パターンを基板
上に形成した後に、絶縁膜に加熱処理を施す工程を実施
し、次いで、プラズマ処理により、絶縁膜上のレジスト
・パターンの開口部の側壁をオーバーハング状に変形し
て開口縁を縮径する工程、更に、基板上に金属膜をスパ
ッタ成膜する工程を実施することを特徴としている。
【0014】本発明方法は、好適には、絶縁膜に加熱処
理を施す工程を高真空下で実施する。これにより、絶縁
膜のキュアを一層効果的に行うことができる。はんだバ
ンプの形態は問わないが、例えばはんだボールバンプの
形成に好適である。絶縁膜の種類は問わないが、例えば
ポリイミド膜である。また、金属膜の種類は問わない
が、バリアメタル層を含む積層金属層でもよく、また積
層金属層が、BLM層であっても良い。
【0015】本発明に係るはんだバンプの形成方法で
は、金属膜、例えばBLM膜等のスパッタ成膜の前に、
通常の加熱手段に加えて例えばランプ式加熱ヒータを具
備した、後述するプラズマ処理装置又は予備真空室を用
いて、絶縁膜の加熱処理を十分に行う。これにより、絶
縁膜に十分なキュアを施すことができるので、金属膜の
スパッタ成膜の際に、絶縁膜からガスが放出するような
現象を抑制することができ、よって、絶縁膜、例えば、
ポリイミド膜等に対するバリアメタル等の金属膜の膜密
着性を向上させることができる。
【0016】本発明に係るスパッタ成膜装置(以下、第
1発明のスパッタ成膜装置と言う)は、基板上に金属膜
を成膜するスパッタ成膜装置であって、電極パッド上、
並びに絶縁膜上のはんだバンプ形成領域及び電極パッド
とはんだバンプ形成領域とを結ぶ配線形成領域を開口し
たレジスト・パターンを有する基板にプラズマ処理を施
して、レジスト・パターンの開口部の側壁をオーバーハ
ング状に変形して開口縁を縮径するプラズマ処理装置
と、露出した絶縁膜及び電極パッド並びにレジスト膜を
含む基板上に金属膜を成膜するスパッタ成膜装置本体と
を備え、プラズマ処理装置が、基板加熱手段として、少
なくともランプ式加熱ヒータを具備していることを特徴
としている。また、好適には、プラズマ処理装置が、ウ
エハを保持するウエハステージに加熱手段を内蔵してい
る。
【0017】第1発明のスパッタ成膜装置は、はんだバ
ンプの形成のための金属膜、例えばバリアメタルの堆積
に好適に適用される。本発明では、はんだバンプの形態
は問わず、例えば、はんだボールバンプの形成にも適用
できる。第1発明のスパッタ成膜装置を使用することに
より、金属膜、例えばBLM膜のスパッタ成膜直前の前
処理工程として、温調加熱されたウエハステージからの
伝熱に加えて、ランプ式加熱ヒータ、例えば赤外光ラン
プによるウエハ表面からの真空加熱を絶縁膜、例えばポ
リイミド膜に施すことができる。よって、本スパッタ成
膜装置は、従来のプラズマからの輻射熱とイオン照射の
みを利用する場合に比べて、BLM膜の下地となるポリ
イミド膜中に含まれている水分(キュア処理後の工程中
に再吸湿したものが主)をウエハからより効果的に脱離
除去できる。以下、絶縁膜としてはポリイミド膜、金属
膜としてはBLM膜を例にとって説明する。本装置で
は、予め十分なキュアを施すことができるので、逆スパ
ッタ処理では、リフトオフに必要なレジスト・パターン
の変形、縮径処理を効果的に進行させることができる。
また、BLM膜のスパッタ成膜中、下地のポリイミド膜
からのガスの放出が抑制されるので、ポリイミド膜とB
LM膜との間の膜密着力が向上する。よって、ポリイミ
ド膜の絶縁膜にBLM膜を用いてはんだバンプを再配置
する場合に、従来問題となっていたバンプの接合強度が
改善される。また、従来のように、不純物ガスによって
BLM膜の成膜プロセスが悪影響を受けることなく、純
度の高いBLM膜をスパッタ成膜できる。よって、本発
明装置を使用して、はんだバンプ、例えばはんだボール
バンプを形成することにより、半導体デバイス・チップ
をフリップチップ実装した電子部品の機械的強度及び電
気的特性について信頼性が向上する。
【0018】また、本発明に係る別のスパッタ成膜装置
(以下、第2発明のスパッタ成膜装置と言う)は、基板
上に金属膜を成膜するスパッタ成膜装置であって、加熱
手段を備えた予備真空室と、電極パッド上、並びに絶縁
膜上のはんだバンプ形成領域及び電極パッドとはんだバ
ンプ形成領域とを結ぶ配線形成領域を開口したレジスト
・パターンを有する基板にプラズマ処理を施して、レジ
スト・パターンの開口部の側壁をオーバーハング状に変
形して開口縁を縮径する、予備真空室に連結されたプラ
ズマ処理装置と、露出した絶縁膜及び電極パッド並びに
レジスト膜を含む基板上に金属膜を成膜するスパッタ成
膜装置本体とを備えていることを特徴としている。ま
た、予備真空室には、ウエハステージに内蔵させた電熱
型加熱ヒータ及びランプ式加熱ヒータの少なくともいず
れかが加熱手段として設けられている。
【0019】第2発明のスパッタ成膜装置は、はんだバ
ンプの形成のための金属膜、例えばバリアメタルの堆積
に好適に適用される。本発明では、はんだバンプの形態
は問わず、例えば、はんだボールバンプの形成にも適用
できる。第2発明のスパッタ成膜装置は、逆スパッタ処
理するプラズマ処理装置とは別の予備真空室で絶縁膜を
キュアしているので、第1発明のスパッタ成膜装置のよ
うに、プラズマチャンバが、ウエハの加熱処理中にレジ
スト・パターンや絶縁膜から蒸発する水分のために汚れ
るようなことがない。よって、より一層効果的にリフト
オフ法に最適な逆スパッタ処理を施すことができる。第
2発明のスパッタ成膜装置を使用することにより、予備
真空室、例えば加熱手段を備えたロードロック室におい
て、BLM膜のスパッタ成膜直前の前処理工程として、
温調加熱されたウエハステージからの伝熱に加えて、ラ
ンプ式加熱ヒータ、例えば赤外光ランプによるウエハ表
面からの真空加熱をポリイミド膜に施すことができる。
よって、従来のプラズマからの輻射熱とイオン照射のみ
を利用する場合に比べて、BLM膜の下地となるポリイ
ミド膜中に含まれている水分(キュア処理後の工程中に
再吸湿したものが主)をウエハからより効果的に脱離除
去できる。これにより、本スパッタ成膜装置も第1発明
のスパッタ成膜装置と同じ作用及び効果を奏することが
できる。
【0020】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。スパッタ成膜装置の実施例1 本実施例は、第1発明のスパッタ成膜装置の実施例であ
って、図1は本実施例のスパッタ成膜置の構成を示す模
式図である。本スパッタ成膜装置10は、逆スパッタ処
理を施す成膜前処理装置として設けられ、かつランプ式
加熱ヒータを備えて加熱処理を施すことのできるICP
(Inductively Coupled Plasma)処理装置12(以下、
プラズマ処理装置12と言う)と、プラズマ処理装置1
2に連続して設けられたスパッタ成膜装置本体14とか
ら構成されている。
【0021】プラズマ処理装置12は、プラズマを発生
させるチャンバ16、チャンバ16の上部に設けられた
誘導結合コイル18、及び誘導結合コイル18に電圧を
印加するプラズマ生成電源20を備え、チャンバ16内
にプラズマを発生させてプラズマ処理を行う装置であ
る。加えて、プラズマ処理装置12は、チャンバ16内
に赤外光を放射する赤外光ランプ22をウエハステージ
24に対向させるようにチャンバ16の天井上に備えて
いる。また、プラズマ処理装置12は、ウエハWを配置
するウエハステージ24をチャンバ16内に、及びウエ
ハステージ24にバイアス電圧を印加する基板バイアス
電源26を備えている。ウエハステージ24内には、ウ
エハWを加熱する電熱式加熱ヒータ28が設けてあり、
また、ロードロック室(図示せず)からチャンバ16に
入る入口30及びチャンバ16からスパッタ成膜装置本
体14に出る出口32には、それぞれゲートバルブ34
A、Bが設けてある。プラズマ処理装置12は、真空ポ
ンプ(図示せず)によりチャンバ16を吸引排気しつつ
Arガスを導入し、高真空下でウエハステージ24上の
ウエハWに加熱処理を施し、また誘導結合コイル18か
らの電磁波によりプラズマを発生させ、ウエハWに逆ス
パッタ処理を施すことができる。
【0022】スパッタ成膜装置本体14は、直流スパッ
タ成膜装置であって、陰極となるメタルターゲット36
を上部に、ウエハWを配置し、陽極となるウエハステー
ジ38を下部に有するスパッタ成膜室40と、メタルタ
ーゲット36とウエハステージ38の間に直流電圧を印
加する直流電源42とを備えている。また、スパッタ成
膜室40から搬出室に出る出口にはゲートバルブ34C
が設けてある。スパッタ成膜装置本体14は、真空ポン
プ(図示せず)によりスパッタ成膜室40を吸引排気し
つつArガスを導入し、ウエハステージ38とメタルタ
ーゲット36との間に電圧を印加してグロー放電を発生
させる。これにより、高エネルギーのイオンがメタルタ
ーゲット36に衝突し、メタルターゲット36から飛び
出したメタルターゲット40の構成原子が、ウエハステ
ージ38上のウエハに堆積してBLM膜を形成する。
【0023】本スパッタ成膜装置10では、本プラズマ
処理装置12が赤外光ランプ22を備えているので、ウ
エハステージ24内の加熱ヒータ28による加熱、プラ
ズマからの輻射熱による加熱に加えて、赤外光ランプ2
2からの赤外光による加熱をウエハに行うことができ
る。よって、本スパッタ成膜装置は、従来のプラズマか
らの輻射熱とイオン照射のみを利用する場合に比べて、
BLM膜の下地となるポリイミド膜中に含まれている水
分(キュア処理後の工程中に再吸湿したものが主)をウ
エハからより効果的に脱離除去できる。予め、十分なキ
ュアをポリイミド膜に施すことができるので、逆スパッ
タ処理では、リフトオフに必要なレジスト・パターンの
変形、縮径処理を効果的に進行させることができる。ま
た、BLM膜のスパッタ成膜中、下地のポリイミド膜か
らのガスの放出が抑制されるので、ポリイミド膜とBL
M膜との間の膜密着力が向上する。更には、従来のよう
に、不純物ガスによって成膜プロセスが悪影響を受ける
ことがないので、純度の高いBLM膜をスパッタ成膜で
きる。
【0024】スパッタ成膜装置の実施例2 本実施例は、第2発明のスパッタ成膜装置の実施例であ
って、図2は本実施例のスパッタ成膜置の構成を示す模
式図である。本スパッタ成膜装置50は、ランプ式加熱
ヒータを有して、ウエハに加熱処理を施すことのできる
ロードロック室52と、ロードロック室52に連続して
設けられ、逆スパッタ処理を行うプラズマ処理装置54
と、実施例1で説明したスパッタ成膜装置本体14と同
じ構成を備え、BLM膜等の金属膜をスパッタ成膜する
スパッタ成膜装置本体(図示せず)とから構成されてい
る。
【0025】ロードロック室52は、ウエハWを配置す
るウエハステージ56を室内に有し、室内に赤外光を放
射してウエハWを加熱する赤外光ランプ58をウエハス
テージ56に対向して天井上に備えている。また、ウエ
ハステージ56にはウエハWを加熱する電熱式加熱ヒー
タ60が設けてある。搬入室からロードロック室52に
入る入口62及びプラズマ処理装置54に入るロードロ
ック室52の出口64にはそれぞれゲートバルブ66
A、Bが設けてある。ロードロック室52は、真空ポン
プ(図示せず)により吸引されて高真空に維持され、逆
スパッタ装置54に入る前室の機能を果たすと共に赤外
光ランプ58から放射される赤外光及び加熱ヒータ60
によりウエハステージ56上のウエハWを加熱する。
【0026】プラズマ処理装置54は、平行平板型プラ
ズマ装置であって、対向する対の平行平板状の電極板、
即ち接地された陰極板68と、RF電圧が印加される陽
極板70とを有するチャンバ72と、結合コンデンサ7
4を有し陽極板70に高周波電圧を印加するRF電源7
6とを備える。また、チャンバ72からスパッタ成膜装
置本体に行く出口にはゲートバルブ66Cが設けてあ
る。プラズマ処理装置54は、真空ポンプ(図示せず)
によりチャンバ72を吸引排気しつつArガスを導入
し、対向する対の平行平板状の電極板68、70の間に
印加された高周波電圧により電極板間にプラズマを発生
させ、陽極板70上のウエハWに逆スパッタ処理を施
す。
【0027】本スパッタ成膜装置50では、逆スパッタ
処理の前に、ロードロック室52において温調加熱され
たウエハステージ56上にウエハWを保持しながら赤外
光によるランプ加熱を行い、高真空下でウエハに加熱処
理を施すことができる。よって、本スパッタ成膜装置
は、従来のプラズマからの輻射熱とイオン照射のみを利
用する場合に比べて、BLM膜の下地となるポリイミド
膜中に含まれている水分(キュア処理後の工程中に再吸
湿したものが主)をウエハからより効果的に脱離除去で
きる。従って、本スパッタ成膜装置は、実施例1のスパ
ッタ成膜装置で説明した効果と同様の効果を奏すること
ができる。
【0028】はんだボールバンプ形成方法の実施例1 本実施例は、本発明に係るはんだボールバンプ形成方法
の実施例であって、図1に示した実施例1のスパッタ成
膜装置を使用してBLM膜のパターン形成を行った例で
ある。尚、本実施例及び次の実施例2で挙げた処理条件
は、本発明方法の理解のための例示であって、これに限
るものではない。先ず、従来の方法と同様にして、図7
(a)及び(b)に示すように、半導体基体102上に
シリコン窒化膜106及び第1ポリイミド膜110を成
膜し、Al電極パッド104上に、それぞれ第1開口部
108及び第2開口部112を開口する。次いで、図3
(a)に示すように、基板上にフォトレジスト膜114
を成膜し、Al電極パッド104、はんだボールバンプ
形成領域113及びAl電極パッド104とはんだボー
ルバンプ形成領域113とを結ぶ配線形成領域115を
含む領域を開口した第3開口部116を形成する。
【0029】BLM膜成膜の第1段前処理として、図1
に示すスパッタ成膜装置10のプラズマ処理装置12を
使用して、図3(a)に示した層構造を備えるウエハW
に以下の条件で真空加熱処理を施した。真空加熱は、チ
ャンバ16を真空吸引して高真空に維持し、ウエハステ
ージ24に内蔵した電熱式加熱ヒーター28による加熱
及びチャンバ16の天井上の赤外光ランプ22の照射に
よって行い、これにより、ウエハの温度を迅速に昇温さ
せ、かつ均一で高精度な温度制御を行って、第1ポリイ
ミド膜110に十分なキュアを施すことができた。 (1)真空加熱処理 Arの流量 :100sccm チャンバ内の圧力 :2Pa ウエハステージの温度:95℃ ICPソース電力 :印加せず 基板バイアス電圧 :印加せず 赤外光ランプ :ON 処理時間 :120秒
【0030】次いで、同じくプラズマ処理装置12を使
用して、第2段前処理として以下の条件で逆スパッタ処
理をウエハWに施した。 (2)逆スパッタ処理 Arの流量 :25sccm チャンバ内の圧力 :0.7Pa ウエハステージの温度:95℃ ICPソース電力 :1kW(450kHz) 基板バイアス電圧 :75V(13.56MHz) 赤外光ランプ :OFF 処理時間 :120秒
【0031】逆スパッタ処理により、ウエハは、図3
(b)に示すように、フォトレジスト膜114の表面層
が放電プラズマからのAr+イオン照射を受け、レジス
ト・パターンに設けられた第3開口部116の側壁は、
オーバーハング状に変形され、その開口縁130は縮径
した。また、真空加熱処理により、BLM膜の下地とな
るポリイミド膜中に含まれている水分が、ウエハから効
果的に脱離除去される。よって、逆スパッタ処理では、
ウエハがプラズマ輻射熱やイオン入射エネルギーを受け
ながら、低基板バイアス条件下で徐々にレジスト・パタ
ーンの開口部の変形、縮径処理が進行するので、リフト
オフ法の適用に最適な処理を行うことができる。
【0032】続いて、高真空下のスパッタ成膜装置本体
14にウエハWを送入し、以下の条件で、Al電極パッ
ド104、はんだボールバンプ形成領域113及びAl
電極パッド104とはんだボールバンプ形成領域113
とを結ぶ配線形成領域115を含む領域並びにフォトレ
ジスト膜114上に、BLM膜118を成膜した。BL
M膜118は、Al電極パッドとの密着層として機能す
る厚さ0.1μmのCr膜、はんだのバリアメタルとし
て機能する厚さ1.0μmのCu膜、及びバリアメタル
の酸化防止膜として機能する厚さ0.1μmのAu膜か
らなる、3層の積層金属膜として構成されている。 (3)Cr膜の成膜 DC電力 :3.0kW Arの流量 :75sccm チャンバ内の圧力 :1.0Pa ウエハステージの温度:50℃ (4)Cu膜の成膜 DC電力 :9.0kW Arの流量 :100sccm チャンバ内の圧力 :1.0Pa ウエハステージの温度:50℃ (5)Auの成膜 DC電力 :3.0kW Arの流量 :75sccm チャンバ内の圧力 :1.5Pa ウエハステージの温度:50℃
【0033】前述の成膜前処理によって、図3(c)に
示すように、オーバーハング状に形状制御されたレジス
ト・パターンの第3開口部116の側壁面には、BLM
膜118が成膜されないので、BLM膜118は、第1
開口部108の底部領域とフォトレジスト膜114上の
領域とに分断されて形成される。本実施例では、BLM
のスパッタ成膜中、先の真空加熱処理の効果によって、
下地のポリイミド膜からのガスの放出が抑制されるの
で、ポリイミド膜とBLM膜との間の膜密着力が向上す
る。また、下地の第1ポリイミド膜110及びレジスト
・パターンからのガスの放出が効果的に抑制されてお
り、従来のようにプロセス雰囲気が不純物ガスの悪影響
を受けることがないので、高い純度のBLM膜118を
スパッタ成膜することができる。
【0034】次に、(CH32SO(Dimethyl sulfoxi
de)とCH3NC46O(N-methyl-2-pyrrolidone)と
から構成されるレジスト剥離液に浸して加熱揺動処理し
た結果、図3(d)に示すように、フォトレジスト膜1
14上の不要なBLM膜118は、レジスト・パターン
と共にリフトオフ(剥離除去)され、Al電極パッド1
04、はんだボールバンプ形成領域113及び配線形成
領域115上にBLM膜再配線部120が形成された。
更に、従来の方法と同様にして、図8(e)及び(f)
に示すように、高融点はんだ(Pb:Sn=97:3)
を真空蒸着し、パターニングし、ウェットバック工程で
フラックス塗布とはんだの加熱溶融処理を行い、図8
(g)に示すように、はんだボールバンプ128を形成
した。
【0035】本実施例では、BLM膜のスパッタ成膜中
に、ウエハ、特に下地ポリイミド膜からの不純物ガスの
放出が抑制されるため、ポリイミド/BLM界面におけ
るメタルの膜密着力が向上すると共にコンタクト抵抗及
び配線抵抗の低減を図ることができた。そして、このよ
うにして形成された再配置はんだボールバンプを介し
て、LSIチップをプリント配線基板上にフリップチッ
プ実装して組み立てることにより、半導体デバイスのバ
ンプ接合部での密着強度及び電気特性が向上し、最終的
な製品セットの信頼性及び耐久性が従来製造プロセスの
ものに比べて大きく改善されることが確認できた。
【0036】はんだボールバンプ形成方法の実施例2 本実施例は、本発明に係るはんだボールバンプ形成方法
の別の実施例であって、図2に示した実施例2のスパッ
タ成膜装置を使用してBLM膜のパターン形成を行った
例である。ランプ式加熱ヒータを備えたロードロック室
52で予めウエハに真空加熱処理を施した後に、平行平
板型のプラズマ処理装置54にウエハを搬送し、逆スパ
ッタ処理を施している。
【0037】実施例1と同様にして、図3(a)に示す
層構造のウエハWを作製し、次いでウエハWをスパッタ
成膜装置50のロードロック室52に配置し、以下の条
件で、BLM膜成膜の第1段前処理として真空加熱処理
を施した。真空加熱は、ロードロック室52を真空に維
持し、ウエハステージ56に内蔵した電熱式加熱ヒータ
ー60による加熱及びロードロック室52上の赤外光ラ
ンプ58の照射によって行い、これにより、ウエハの温
度を迅速に昇温させ、かつ均一で高精度な温度制御を行
って、第1ポリイミド膜110に十分なキュアを施すこ
とができた。 (1)真空加熱処理 ロードロック室の圧力:1×10-3Pa以下 ウエハステージの温度:110℃ 赤外光ランプ :ON 処理時間 :120秒
【0038】次に、ウエハWをプラズマ処理装置54内
に搬送し、以下の条件で、BLM膜成膜の第2前処理、
即ち逆スパッタ処理を行った。 (2)逆スパッタ処理 Arの流量 :25sccm チャンバの圧力 :0.7Pa ウエハステージの温度:50℃ RF印加電力 :300W(13.56MHz) 処理時間 :5分
【0039】逆スパッタ処理により、ウエハは、図3
(b)に示すように、フォトレジスト膜114の表面層
が放電プラズマからのAr+イオン照射を受け、レジス
ト・パターンに設けられた第3開口部116の側壁は、
オーバーハング状に変形され、その開口縁130は縮径
した。また、プラズマ処理を行うチャンバ16とは独立
したロードロック室52での真空加熱処理により、BL
M膜の下地となるポリイミド膜中に含まれている水分
が、被処理ウエハから効果的に脱離除去される。また、
プラズマ輻射熱やイオン入射エネルギーをウエハが受け
ながら、低基板バイアス条件下で徐々にレジスト・パタ
ーンの縮径処理が進行するので、リフトオフ法の適用に
最適な処理を行うことができる。従って、本実施例で
は、事前のキュア効果により、従来のようにウエハから
脱離した水分が、逆スパッタ処理するプラズマ処理装置
のプラズマチャンバを汚染するようなことが無い。ま
た、逆スパッタ処理において下地からの放出ガス量を低
減できるため、ウエハの処理数が増加した場合であって
も、成膜前処理がリフトオフ性に対して最適化され、か
つプロセスの安定性が大きく向上する。
【0040】このようにして成膜前処理を行ったウエハ
Wをスパッタ成膜装置本体14に搬送し、実施例1と同
様にして、BLM膜118を形成した。前述の成膜前処
理によって、図3(c)に示すように、オーバーハング
状に形状制御された下地レジスト・パターンの第3開口
部116の側壁面には、メタル層が成膜されることな
く、BLM膜118は、第1開口部108の底部領域と
フォトレジスト膜114上の領域とに分断された状態と
なった。このBLM膜の成膜中、先の加熱処理の効果に
よって、下地のポリイミド膜やレジスト・パターンから
のガスの放出が効果的に抑制されるので、プロセス雰囲
気が不純物ガスの悪影響を受けることなく、高純度のB
LM膜118をスパッタ成膜できる。
【0041】この後、前述の実施例1と同様に、フォト
レジストのリフトオフによってBLM膜の再配線パター
ンを形成し(図3(d))、引き続き、実施例1と同様
にして、はんだボールバンプ128を形成した。
【0042】本実施例では、BLM膜の成膜中に、ウエ
ハ、特に下地ポリイミド膜からの放出ガス量が、実施例
1と同様に効果的に抑制されるため、ポリイミド/BL
M界面におけるメタルの膜密着力がより一層向上すると
共にコンタクト抵抗及び配線抵抗の更なる低減を図るこ
とができた。そして、このようにして形成された再配置
はんだボールバンプを介して、LSIチップをプリント
配線基板上にフリップチップ実装して組み立てることに
より、実施例1と同様に、又はそれ以上に半導体デバイ
スのバンプ接合部での密着強度及び電気特性が向上し、
最終的な製品セットの信頼性及び耐久性が従来製造プロ
セスのものに比べて大きく改善されることが確認でき
た。
【0043】以上、本発明に係るはんだボールバンプの
形成方法を実施例1及び2に基づいて説明したが、本発
明方法はこれらの実施例に何ら限定されるものではな
く、発明の主旨を逸脱しない範囲でウエハの層構造、プ
ロセス装置、プロセス条件等の条件を適宜選択可能であ
ることは言うまでもない。例えば、本実施例では、はん
だバンプのパターン形成法として、真空蒸着による成膜
とフォトレジストのリフトオフを用いた場合を示した
が、それ以外の電解メッキ等を用いた製法への適用も可
能である。
【0044】
【発明の効果】本発明の構成によれば、電極パッド上以
外の金属膜のはんだボールバンプ形成領域上にはんだボ
ールバンプを形成するはんだボールバンプの形成方法に
おいて、電極パッド上、並びに下地膜のはんだボールバ
ンプ形成領域及び電極パッドとはんだボールバンプ形成
領域とを結ぶ配線領域上を開口したレジスト・パターン
を形成した後に、下地膜に加熱処理を施す工程を実施
し、次いで、下地膜上のレジスト・パターンの開口縁を
縮径する工程、更に、下地膜上に金属膜をスパッタ成膜
する工程を実施することにより、下地膜と金属膜との間
の膜密着力を大きくし、従来問題となっていた再配置さ
れたバンプの接合強度及び電気的接続性を改善させるこ
とができる。また、高純度の金属膜を堆積させることが
できるので、半導体デバイスの電気的特性を改善するこ
とができる。本はんだボールバンプの形成方法を適用す
ることにより、フリップチップ実装して組み立てた製品
セットのチップと実装基板との間の機械的接合強度及び
電気的接続について高い信頼性及び耐久性を得ることが
できる。よって、本発明方法は、微細なデザインルール
に基づいて設計され、高集積度、高性能、高信頼性を要
求される今後の微細な半導体装置の製造に極めて有効で
ある。また、本発明に係るスパッタ成膜装置は、ランプ
式加熱ヒータを備えたロードロック室又はチャンバを備
えたプラズマ処理装置を備えることにより、本発明に係
るはんだボールバンプの形成方法を実施する装置として
最適である。
【図面の簡単な説明】
【図1】本発明に係るスパッタ成膜装置の実施例1の構
成を示す模式図である。
【図2】本発明に係るスパッタ成膜装置の実施例2の構
成を示す模式図である。
【図3】図3(a)から(d)は、それぞれ、本発明に
係るはんだボールバンプの形成方法の要部工程毎の基板
断面を示す図である。
【図4】図4(a)から(e)は、それぞれ、従来のは
んだボールバンプの形成方法の工程毎の基板断面を示す
図である。
【図5】図5(a)から(d)は、それぞれ、従来のは
んだボールバンプの形成方法の図4(a)に示す工程を
更に詳細にした工程毎の基板断面を示す図である。
【図6】電極パッド上とは別の領域に設けたはんだボー
ルバンプを示す斜視図である。
【図7】図7(a)から(d)は、それぞれ、図6に示
すようにはんだボールバンプを電極パッドとは別の領域
に設ける従来のはんだボールバンプの形成方法の工程毎
の基板断面を示す図である。
【図8】図8(e)から(g)は、それぞれ、図7
(d)に続く、従来のはんだボールバンプの形成方法の
工程毎の基板断面を示す図である。
【符号の説明】
10……本発明に係るスパッタ成膜装置の実施例1、1
2……プラズマ処理装置、14……スパッタ成膜装置本
体、16……チャンバ、18……誘導結合コイル、20
……プラズマ生成電源、22……赤外光ランプ、24…
…ウエハステージ、26……基板バイアス電源、28…
…電熱式加熱ヒータ、30……入口、32……出口、3
4……ゲートバルブ、36……メタルターゲット、38
……ウエハステージ、40……スパッタ成膜室、42…
…直流電源、50……本発明に係るスパッタ成膜装置の
実施例2、52……ロードロック室、54……逆スパッ
タ装置、56……ウエハステージ、58……赤外光ラン
プ、60……電熱式加熱ヒータ、62……入口、64…
…出口、66……ゲートバルブ、68……陰極板、70
……陽極板、72……チャンバ、74……結合コンデン
サ、76……RF電源、81……半導体基体、82……
Al電極パッド、83……表面保護膜、84……開口
部、85……BLM膜、86……開口部、87……レジ
スト・パターン、88……はんだ蒸着膜、89……はん
だボールバンプ、90……第1開口部、91……フォト
レジスト膜、92……第2開口部、93……開口縁、9
4……側壁面、102……半導体基体102、104…
…Al電極パッド104、106……シリコン窒化膜、
108……第1開口部、110……第1ポリイミド膜、
112……第2開口部、113……はんだボールバンプ
形成領域、114……フォトレジスト膜、115……配
線形成領域、116……第3開口部、118……BLM
膜、120……BLM再配線部、122……第2ポリイ
ミド膜、124……第4開口部、126……はんだ蒸着
膜、128……はんだボールバンプ、130……開口
縁。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体デバイス・チップ上に形成された
    電極パッドの各々に絶縁膜の開口部を介して接続し、か
    つ電極パッド上とは別にはんだバンプ形成領域を有する
    金属膜を絶縁膜上にレジスト・パターンのリフトオフ法
    によって形成し、次いで、金属膜のはんだバンプ形成領
    域上にはんだバンプを形成するはんだバンプの形成方法
    において、 電極パッド上、並びに絶縁膜上のはんだバンプ形成領域
    及び電極パッドとはんだバンプ形成領域とを結ぶ配線形
    成領域を開口したレジスト・パターンを基板上に形成し
    た後に、絶縁膜に加熱処理を施す工程を実施し、 次いで、プラズマ処理により、絶縁膜上のレジスト・パ
    ターンの開口部の側壁をオーバーハング状に変形して開
    口縁を縮径する工程、更に、基板上に金属膜をスパッタ
    成膜する工程を実施することを特徴とするはんだバンプ
    の形成方法。
  2. 【請求項2】 絶縁膜に加熱処理を施す工程を高真空下
    で実施することを特徴とする請求項1に記載のはんだバ
    ンプの形成方法。
  3. 【請求項3】 絶縁膜が有機化合物膜であることを特徴
    とする請求項1又は2に記載のはんだバンプの形成方
    法。
  4. 【請求項4】 有機化合物膜がポリイミド膜であること
    を特徴とする請求項3に記載のはんだバンプの形成方
    法。
  5. 【請求項5】 金属膜がバリアメタル層を含む積層金属
    層であることを特徴とする請求項1から4のうちのいず
    れか1項に記載のはんだバンプの形成方法。
  6. 【請求項6】 積層金属層が、BLM(Ball Limitting
    Metal)層であることを特徴とする請求項5に記載のは
    んだバンプの形成方法。
  7. 【請求項7】 請求項1から6のいずれか1項に記載し
    たはんだバンプの形成方法を実施する際に、基板上に金
    属膜を成膜するスパッタ成膜装置であって、 電極パッド上、並びに絶縁膜上のはんだバンプ形成領域
    及び電極パッドとはんだバンプ形成領域とを結ぶ配線形
    成領域を開口したレジスト・パターンを有する基板にプ
    ラズマ処理を施して、レジスト・パターンの開口部の側
    壁をオーバーハング状に変形して開口縁を縮径するプラ
    ズマ処理装置と、 露出した絶縁膜及び電極パッド並びにレジスト膜を含む
    基板上に金属膜を成膜するスパッタ成膜装置本体とを備
    え、 プラズマ処理装置が、基板加熱手段として、少なくとも
    ランプ式加熱ヒータを具備していることを特徴とするス
    パッタ成膜装置。
  8. 【請求項8】 プラズマ処理装置が、ウエハを保持する
    ウエハステージに加熱手段を内蔵していることを特徴と
    する請求項7に記載のスパッタ成膜装置。
  9. 【請求項9】 請求項1から6のいずれか1項に記載し
    たはんだバンプの形成方法を実施する際に、基板上に金
    属膜を成膜するスパッタ成膜装置であって、 加熱手段を備えた予備真空室と、 電極パッド上、並びに絶縁膜上のはんだバンプ形成領域
    及び電極パッドとはんだバンプ形成領域とを結ぶ配線形
    成領域を開口したレジスト・パターンを有する基板にプ
    ラズマ処理を施して、レジスト・パターンの開口部の側
    壁をオーバーハング状に変形して開口縁を縮径する、予
    備真空室に連結されたプラズマ処理装置と、 露出した絶縁膜及び電極パッド並びにレジスト膜を含む
    基板上に金属膜を成膜するスパッタ成膜装置本体とを備
    えていることを特徴とするスパッタ成膜装置。
  10. 【請求項10】 予備真空室には、ウエハステージに内
    蔵させた電熱型加熱ヒータ及びランプ式加熱ヒータの少
    なくともいずれかが、加熱手段として設けられているこ
    とを特徴とする請求項9に記載のスパッタ成膜装置。
JP28977597A 1996-11-28 1997-10-22 はんだバンプの形成方法及びその装置 Pending JPH10214841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28977597A JPH10214841A (ja) 1996-11-28 1997-10-22 はんだバンプの形成方法及びその装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31767196 1996-11-28
JP8-317671 1996-11-28
JP28977597A JPH10214841A (ja) 1996-11-28 1997-10-22 はんだバンプの形成方法及びその装置

Publications (1)

Publication Number Publication Date
JPH10214841A true JPH10214841A (ja) 1998-08-11

Family

ID=26557744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28977597A Pending JPH10214841A (ja) 1996-11-28 1997-10-22 はんだバンプの形成方法及びその装置

Country Status (1)

Country Link
JP (1) JPH10214841A (ja)

Similar Documents

Publication Publication Date Title
US5933752A (en) Method and apparatus for forming solder bumps for a semiconductor device
US5877078A (en) Method of manufacturing a semiconductor device
US6130141A (en) Flip chip metallization
US5888892A (en) Metal layer pattern forming method
US7294217B2 (en) Electrical interconnect structures for integrated circuits and methods of manufacturing the same
JP3360461B2 (ja) メタル成膜工程の前処理方法
TWI556310B (zh) 用於半導體裝置封裝之鈍化層
US6426282B1 (en) Method of forming solder bumps on a semiconductor wafer
JPH10214841A (ja) はんだバンプの形成方法及びその装置
US5918144A (en) Method of manufacturing a semiconductor device
JP3331834B2 (ja) はんだボールバンプの形成方法
US6926818B1 (en) Method to enhance the adhesion between dry film and seed metal
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法
JP3641899B2 (ja) プラズマ処理方法
JP2021009911A (ja) 電子部品の製造方法
JP3409574B2 (ja) はんだボールバンプの形成方法
JPH0974097A (ja) バリアメタルの形成方法
JP2004247483A (ja) 回路基板の製造方法
JP3409569B2 (ja) はんだボールバンプの形成方法
JP3381454B2 (ja) 蒸着装置及びボールバンプの形成方法
JPH11219966A (ja) はんだバンプの製造方法
JP3721687B2 (ja) 半導体装置の製造方法
JP3395771B2 (ja) 半導体装置の加工方法、電子部品の製造方法
JPH09283527A (ja) はんだバンプの製造方法
JP3870469B2 (ja) 成膜前処理方法