JP3395771B2 - 半導体装置の加工方法、電子部品の製造方法 - Google Patents
半導体装置の加工方法、電子部品の製造方法Info
- Publication number
- JP3395771B2 JP3395771B2 JP2000323595A JP2000323595A JP3395771B2 JP 3395771 B2 JP3395771 B2 JP 3395771B2 JP 2000323595 A JP2000323595 A JP 2000323595A JP 2000323595 A JP2000323595 A JP 2000323595A JP 3395771 B2 JP3395771 B2 JP 3395771B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- photoresist
- wiring
- processing
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等の半導
体装置の加工方法およびこの加工方法を利用した電子部
品の製造方法に関するものである。
体装置の加工方法およびこの加工方法を利用した電子部
品の製造方法に関するものである。
【０００２】
【従来の技術】一般的に開発されるＬＳＩの製造にあっ
ては、工程の途中で再設計や一部修正が必用になる場合
がある。従来の加工方法におけるフローの例を図９、図
１０に示す。図９の半導体装置は、シリコン基板１、能
動素子及び受動素子を接続する銅配線からなる第１層配
線２、上層の第２層配線３、半田ボールを搭載するバリ
ヤメタル配線層４からなり、外部との接続に必用な電極
部に半田ボール５が搭載された状態となっている。ここ
に、前記半田ボール５上にはフォトレジストが設けられ
ておらず、前記再設計や一部修正に際しては、加工すべ
き領域の配線をＦＩＢやエキシマレーザ装置により直接
加工するのが一般的である。
ては、工程の途中で再設計や一部修正が必用になる場合
がある。従来の加工方法におけるフローの例を図９、図
１０に示す。図９の半導体装置は、シリコン基板１、能
動素子及び受動素子を接続する銅配線からなる第１層配
線２、上層の第２層配線３、半田ボールを搭載するバリ
ヤメタル配線層４からなり、外部との接続に必用な電極
部に半田ボール５が搭載された状態となっている。ここ
に、前記半田ボール５上にはフォトレジストが設けられ
ておらず、前記再設計や一部修正に際しては、加工すべ
き領域の配線をＦＩＢやエキシマレーザ装置により直接
加工するのが一般的である。
【０００３】図１０は所望の領域を加工した状態の断面
である。この場合、第１層あるいは第２層の配線を構成
する銅の原子量が大きいため、銅配線部分を除去するた
めに大きなエネルギーが必用とされるが、前述のＦＩＢ
等の手段では、除去のために供給し得るエネルギーに限
界があるため完全に除去することができず、残差が発生
することが避けられない。したがって、このような加工
には、残差を生じることなく全体を除去することのでき
る湿式エッチングを採用するのが一般的である。
である。この場合、第１層あるいは第２層の配線を構成
する銅の原子量が大きいため、銅配線部分を除去するた
めに大きなエネルギーが必用とされるが、前述のＦＩＢ
等の手段では、除去のために供給し得るエネルギーに限
界があるため完全に除去することができず、残差が発生
することが避けられない。したがって、このような加工
には、残差を生じることなく全体を除去することのでき
る湿式エッチングを採用するのが一般的である。
【０００４】
【発明が解決しようとする課題】しかしながら、エッチ
ングによれば所望の銅配線を加工することができるもの
の、接続点となる半田ボール５もエッチングされること
が避けられず、エッチング後の半田ボール５が図示のよ
うな異常形状となる場合があった。そして、このように
半田ボール５が異常形状となると、その後のリフロー処
理等において接続不良が生じ易いという問題がある。
ングによれば所望の銅配線を加工することができるもの
の、接続点となる半田ボール５もエッチングされること
が避けられず、エッチング後の半田ボール５が図示のよ
うな異常形状となる場合があった。そして、このように
半田ボール５が異常形状となると、その後のリフロー処
理等において接続不良が生じ易いという問題がある。
【０００５】本発明は上記事情に鑑みてなされたもの
で、半田ボールを異常形状とすることなく配線を加工す
ることが可能な加工方法を提供することを目的とする。
で、半田ボールを異常形状とすることなく配線を加工す
ることが可能な加工方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の加工方法は、外部に露出した導体に半田ボ
ールが搭載された半導体装置に前記半田ボールを覆うフ
ォトレジストを被せる工程と、配線層を除去すべき領域
のフォトレジストを除去する工程と、配線層を除去すべ
き領域の絶縁層を除去する工程と、フォトレジストおよ
び絶縁層が除去された半導体装置にエッチングを施して
所定範囲の導体を除去する工程と、エッチングが完了し
た半導体装置の半導体ボールからフォトレジストを除去
する工程と、を有することを特徴とする。また本発明
は、前記半田ボールの表面に酸素雰囲気中でプラズマ処
理を施した後、フォトレジストを被せることを特徴とす
る。また本発明は、前記フォトレジストを被せる工程
は、前記半田ボールに液状のフォトレジストを滴下して
振動させた後、加熱する処理からなることを特徴とす
る。また本発明は、前記配線層を除去すべき領域のフォ
トレジストを除去する処理がエキシマレーザまたはＦＩ
Ｂの照射により行われることを特徴とする。また本発明
は、前記絶縁層を除去する処理がエキシマレーザまたは
ＦＩＢの照射、または酸性液によるエッチングにより行
われることを特徴とする。また本発明は、前記導体を除
去するためのエッチングには、リン酸を含有するＰＨＣ
液、または、酸性液が用いられることを特徴とする。
め、本発明の加工方法は、外部に露出した導体に半田ボ
ールが搭載された半導体装置に前記半田ボールを覆うフ
ォトレジストを被せる工程と、配線層を除去すべき領域
のフォトレジストを除去する工程と、配線層を除去すべ
き領域の絶縁層を除去する工程と、フォトレジストおよ
び絶縁層が除去された半導体装置にエッチングを施して
所定範囲の導体を除去する工程と、エッチングが完了し
た半導体装置の半導体ボールからフォトレジストを除去
する工程と、を有することを特徴とする。また本発明
は、前記半田ボールの表面に酸素雰囲気中でプラズマ処
理を施した後、フォトレジストを被せることを特徴とす
る。また本発明は、前記フォトレジストを被せる工程
は、前記半田ボールに液状のフォトレジストを滴下して
振動させた後、加熱する処理からなることを特徴とす
る。また本発明は、前記配線層を除去すべき領域のフォ
トレジストを除去する処理がエキシマレーザまたはＦＩ
Ｂの照射により行われることを特徴とする。また本発明
は、前記絶縁層を除去する処理がエキシマレーザまたは
ＦＩＢの照射、または酸性液によるエッチングにより行
われることを特徴とする。また本発明は、前記導体を除
去するためのエッチングには、リン酸を含有するＰＨＣ
液、または、酸性液が用いられることを特徴とする。
【０００７】さらに、本発明の製造方法は、半導体装置
に半田ボールを搭載する工程と、半田ボールが搭載され
た半導体装置を基板に実装する工程との間に上記のいず
れかの加工方法を実行することを特徴とする。
に半田ボールを搭載する工程と、半田ボールが搭載され
た半導体装置を基板に実装する工程との間に上記のいず
れかの加工方法を実行することを特徴とする。
【０００８】
【発明の実施の形態】図１から図８迄は本発明の一実施
形態にかかる半導体装置の断面を加工フローの工程に従
って示したものである。シリコン基板１には、能動素子
及び受動素子を接続する厚さ１から２ミクロン程度の銅
配線からなる第１層配線２、上層の第２層配線３、半田
ボール５を搭載するバリヤメタル配線層４、１００ミク
ロン¢程度サイズを有する半田ボール５、及び厚さ５か
ら５０ミクロン程度のフォトレジスト６が形成され、残
余の部分は絶縁層７（必用に応じて複数層にわたる積層
構造とされる）となっている。図示のフリップ・チップ
ＬＳＩは、チップの表面に半田ボール５を搭載し チッ
プを直接回路基板に搭載することにより高密度、高速化
する手段として一般的に使用される。その製造方法とし
ては、拡散工程の完了したＬＳＩは所望機能を有するチ
ップに分割され、最終的に半田ボール５が取り付けられ
て完成する。このようにして半田ボール５が取り付けら
れて完成した後、設計側での設計ミスや製法上の異常が
判明すると、この異常を解消すべく配線を処理しなけれ
ば、ＬＳＩが使用不可となる。
形態にかかる半導体装置の断面を加工フローの工程に従
って示したものである。シリコン基板１には、能動素子
及び受動素子を接続する厚さ１から２ミクロン程度の銅
配線からなる第１層配線２、上層の第２層配線３、半田
ボール５を搭載するバリヤメタル配線層４、１００ミク
ロン¢程度サイズを有する半田ボール５、及び厚さ５か
ら５０ミクロン程度のフォトレジスト６が形成され、残
余の部分は絶縁層７（必用に応じて複数層にわたる積層
構造とされる）となっている。図示のフリップ・チップ
ＬＳＩは、チップの表面に半田ボール５を搭載し チッ
プを直接回路基板に搭載することにより高密度、高速化
する手段として一般的に使用される。その製造方法とし
ては、拡散工程の完了したＬＳＩは所望機能を有するチ
ップに分割され、最終的に半田ボール５が取り付けられ
て完成する。このようにして半田ボール５が取り付けら
れて完成した後、設計側での設計ミスや製法上の異常が
判明すると、この異常を解消すべく配線を処理しなけれ
ば、ＬＳＩが使用不可となる。
【０００９】例として 前述第１層配線２に不具合が発
見され、この第１層配線２の一部を切ることで不具合を
解消して所望の機能が得る場合を以下に説明する。ま
ず、図２に示すように、半田ボール５にフォトレジスト
が密着し易いように、酸素プラズマ雰囲気（O2雰囲気）
にて１００Ｗにて１０から２０分程度のプラズマ処理を
行う。その後フォトレジスト６を滴下し、数秒に１回程
度の緩やかな振動をさせ、N2またはO2雰囲気中で熱処理
（１００度から１５０度程度の温度下に３０分程度おく
処理）を施す。
見され、この第１層配線２の一部を切ることで不具合を
解消して所望の機能が得る場合を以下に説明する。ま
ず、図２に示すように、半田ボール５にフォトレジスト
が密着し易いように、酸素プラズマ雰囲気（O2雰囲気）
にて１００Ｗにて１０から２０分程度のプラズマ処理を
行う。その後フォトレジスト６を滴下し、数秒に１回程
度の緩やかな振動をさせ、N2またはO2雰囲気中で熱処理
（１００度から１５０度程度の温度下に３０分程度おく
処理）を施す。
【００１０】図２の状態から、フォトレジスト６の所定
の領域をエキシマレーザ装置又はＦＩＢ（Ｆｏｃｕｓ
Ｉｎｄｕｃｅｄ Ｂｅａｍ）を照射することにより部分
的に除去すると、図３の断面図に示す状態となる。
の領域をエキシマレーザ装置又はＦＩＢ（Ｆｏｃｕｓ
Ｉｎｄｕｃｅｄ Ｂｅａｍ）を照射することにより部分
的に除去すると、図３の断面図に示す状態となる。
【００１１】図３の状態から、フォトレジスト６を部分
的に除去した領域下の絶縁膜７をＦＩＢ装置、又はエキ
シマレーザ装置 又は酸系のエッチャントを用いた湿式
エッチングにより除去すると、図４の断面図に示す状態
となる。
的に除去した領域下の絶縁膜７をＦＩＢ装置、又はエキ
シマレーザ装置 又は酸系のエッチャントを用いた湿式
エッチングにより除去すると、図４の断面図に示す状態
となる。
【００１２】図４の状態から、リン酸等の入ったＰＨＣ
液（商品名、具体的には、リン酸７６．１±１．５％、
硝酸１．２６±０．１％、氷酢酸８．９±０．３％の
リン酸を主成分とする水溶液）又は硫酸等での湿式エッ
チングにより、銅配線からなる第２層配線３を除去する
と、図５の断面図に示す状態となる。
液（商品名、具体的には、リン酸７６．１±１．５％、
硝酸１．２６±０．１％、氷酢酸８．９±０．３％の
リン酸を主成分とする水溶液）又は硫酸等での湿式エッ
チングにより、銅配線からなる第２層配線３を除去する
と、図５の断面図に示す状態となる。
【００１３】図５の状態から、第１層配線と第２層配線
との間の層間絶縁膜をＦＩＢ装置やエキシマレーザ装
置、あるいは湿式エッチングにて除去すると、図６の断
面図に示す状態となる。
との間の層間絶縁膜をＦＩＢ装置やエキシマレーザ装
置、あるいは湿式エッチングにて除去すると、図６の断
面図に示す状態となる。
【００１４】図６の状態から、ＦＩＢ装置やエキシマレ
ーザ装置又はリン酸系のＰＨＣ液及び硫酸等を用いた湿
式エッチングで加工し、絶縁層７を除去して、銅配線で
できた第１層配線２を露出させると、図７の断面図に示
す状態となる。なお、除去すべき配線の深さ（何番目の
層か）に応じて、層間の絶縁層の除去と配線の除去との
工程を所定回数繰り返す。
ーザ装置又はリン酸系のＰＨＣ液及び硫酸等を用いた湿
式エッチングで加工し、絶縁層７を除去して、銅配線で
できた第１層配線２を露出させると、図７の断面図に示
す状態となる。なお、除去すべき配線の深さ（何番目の
層か）に応じて、層間の絶縁層の除去と配線の除去との
工程を所定回数繰り返す。
【００１５】さらに、図７の状態から、半田ボール５を
マスクしていたフォトレジスト６を除去すると、図８の
断面図に示すように、半田ボール５の表面が露出した状
態となる。以上の加工処理により 不具合箇所が修正さ
れ、かつ半田ボール５を用いて実装することが可能なフ
リップチップＬＳＩが出来上がる。またこのようにして
加工されたフリップチップＬＳＩ等の半導体装置は、基
板等に実装して使用する事が可能となる。
マスクしていたフォトレジスト６を除去すると、図８の
断面図に示すように、半田ボール５の表面が露出した状
態となる。以上の加工処理により 不具合箇所が修正さ
れ、かつ半田ボール５を用いて実装することが可能なフ
リップチップＬＳＩが出来上がる。またこのようにして
加工されたフリップチップＬＳＩ等の半導体装置は、基
板等に実装して使用する事が可能となる。
【００１６】
【発明の効果】以上の説明で明らかなように、本発明
は、半導体装置に乗せられた半田ボールにフォトレジス
トを被せ、所定領域のフォトレジストや絶縁層を除去
し、これにエッチングを施して所定範囲の導体を除去す
るから、銅などで構成された導体を容易に除去して、半
導体装置に必用な修正を施すことができる。また本発明
は、前記半田ボールの表面に酸素雰囲気中でプラズマ処
理を施すことにより、容易にフォトレジストを被せるこ
とができる。また本発明は、前記フォトレジストを被せ
る工程は、前記半田ボールに液状のフォトレジストを滴
下して振動させた後、加熱するから、レジスト被覆を確
実に行うことができる。 さらに、半導体装置に半田ボ
ールを搭載する工程と、半田ボールが搭載された半導体
装置を基板に実装する工程との間で導体をエッチングす
ることができるから、設計変更や異常の発見に際して、
容易に半導体装置内の配線を変更することができる。
は、半導体装置に乗せられた半田ボールにフォトレジス
トを被せ、所定領域のフォトレジストや絶縁層を除去
し、これにエッチングを施して所定範囲の導体を除去す
るから、銅などで構成された導体を容易に除去して、半
導体装置に必用な修正を施すことができる。また本発明
は、前記半田ボールの表面に酸素雰囲気中でプラズマ処
理を施すことにより、容易にフォトレジストを被せるこ
とができる。また本発明は、前記フォトレジストを被せ
る工程は、前記半田ボールに液状のフォトレジストを滴
下して振動させた後、加熱するから、レジスト被覆を確
実に行うことができる。 さらに、半導体装置に半田ボ
ールを搭載する工程と、半田ボールが搭載された半導体
装置を基板に実装する工程との間で導体をエッチングす
ることができるから、設計変更や異常の発見に際して、
容易に半導体装置内の配線を変更することができる。
【図１】 この発明の第一実施形態におけるレジスト前
の状態の断面図。
の状態の断面図。
【図２】 同じくレジスト後の断面図。
【図３】 同じくレジスト除去後の断面図。
【図４】 同じく絶縁膜除去後の断面図。
【図５】 同じく第２層配線除去後の断面図。
【図６】 同じく第２層配線下の絶縁膜除去後の断面
図。
図。
【図７】 同じく第１層配線除去後の断面図。
【図８】 同じく半田ボールのレジスト除去後の断面
図。
図。
【図９】 従来例の断面図。
【図１０】 従来例における半田ボール変形状態の断面
図。
図。
１ 基板 ２ 第１層配線 ３ 第２層配線 ４
バリヤメタル配線層 ５ 半田ボール ６ フォトレジスト ７
絶縁層
バリヤメタル配線層 ５ 半田ボール ６ フォトレジスト ７
絶縁層
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/66
Claims (7)
- 【請求項１】 表面の導体に接して半田ボールが搭載さ
れた半導体装置に前記半田ボールを覆うフォトレジスト
を被せる工程と、 配線層を除去すべき領域のフォトレジストを除去する工
程と、 配線層を除去すべき領域の絶縁層を除去する工程と、 フォトレジストおよび絶縁層が除去された半導体装置に
エッチングを施して所定範囲の配線層を除去する工程
と、 エッチングが完了した半導体装置の半導体ボールからフ
ォトレジストを除去する工程と、を有することを特徴と
する半導体装置の加工方法。 - 【請求項２】 前記半田ボールの表面に酸素雰囲気中で
プラズマ処理を施した後、フォトレジストを被せること
を特徴とする請求項１記載の半導体装置の加工方法。 - 【請求項３】 前記フォトレジストを被せる工程は、前
記半田ボールに液状のフォトレジストを滴下して振動さ
せた後、加熱する処理からなることを特徴とする請求項
１または２に記載の半導体装置の加工方法。 - 【請求項４】 前記配線層を除去すべき領域のフォトレ
ジストを除去する処理がエキシマレーザまたはＦＩＢの
照射により行われることを特徴とする請求項１ないし３
のいずれかに記載の半導体装置の加工方法。 - 【請求項５】 前記絶縁層を除去する処理がエキシマレ
ーザまたはＦＩＢの照射、若しくは酸性液によるエッチ
ングにより行われることを特徴とする請求項１ないし４
のいずれかに記載の半導体装置の加工方法。 - 【請求項６】 前記導体を除去するためのエッチングに
は、リン酸を含有する液、または、酸性液が用いられる
ことを特徴とする請求項１ないし５のいずれかに記載の
半導体装置の加工方法。 - 【請求項７】 半導体装置に半田ボールを搭載する工程
と、半田ボールが搭載された半導体装置を基板に実装す
る工程との間に、請求項１ないし６のいずれかに記載の
加工方法を実行することを特徴とする電子部品の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000323595A JP3395771B2 (ja) | 2000-10-24 | 2000-10-24 | 半導体装置の加工方法、電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000323595A JP3395771B2 (ja) | 2000-10-24 | 2000-10-24 | 半導体装置の加工方法、電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134543A JP2002134543A (ja) | 2002-05-10 |
| JP3395771B2 true JP3395771B2 (ja) | 2003-04-14 |
Family
ID=18801240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000323595A Expired - Fee Related JP3395771B2 (ja) | 2000-10-24 | 2000-10-24 | 半導体装置の加工方法、電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3395771B2 (ja) |
-
2000
- 2000-10-24 JP JP2000323595A patent/JP3395771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134543A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3554685B2 (ja) | Ｉｃチップを支持基板に接合する方法 | |
| US6566232B1 (en) | Method of fabricating semiconductor device | |
| US6861345B2 (en) | Method of disposing conductive bumps onto a semiconductor device | |
| TWI578416B (zh) | 封裝載板及其製作方法 | |
| US6699782B2 (en) | Method of fabricating a wafer level package | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| JP2004335915A (ja) | 半導体装置の製造方法 | |
| JP2002016096A (ja) | 半導体装置とその製造方法 | |
| JP2019102522A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3395771B2 (ja) | 半導体装置の加工方法、電子部品の製造方法 | |
| JP2003347471A (ja) | 半導体装置及びその製造方法 | |
| JP2008130880A (ja) | 半導体装置の製造方法 | |
| JP3410651B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10242028A (ja) | 層間絶縁膜とレジスト材料層との密着性改善方法 | |
| US6926818B1 (en) | Method to enhance the adhesion between dry film and seed metal | |
| JPH10224013A (ja) | 回路基板の製造法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JPH01154536A (ja) | 半導体装置の製造方法 | |
| KR19990083216A (ko) | 반도체 장치의 제조 방법 | |
| KR100712815B1 (ko) | 반도체소자의 소결수행방법 | |
| JP2000269326A (ja) | 半導体装置の製造方法 | |
| JP2002280451A (ja) | 多層配線形成方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JP2020167355A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2001298025A (ja) | 半導体集積回路装置の部分加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |