JP2020167355A - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2020167355A
JP2020167355A JP2019069318A JP2019069318A JP2020167355A JP 2020167355 A JP2020167355 A JP 2020167355A JP 2019069318 A JP2019069318 A JP 2019069318A JP 2019069318 A JP2019069318 A JP 2019069318A JP 2020167355 A JP2020167355 A JP 2020167355A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor package
pedestal portion
pedestal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019069318A
Other languages
English (en)
Other versions
JP7335036B2 (ja
Inventor
正典 進藤
Masanori Shindo
正典 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2019069318A priority Critical patent/JP7335036B2/ja
Priority to US16/817,579 priority patent/US11664314B2/en
Priority to CN202010170321.1A priority patent/CN111755345A/zh
Publication of JP2020167355A publication Critical patent/JP2020167355A/ja
Priority to US18/301,949 priority patent/US20230253326A1/en
Application granted granted Critical
Publication of JP7335036B2 publication Critical patent/JP7335036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】仮支持体を用い、外部接続端子の接続強度が高い半導体パッケージを簡便に製造することができる半導体パッケージの製造方法及び外部接続端子の接続強度を高めることができる半導体パッケージを提供する。【解決手段】仮支持体１６上に、下地部２０及び下地部上に配置された導電性の台座部２２を形成し、仮支持体の下地部及び台座部を形成した側に、台座部と電気的に接続された半導体素子７０を配置し、下地部、台座部、及び半導体素子が埋設された状態になる絶縁層８２を仮支持体上に形成する。次いで、仮支持体を除去することにより、下地部及び絶縁層の仮支持体側の表面を露出させ、さらに露出した下地部を除去することにより、台座部を絶縁層の表面よりも凹んだ状態で露出させる。露出した台座部上に外部接続端子１１０を形成して半導体パッケージ１２０が製造される。【選択図】図１５

Description

本開示は、半導体パッケージ及び半導体パッケージの製造方法に関する。
半導体チップを樹脂で封止した半導体パッケージは、例えば、シリコンウエハ等の半導体基板を用いて薄膜形成、パターニングを繰り返して回路パターンを形成した後、再配線の形成、外部接続端子の形成、樹脂封止などの種々の工程を経て製造される。外部接続端子としては半田ボールが用いられる場合が多い。
例えば、特許文献１〜３には、絶縁層内に半導体チップと電気的に接続された再配線が形成され、絶縁層の開口部において、再配線と電気的に接続する下地金属膜とバリアメタルが積層され、さらにバリアメタル上に外部接続用の金属端子（外部接続端子）として、半田ボールが形成された構成を有する半導体装置が開示されている。下地金属膜を下地（シード層）として電解めっき法によりバリアメタルを形成し、バリアメタル上に金属端子として半田ボールを付着させることが開示されている。
また、特許文献４には、導電性仮支持体上に、配線を形成し、半導体素子を搭載し、配線と導通した半導体素子を樹脂封止した後、導電性仮支持体を除去して配線を露出し、外部接続端子が形成される箇所以外に絶縁層を形成し、さらに配線の絶縁層が形成されていな箇所に外部接続端子を形成する半導体パッケージの製造方法などが開示されている。
特開２０１１−１６６０７２号公報 特開２０１４−１９７７１１号公報 特開２０１６−６６８２０号公報 特開２０１１−１４６７５１号公報
また、半導体チップを樹脂で封止した半導体パッケージの製造方法として、例えば、ガラス基板等の仮支持体上に、外部接続端子を配置するための台座部としてＣｕ層、絶縁膜、再配線、半導体チップを順次構築し、樹脂でモールド封止した後、仮支持体を除去し、仮支持体を除去した側の絶縁層から露出するＣｕ層上に、さらにバリアメタルの台座部として無電解めっきによってＮｉ層（Ｎｉ台座）を形成し、Ｎｉ台座上に外部接続端子として半田ボールを載置する方法がある。
上記のように仮支持体を用いる方法では、仮支持体を除去する前までは安定して搬送や成膜を行うことができる。しかし、仮支持体を除去した後は、デバイスとしての強度が大きく低下し、取扱い性が低下する。そのため、仮支持体を除去した後、台座部としてＮｉ層を形成するための無電解めっきのようなウエットプロセスはデバイスの損傷を招く可能性がある。そこで、例えば、再度、仮支持体を取り付けて安定性、取扱い性を向上させることも考えられるが、この場合、余計なプロセスが必要となり、製造コストの上昇につながってしまう。
図２４は、上記のように仮支持体（図示せず）上の所定の位置に台座部としてＣｕ層（Ｃｕ台座）２２０、再配線２４０等を形成し、仮支持体を除去して露出したＣｕ台座２２０上にさらに無電解めっきによってＮｉ層（Ｎｉ台座）２２２を形成した場合の台座部と外部接端子との接続部分の一例を概略的に示している。仮支持体を除去した後、台座部として、Ｃｕ層２２０上に無電解めっきによってＮｉ層（Ｎｉ台座）２２２を形成すると、Ｎｉ台座２２２は側面が絶縁膜２３０から露出し、下地のＣｕ層（Ｃｕ台座）２２０よりも広がった状態で形成される。このような下地のＣｕ台座２２０よりも広がったＮｉ台座２２２上に半田ボール２１０を載置して接続すると、Ｃｕ台座２２０と半田ボール２１０との実効的な接続面積が少なく、端子強度が不足する可能性がある。
本開示は、仮支持体を用い、外部接続端子の接続強度が高い半導体パッケージを簡便に製造することができる半導体パッケージの製造方法及び外部接続端子の接続強度を高めることができる半導体パッケージを提供することを目的とする。
本開示に係る半導体パッケージの製造方法は、仮支持体上に、下地部及び前記下地部上に配置された導電性の台座部を形成する工程と、
前記仮支持体の前記下地部及び前記台座部を形成した側に、前記台座部と電気的に接続された半導体素子を配置する工程と、
前記下地部、前記台座部、及び前記半導体素子が埋設された状態になる絶縁層を前記仮支持体上に形成する工程と、
前記仮支持体を除去することにより、前記下地部及び前記絶縁層の前記仮支持体側の表面を露出させる工程と、
前記露出した前記下地部を除去することにより、前記台座部を前記絶縁層の前記表面よりも凹んだ状態で露出させる工程と、
前記露出した前記台座部上に外部接続端子を形成する工程と、
を含む。
本開示に係る半導体パッケージは、外部接続端子と、
前記外部接続端子が形成された導電性の台座部と、
前記台座部と電気的に接続された半導体素子と、
前記台座部及び前記半導体素子が埋設された絶縁層と、を含み、
前記台座部は、前記外部接続端子が形成された面が前記絶縁層の表面よりも凹んだ状態で前記絶縁層に埋設されている。
本開示によれば、仮支持体を用い、外部接続端子の接続強度が高い半導体パッケージを簡便に製造することができる半導体パッケージの製造方法及び外部接続端子の接続強度を高めることができる半導体パッケージが提供される。
本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体パッケージにおける台座部と外部接続端子との接続部分の一例を示す概略図である。 本開示の第１実施形態に係る半導体パッケージにおける台座部と外部接続端子との接続部分の一例を示す概略図である。 本開示の第２実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第２実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第２実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第２実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第２実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 本開示の第２実施形態に係る半導体パッケージの製造方法の一例を示す概略断面図である。 従来の半導体パッケージにおける台座部と外部接続端子との接続部分の一例を示す模式図である。
以下、本開示の実施形態（本実施形態）について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。また、本明細書において「工程」との語は、独立した工程だけでなく、他の工程と明確に区別できない場合であっても工程の所期の目的が達成されれば、本用語に含まれる。
［半導体パッケージの製造方法］
まず、本実施形態に係る半導体パッケージの製造方法について説明する。
本実施形態に係る半導体パッケージの製造方法は、
仮支持体上に、下地部及び前記下地部上に配置された導電性の台座部を形成する工程と、
前記仮支持体の前記下地部及び前記台座部を形成した側に、前記台座部と電気的に接続された半導体素子を配置する工程と、
前記下地部、前記台座部、及び前記半導体素子が埋設された状態になる絶縁層を前記仮支持体上に形成する工程と、
前記仮支持体を除去することにより、前記下地部及び前記絶縁層の前記仮支持体側の表面を露出させる工程と、
前記露出した前記下地部を除去することにより、前記台座部を前記絶縁層の前記表面よりも凹んだ状態で露出させる工程と、
前記露出した前記台座部上に外部接続端子を形成する工程と、
を含む。
前記絶縁層を形成する工程は、前記下地部及び前記台座部が埋設された状態になる第１絶縁層を前記仮支持体上に形成する工程と、
前記台座部と電気的に接続された前記半導体素子を前記第１絶縁層上に配置する工程の後、前記半導体素子が埋設された状態になる第２絶縁層を形成する工程と、を含んでもよい。
また、前記仮支持体上に前記下地部及び前記台座部を形成する工程は、
前記仮支持体上に前記下地部を形成するための下地層を形成する工程と、
前記下地層上に前記台座部を形成する領域が開口したレジストマスクを形成する工程と、
前記下地層上の前記レジストマスクが開口した領域に前記台座部を形成する工程と、
前記レジストマスクを除去する工程と、
前記台座部をマスクとして前記下地層の前記台座部が形成されていない領域をエッチングすることにより前記下地部を形成する工程と、を含んでもよい。
また、前記仮支持体上に前記下地部及び前記台座部を形成する工程は、
前記台座部を電解めっきによって形成する工程を含んでもよい。
本実施形態に係る半導体パッケージの製造方法によれば、仮支持体上に下地部を形成し、さらに下地部上に、外部接続端子を形成するための台座部を形成するため、仮支持体を除去した後に無電解めっき等によって台座部を形成する必要がない。また、本実施形態に係る半導体パッケージの製造方法によれば、仮支持体の除去及び下地部の除去により、台座部の側面が絶縁層に埋もれ、外部接続端子を形成する面が絶縁層の表面よりも凹んだ状態で露出される。そのため、特許文献４に開示されている方法のように仮支持体を除去した後に外部接続端子を形成する領域以外に再度絶縁層を形成する必要がなく、下地部を除去した後の台座部上に外部接続端子を形成することで、端子強度が高い半導体パッケージを製造することができる。
＜第１実施形態に係る半導体パッケージの製造方法＞
以下、図面を参照しながら本実施形態に係る半導体パッケージの製造方法の一例（第１実施形態）について説明する。
図１〜図１５は、それぞれ第１実施形態に係る半導体パッケージの製造方法の一例を概略的に示している。第１実施形態では、台座部を電解めっきによって形成し、絶縁層として台座部が埋設された第１絶縁層と、半導体素子が埋設された第２絶縁層を形成する。
（仮支持体の準備）
まず、仮支持体を準備する。本実施形態で用いる仮支持体１６は、ガラス基板１０上に、仮固定層１２と、保護層１４とを積層して構成されている（図１）。なお、仮支持体は図１に示す構成に限定されず、後述するモールド封止後の半導体パッケージ本体１００（図１１参照）を構築し得る剛性を有し、仮支持体上に半導体パッケージ本体を構築した後、除去できるものであればよい。
仮固定層１２は、ガラス基板１０を透過した紫外線レーザによって分解する材料で構成される。例えば、ガラス基板１０上に仮固定剤を塗布、乾燥することで、厚みが０．２５μｍ程度の仮固定層１２を形成する。仮支持体１６上に後述する半導体パッケージ本体１００を構築した後、ガラス基板１０側から紫外線レーザを照射することで仮固定層１２が分解し、仮支持体１６のガラス基板１０と半導体パッケージ本体１００とを分離させることができる。
保護層１４は、例えばスパッタリングによって形成した厚みが０．１５μｍ程度のＴｉ膜で構成されている。仮固定層１２上に保護層１４を形成しておくことで、仮支持体１６上に半導体パッケージ本体１００を構築する工程において仮固定層１２がダメージを受けることを抑制することができる。また、仮支持体１６上に半導体パッケージ本体１００を構築した後、ガラス基板１０側から紫外線レーザを照射して仮固定層１２を分解する際、保護層１４によって紫外線レーザが透過することが妨げられ、紫外線レーザによる半導体パッケージ本体１００のダメージを抑制することができる。
（下地部の形成）
仮支持体１６上に下地部としてシード層２０を形成する。シード層２０は、台座部としてのＮｉ層２２を電解めっきによって形成する際の通電ための層である。
シード層２０を形成する方法は限定されないが、例えば、下地部２０を形成するための下地層として、仮支持体１６（保護層１４）上の全面に例えば厚みが０．３〜０．６μｍ程度のＣｕ層２０Ａをスパッタ成膜する（図２）。
次いで、Ｃｕ層２０Ａ上に、台座部２２を形成する領域が開口するようにレジストマスク２４を形成する（図３）。レジストマスク２４はフォトリソグラフィによって形成ればよい。例えば感光性絶縁材料をスピンコート法によってＣｕ層２０Ａ上に塗布した後、露光及び現像によってパターニングを行うことで、Ｃｕ層２０Ａ上の所定の位置にレジストマスク２４を形成する。
（台座部の形成）
次いで、後述する外部接続端子１１０（図１５参照）を形成するための導電性の台座部２２を形成する。台座部２２は、再配線４０を構成するＣｕの、外部接続端子１１０への拡散を抑制するバリアメタルとして機能する。台座部２２として、例えば電解めっきによって厚みが５μｍ程度のＮｉ層（Ｎｉ台座）２２を形成する。具体的には、レジストマスク２４の開口部２６から露出するＣｕ層２０Ａをめっき液に浸漬し、ウエハ外周部の僅かに露出したシード層２０Ａに接続されためっき電極（図示せず）に電流を供給する。これにより、Ｃｕ層２０Ａ上のレジストマスク２４が形成されていない領域（開口部）２６にＮｉ層（Ｎｉ台座）２２が形成される（図４）。
電解めっきによってＮｉ台座２２を形成した後、アッシングプロセス又は有機溶剤などを用いてレジストマスク２４を除去する（図５）。
レジストマスク２４を除去した後、Ｃｕ層２０ＡのうちＮｉ台座２２が形成されていない領域（Ｃｕ層２０Ａが露出している部分）をエッチングによって除去する（図６）。エッチングを行うことで、Ｎｉ台座２２がマスクとなり、Ｃｕ層２０ＡにおいてＮｉ層２２が形成されていない部分が除去され、下地部（シード層）２０が形成される。なお、Ｃｕ層２０Ａのレジストマスク２４が形成されていない領域が除去されて露出した保護層（Ｔｉ層）１４はエッチングされずに残存する。
（第１絶縁層、再配線、接合電極の形成）
外部接続端子１１０の台座部となるＮｉ層（Ｎｉ台座）２２を形成した後、仮支持体１６上に、Ｎｉ台座２２と、半導体素子を備えた後述のフリップチップ７０（図９参照）とが、再配線４０等を介して電気的に接続するように第１絶縁層３０及び再配線４０を形成する。例えば、第１絶縁層３０としてポリイミド、再配線４０としてＣｕを用い、公知のフォトリソグラフィ及びエッチングによって第１絶縁層３０に下地部２０及びＮｉ台座２２が埋設された状態となり、第１絶縁層３０の開口部４２から再配線４０の一部が露出するように第１絶縁層３０及び再配線４０を形成する（図７）。また、下地部２０が形成されていない領域では第１絶縁層３０が仮支持体１６と接した状態となる。
次いで、第１絶縁層３０の開口部４２において再配線４０と接続する接合電極５０を形成する（図８）。接合電極５０は、再配線４０を構成するＣｕの拡散を抑制するバリアメタル効果を有する金属で形成する。例えば、接合電極５０を形成する領域が露出するようにフォトリソグラフィによってレジストマスク（図示せず）を形成し、電解めっきによって例えば厚さ５μｍ程度のＮｉ層を形成する。開口部４２から露出する再配線４０の一部がシード層となり、第１絶縁層３０の開口部４２において再配線４０と接続する接合電極５０が形成される。
（半導体素子の配置）
次いで、仮支持体１６の下地部２０及びＮｉ台座２２を形成した側に、Ｎｉ台座２２と電気的に接続される半導体素子を配置する。本実施形態で用いる半導体素子は限定されず、ＬＳＩチップ、ＩＣチップ等、所望の素子を用いることができる。例えば、半導体基板にトランジスタ、抵抗素子、キャパシタ等の回路素子を形成した半導体素子６８と、回路素子形成面に保護膜として絶縁膜６６が形成されたフリップチップ７０を用いることができる（図９）。絶縁膜６６の一部には開口部６５が形成されており、開口部６５には半導体素子６８と電気的に接続する接合電極としてバリアメタル効果のあるＮｉ層６４と、接合電極６４上にＳｎＡｇ等の半田で構成された接続半田端子６２が形成されている。
フリップチップ７０側の接続半田端子６２と、仮支持体１６側の接合電極５０との位置を合わせて密着させ、熱及び圧力を加えて接合させる（図１０）。これにより、半導体素子６８が、接合後の接続半田端子６２、接合電極５０，６４、及び再配線４０を介してＮｉ台座２２と電気的に接続されるとともに、第１絶縁層３０上に配置される。
（モールド封止）
Ｎｉ台座２２と半導体素子６８とを電気的に接続した後、エポキシ樹脂などの熱硬化性樹脂によってモールド封止して半導体素子６８が埋設された状態になる第２絶縁層８０を形成する（図１１）。これにより、これにより、絶縁層８２（第１絶縁層３０及び第２絶縁層８０）内に、シード層２０、Ｎｉ台座２２、再配線４０、接合電極５０，６４、接続半田端子６２、及びフリップチップ７０が埋設された半導体パッケージ本体１００が形成される。
（仮支持体の除去）
モールド封止後、仮支持体１６を除去することにより、下地部２０及び絶縁層８２（第１絶縁層３０）の仮支持体１６側の表面を露出させる。
まず、ガラス基板１０側から紫外線レーザ（例えば、波長３５５ｎｍ以上のＴＨＧレーザ）を照射して仮支持体１６のガラス基板１０と半導体パッケージ本体１００とを分離させる（図１２）。ガラス基板１０を透過した紫外線レーザによって仮固定層１２が分解し、仮支持体１６のガラス基板１０は半導体パッケージ本体１００から分離し、保護層１４は第１絶縁層３０に付着した状態となる。なお、保護層１４によって半導体パッケージ本体１００側への紫外線レーザの透過が妨げられ、紫外線レーザによる半導体パッケージ本体１００へのダメージを抑えることができる。
紫外線レーザの照射によってガラス基板１０を分離した後、洗浄して第１絶縁層３０側に残留する仮固定層１２の残留物を除去する。
ガラス基板１０の分離後、さらに半導体パッケージ本体１００から保護層（Ｔｉ層）１４を除去する。例えばエッチング液としてアルカリ性薬液を用いて保護層（Ｔｉ層）１４を除去することで、シード層２０及び第１絶縁層３０の仮支持体１６（保護層１４）と接していた面が露出する（図１３）。
（シード層の除去）
次いで、仮支持体１６の除去によって露出したシード層２０を除去する（図１４）。例えば、酸系薬液によってシード層２０をエッチングする。これにより、Ｎｉ台座２２は、再配線４０と接続している面と側面は第１絶縁層３０に埋設され、外部接続端子１１０を形成する面は第１絶縁層３０の表面（仮支持体１６を除去して露出した面）よりも凹んだ状態で露出する。
（外部接続端子の形成）
シード層２０を除去して露出したＮｉ台座２２上に外部接続端子１１０を形成する。例えばボール搭載方式によってＮｉ台座２２上に半田ボールを配置して外部接続端子１１０を形成する（図１５）。
以上の工程を経て、第１実施形態に係る半導体パッケージ１２０が製造される。
第１実施形態に係る半導体パッケージの製造方法によれば、仮支持体１６上に、下地部２０と、外部接続端子１１０を形成するための台座部２２とを予め形成し、半導体パッケージ本体１００を構築した後、仮支持体１６及び下地部２０を除去することで、台座部２２が絶縁層８２の表面よりも凹んだ状態で露出される。そのため、仮支持体を除去した後に、無電解めっき等によって台座部を形成したり、外部接続端子１１０を形成する領域以外の絶縁層８２（第１絶縁層３０）上に絶縁層を形成する必要がなく、半導体パッケージ１２０を簡便に製造することができる。
また、製造された半導体パッケージ１２０は、台座部２２は、外部接続端子１１０が形成された面が第１絶縁層３０よりも凹んだ状態で、台座部２２の側面は第１絶縁層３０に埋め込まれているため、外部接続端子１１０の接続強度を高めることができる。
［半導体パッケージ］
次に、本実施形態に係る半導体パッケージについて説明する。
本実施形態に係る半導体パッケージは、外部接続端子と、前記外部接続端子が形成された導電性の台座部と、前記台座部と電気的に接続された半導体素子と、前記台座部及び前記半導体素子が埋設された絶縁層と、を含み、前記台座部は、前記外部接続端子が形成された面が前記絶縁層の表面よりも凹んだ状態で前記絶縁層に埋設されている。
前記絶縁層は、前記台座部が埋設された第１絶縁層と、前記半導体素子が埋設された第２絶縁層とを含み、前記台座部は、前記外部接続端子が形成された面が前記第１絶縁層の表面よりも凹んだ状態で前記第１絶縁層に埋設されていてもよい。
本実施形態に係る半導体パッケージは、台座部の側面が絶縁層に埋め込まれ、絶縁層の表面よりも凹んだ状態の面に外部接続端子が形成されているため、外部接続端子の接続強度を高めることができる。
＜第１実施形態に係る半導体パッケージ＞
以下、図面を参照しながら本実施形態に係る半導体パッケージの一例（第１実施形態）について説明する。
本実施形態に係る半導体パッケージは、例えば前述した第１実施形態に係る半導体パッケージの製造方法によって製造することができ、図１５に示す構成を有する。図１６は、第１実施形態に係る半導体パッケージにおける台座部と外部接続端子との接続部分の一例を示す概略図である。
第１実施形態に係る半導体パッケージ１２０は、外部接続端子である半田ボール１１０と、外部接続端子１１０が形成された導電性の台座部２２と、台座部２２が埋設された第１絶縁層３０と、台座部２２と電気的に接続された半導体素子６８と、半導体素子６８が埋設された第２絶縁層８０とを含み、台座部２２は、外部接続端子１１０が形成された面が第１絶縁層３０の表面よりも凹んだ状態で第１絶縁層３０に埋設されている。
第１実施形態に係る半導体パッケージ１２０は、外部接続端子１１０が形成された面が第１絶縁層３０よりも凹んだ状態であり、台座部２２の側面は第１絶縁層３０に埋め込まれているため、外部接続端子１１０の接続強度を高めることができる。
なお、外部接続端子としては半田ボールに限定されず、外部接続端子として公知の導電性材料、形成方式を採用することができる。
例えば、図１７に示すように、外部接続端子として、台座部２２上及び台座部２２周辺の第１絶縁層３０上にも配置された半田ボール１１２を設けてもよい。このように半田ボール１１２が、台座部２２の周辺で段差となっている第１絶縁層３０上にも載った状態で配置されていれば、半田ボール１１２は台座部２２との接続のほか、台座部２２の周辺で段差となっている第１絶縁層３０によっても支持され、外部接続端子の接続強度をより高めることができる。
＜第２実施形態＞
第１実施形態では、絶縁層として台座部が埋設された第１絶縁層と、半導体素子が埋設された第２絶縁層を形成する場合について説明したが、台座部と半導体素子が１つの絶縁層に埋設されてもよい。
図１８〜図２３は、台座部と半導体素子が同じ絶縁層に埋設された半導体パッケージを製造する方法を示している。
まず、第１実施形態と同様に、仮支持体１６上に、下地部２０と、台座部２２を形成する（図１８）。
次いで、仮支持体１６上に半導体素子７２を配置し、台座部２２と半導体素子７２とが電気的に接続するように再配線４４を形成する（図１９）。
そして、エポキシ樹脂等の熱硬化性樹脂でモールド封止する（図２０）。これにより、下地部２０と、台座部２２と、再配線４４と、半導体素子７２とが埋設され、下地部２０と半導体素子７２が配置されてない領域では仮支持体１６と接する絶縁層８４が形成される。
モールド封止後、第１実施形態と同様にして仮支持体１６を除去する（図２１）。
さらに、露出した下地部２０をエッチングにより除去する（図２２）。これにより、台座部２２の側面は絶縁層８４に埋め込まれ、台座部２２の外部接続端子を形成する面は絶縁層８４の表面（仮支持体１６を除去して露出した面）よりも凹んだ状態で露出する。
そして、露出した台座部２２上に半田ボールを載置して外部接続端子１１０を形成する。
このような工程により、台座部２２と半導体素子７２が同じ絶縁層８４に埋設された第２実施形態に係る半導体パッケージ１４０が製造される。
第２実施形態に係る半導体パッケージの製造方法によれば、仮支持体１６上に、下地部２０と、外部接続端子１１０を形成するための台座部２２とを予め形成し、半導体素子７２の配置、再配線４４の形成、樹脂封止による絶縁層８４の形成により半導体パッケージ本体を構築した後、仮支持体１６及び下地部２０を除去することで、台座部２２が絶縁層８４の表面よりも凹んだ状態で露出される。そのため、仮支持体１６を除去した後に、無電解めっき等によって台座部を形成したり、外部接続端子１１０を形成する領域以外の絶縁層８４上に絶縁層を形成する必要がなく、半導体パッケージ１４０を簡便に製造することができる。
また、製造された半導体パッケージ１４０は、台座部２２は、外部接続端子１１０が形成された面が絶縁層８４よりも凹んだ状態で、台座部２２の側面は絶縁層８４に埋め込まれているため、外部接続端子１１０の接続強度を高めることができる。
以上、本開示に係る半導体パッケージの製造方法及び半導体パッケージの例について説明したが、本開示に係る半導体パッケージの製造方法及び半導体パッケージは、上記実施形態に限定されない。
例えば、上記実施形態では、台座部を電解めっきによって形成する場合について説明したが、これに限定されない。例えば、台座部はスパッタ法などの成膜法によって形成してもよい。また、仮支持体上に、下地部となる下地層と、台座部となる導電層とを順次形成して下地層と導電層を積層した後、導電層上に所定の領域にレジストマスクを形成し、レジストマスクが形成されていない領域の導電層、下地層を順次除去することで、台座部と下地部を形成してもよい。
また、半導体パッケージを構成する材料、サイズ、形状、厚みなどは適宜設定すればよい。例えば台座部及び接合電極の構成材料としてはＮｉに限定されず、Ｔａ、ＴａＮなどのバリアメタル効果を有する金属によって形成してもよい。また、再配線の材料もＣｕに限定されず、Ａｌなど配線として使用される公知の材料を用いることができる。
１０ ガラス基板
１２ 仮固定層
１４ 保護層
１６ 仮支持体
２０ シード層（下地部の一例）
２２ 台座部
２４ レジストマスク
３０ 第１絶縁層
４０ 再配線
４４ 再配線
５０ 接合電極
６２ 接続半田端子
６４ 接合電極
６６ 絶縁膜
６８ 半導体素子
７０ フリップチップ
７２ 半導体素子
８０ 第２絶縁層
８２ 絶縁層
８４ 絶縁層
１００ 半導体パッケージ本体
１１０ 半田ボール（外部接続端子の一例）
１１２ 半田ボール（外部接続端子の一例）
１２０ 半導体パッケージ
１４０ 半導体パッケージ
２１０ 半田ボール

Claims (6)

  1. 仮支持体上に、下地部及び前記下地部上に配置された導電性の台座部を形成する工程と、
    前記仮支持体の前記下地部及び前記台座部を形成した側に、前記台座部と電気的に接続された半導体素子を配置する工程と、
    前記下地部、前記台座部、及び前記半導体素子が埋設された状態になる絶縁層を前記仮支持体上に形成する工程と、
    前記仮支持体を除去することにより、前記下地部及び前記絶縁層の前記仮支持体側の表面を露出させる工程と、
    前記露出した前記下地部を除去することにより、前記台座部を前記絶縁層の前記表面よりも凹んだ状態で露出させる工程と、
    前記露出した前記台座部上に外部接続端子を形成する工程と、
    を含む半導体パッケージの製造方法。
  2. 前記絶縁層を形成する工程は、
    前記下地部及び前記台座部が埋設された状態になる第１絶縁層を前記仮支持体上に形成する工程と、
    前記台座部と電気的に接続された前記半導体素子を前記第１絶縁層上に配置する工程の後、前記半導体素子が埋設された状態になる第２絶縁層を形成する工程と、
    を含む請求項１に記載の半導体パッケージの製造方法。
  3. 前記仮支持体上に前記下地部及び前記台座部を形成する工程は、
    前記仮支持体上に前記下地部を形成するための下地層を形成する工程と、
    前記下地層上に前記台座部を形成する領域が開口したレジストマスクを形成する工程と、
    前記下地層上の前記レジストマスクが開口した領域に前記台座部を形成する工程と、
    前記レジストマスクを除去する工程と、
    前記台座部をマスクとして前記下地層の前記台座部が形成されていない領域をエッチングすることにより前記下地部を形成する工程と、
    を含む請求項１又は請求項２に記載の半導体パッケージの製造方法。
  4. 前記仮支持体上に前記下地部及び前記台座部を形成する工程は、
    前記台座部を電解めっきによって形成する工程を含む請求項１〜請求項３のいずれか１項に記載の半導体パッケージの製造方法。
  5. 外部接続端子と、
    前記外部接続端子が形成された導電性の台座部と、
    前記台座部と電気的に接続された半導体素子と、
    前記台座部及び前記半導体素子が埋設された絶縁層と、を含み、
    前記台座部は、前記外部接続端子が形成された面が前記絶縁層の表面よりも凹んだ状態で前記絶縁層に埋設されている、半導体パッケージ。
  6. 前記絶縁層が、前記台座部が埋設された第１絶縁層と、前記半導体素子が埋設された第２絶縁層とを含み、
    前記台座部は、前記外部接続端子が形成された面が前記第１絶縁層の表面よりも凹んだ状態で前記第１絶縁層に埋設されている、請求項５に記載の半導体パッケージ。
JP2019069318A 2019-03-29 2019-03-29 半導体パッケージの製造方法 Active JP7335036B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019069318A JP7335036B2 (ja) 2019-03-29 2019-03-29 半導体パッケージの製造方法
US16/817,579 US11664314B2 (en) 2019-03-29 2020-03-12 Semiconductor package and method for manufacturing semiconductor package
CN202010170321.1A CN111755345A (zh) 2019-03-29 2020-03-12 半导体封装及半导体封装的制造方法
US18/301,949 US20230253326A1 (en) 2019-03-29 2023-04-17 Semiconductor package and method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019069318A JP7335036B2 (ja) 2019-03-29 2019-03-29 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2020167355A true JP2020167355A (ja) 2020-10-08
JP7335036B2 JP7335036B2 (ja) 2023-08-29

Family

ID=72604833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019069318A Active JP7335036B2 (ja) 2019-03-29 2019-03-29 半導体パッケージの製造方法

Country Status (3)

Country Link
US (2) US11664314B2 (ja)
JP (1) JP7335036B2 (ja)
CN (1) CN111755345A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179738A (ja) * 2004-12-24 2006-07-06 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010283044A (ja) * 2009-06-03 2010-12-16 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2011146751A (ja) * 1994-03-18 2011-07-28 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2015534287A (ja) * 2012-11-09 2015-11-26 アムコア テクノロジー インコーポレイテッドＡｍｋｏｒ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 半導体デバイス及びその製造方法
JP2017028316A (ja) * 2016-10-13 2017-02-02 日立化成株式会社 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP2018107262A (ja) * 2016-12-26 2018-07-05 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305622A (ja) 2006-05-08 2007-11-22 Seiko Epson Corp 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器
JP5582811B2 (ja) 2010-02-15 2014-09-03 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5873146B2 (ja) 2014-07-15 2016-03-01 ラピスセミコンダクタ株式会社 半導体装置
KR101778498B1 (ko) * 2014-10-10 2017-09-13 이시하라 케미칼 가부시키가이샤 합금 범프의 제조방법
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP6152434B2 (ja) 2016-01-14 2017-06-21 ラピスセミコンダクタ株式会社 半導体装置
KR102579880B1 (ko) * 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146751A (ja) * 1994-03-18 2011-07-28 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2006179738A (ja) * 2004-12-24 2006-07-06 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010283044A (ja) * 2009-06-03 2010-12-16 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2015534287A (ja) * 2012-11-09 2015-11-26 アムコア テクノロジー インコーポレイテッドＡｍｋｏｒ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 半導体デバイス及びその製造方法
JP2017028316A (ja) * 2016-10-13 2017-02-02 日立化成株式会社 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP2018107262A (ja) * 2016-12-26 2018-07-05 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20200312777A1 (en) 2020-10-01
US11664314B2 (en) 2023-05-30
US20230253326A1 (en) 2023-08-10
CN111755345A (zh) 2020-10-09
JP7335036B2 (ja) 2023-08-29

Similar Documents

Publication Publication Date Title
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JP4395775B2 (ja) 半導体装置及びその製造方法
TW552693B (en) Electronic component with a plastic package and method for its production
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
TWI630695B (zh) 半導體元件及其製造方法
JP2009043857A (ja) 半導体装置およびその製造方法
JP2008141021A (ja) 半導体装置及び半導体装置の製造方法
TW201703212A (zh) 晶片封裝
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
CN110838452A (zh) 封装方法、面板组件、晶圆封装体以及芯片封装体
US8153479B2 (en) Method of manufacturing semiconductor package
JP2004335915A (ja) 半導体装置の製造方法
JP7335036B2 (ja) 半導体パッケージの製造方法
TWI825118B (zh) 半導體裝置及半導體裝置的製造方法
JP2007258629A (ja) チップサイズパッケージの製造方法
JP2005158777A (ja) 半導体装置及びその製造方法
JP2008235539A (ja) 半導体装置及び半導体装置の製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
TWI270965B (en) Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer
US20240047321A1 (en) Integrated fan-out package and method of making same
JP2004172163A (ja) 半導体装置及びその製造方法
KR20090048879A (ko) 반도체 패키지의 재배선 패턴 형성방법
US20210242158A1 (en) Semiconductor device and method of fabricating the same
TW202407827A (zh) 積體扇出型封裝的製造方法
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230810

R150 Certificate of patent or registration of utility model

Ref document number: 7335036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150