JPH10308384A - プラズマ処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 プラズマ・チャンバ内にある程度の堆積物が
存在する状態でも、安定したプラズマ放電を開始・継続
させ、ウェハ上に残存するポリイミド膜の残渣を再現性
良く除去する。 【解決手段】 ウェハの全面を覆う感光性の２層目ポリ
イミド膜７をパターニングすると、ハンダ・ボールの下
地膜となるＢＬＭ膜６ａ，６ｂを露出させるべき開口７
ａ，７ｂの内部にポリイミド膜の残渣７ｓがしばしば残
る。この残渣７ｓをスパッタ・エッチングで除去するた
めに枚葉式プラズマ装置を用いると、プラズマ・チャン
バ内には残渣の再付着物が蓄積し、プラズマ放電状態が
１回の処理ごとに変動する。そこで、放電初期にプラズ
マ励起用電源の出力を段階的に高めてプラズマ放電状態
を安定化させた後、基板バイアス印加用電源の出力を段
階的に高めて実質的なスパッタ・エッチングを行う。

Description

【発明の詳細な説明】

【０００１】

〔発明の詳細な説明〕

【０００２】

【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度をいかに向上させるかが重要な
ポイントとなる。半導体ＩＣに関しても、ボンディング
・ワイヤとリード・フレームとを用いた従来のパッケー
ジ実装に代わり、ＬＳＩのベア・チップを直接に実装基
板上の導体パターンに接続するワイヤレス・ボンディン
グが提案されている。中でも、デバイス・チップの素子
形成面側にすべての電極部とこれに接続するバンプやビ
ーム・リードを形成しておき、この素子形成面を下向き
にして実装基板上の導体パターンに直接的に接続する方
法はフリップ・チップ・ボンディング法と呼ばれてお
り、アセンブリ工程が合理化できることからハイブリッ
ドＩＣの実装や大型コンピュータ用途に広く利用されて
いる。

【０００３】フリップ・チップ・ボンディング法には、
Ａｕビーム・リード法や、ハンダ・ボール（バンプ）法
等いくつかの手法があるが、いずれの場合もＩＣのＡｌ
電極パッドとバンプ材料との間には、密着性向上や相互
拡散防止等を目的に下地金属膜が形成される。特にハン
ダ・ボール法では、この下地金属膜はハンダ・ボールの
仕上り形状を左右することから、ＢＬＭ(Ball Limiting
Metal) 膜と呼ばれている。ＢＬＭ膜の構成としては、
Ｃｒ膜, Ｃｕ膜，Ａｕ膜をこの順に積層した３層構成が
最も一般的である。

【０００４】ここで、Ａｌ電極パッドにＢＬＭ膜を介し
てハンダ・ボールを被着させる従来の一般的なプロセス
を、図１２ないし図１５を参照しながら説明する。図１
２は、基板１１のパッシベーションを行い、さらにＢＬ
Ｍ膜の被着範囲を規定するための１層目ポリイミド膜１
４のパターニングを行った状態を示している。ここまで
の工程を簡単に述べると、まず、すべての素子形成が終
了した基板１１上でＡｌ電極パッド１２ａを所定の形状
にパターニングする。次に、基体（ウェハ）の全面をＳ
ｉＮパッシベーション膜１３で被覆し、この膜をパター
ニングしてＡｌ電極パッド１２ａに臨む開口１３ａを形
成する。続いて、ウェハの全面を１層目ポリイミド膜１
４で被覆し、Ａｌ電極パッド１２ａに臨む開口１４ａを
上記開口１３ａのさらに内側に形成する。

【０００５】次に、図１３に示されるように、上記開口
１４ａを覆うごとくＢＬＭ膜１６ａを形成する。このＢ
ＬＭ膜１６ａは、下層側から順にＣｒ膜，Ｃｕ膜，Ａｕ
膜がスパッタリングにより積層された多層膜であり、通
常はリフトオフ法により形成される。すなわち、まず前
掲の図１３に示した１層目ポリイミド膜１４の上に、十
分な厚さを有するレジスト・パターン（図示せず。）を
上記開口１４ａを露出させるごとく形成する。次に、Ａ
ｌ電極パッド１２ａの表面に成長している自然酸化膜を
除去するための前処理を行う。この前処理とは、典型的
にはＡｒ⁺ イオンを用いたスパッタ・エッチングであ
る。次に、ウェハの全面にＢＬＭ膜を被着させると、Ｂ
ＬＭ膜はレジスト・パターン上に被着される部分とＡｌ
電極パッド１２上に被着される部分とに分断される。こ
の後、ウェハをレジスト剥離液に浸して加熱揺動処理を
行うと、レジスト・パターン上のＢＬＭ膜は除去され、
Ａｌ電極パッド１２ａに接続するＢＬＭ膜１６ａのみを
残すことができる。

【０００６】次に、図１４に示されるように、上記ＢＬ
Ｍ膜１６ａを完全に被覆するハンダ膜１９ａをたとえば
リフトオフ法により形成する。続いて加熱リフローを行
うと、ハンダ膜１９ａは表面張力により上記ＢＬＭ膜１
６ａ上で自己整合的に収縮し、図１５に示されるような
ハンダ・ボール１９ａｒとなる。この後、ウェハをダイ
シングしてデバイス・チップを分割し、個々のデバイス
・チップのハンダ・ボール形成面を下向きにして実装基
板と対向させ、該実装基板上の予備ハンダ付けされた導
体パターンと上記ハンダ・ボールとを位置合わせした上
で加熱溶着させると、チップの実装が完了する。

【０００７】ところで、上記Ａｌ電極パッドは通常、デ
バイス・チップの周辺部に配置される。しかし、チップ
に作り込まれる素子が微細化され、Ａｌ電極パッドの配
置間隔が縮小されてくると、従来どおりにハンダ・ボー
ルを形成することが困難となってくる。これは、隣接す
るハンダ・ボール同士の接触により短絡の虞れが生ずる
からである。

【０００８】ただし、ハンダ・ボール同士の接触を避け
ようとして該ハンダ・ボールの直径を小さくすると、実
装基板とデバイス・チップとの間の接合強度が低下し、
信頼性を損なう原因となる。このため、ハンダ・ボール
径は従来どおりとしながらそのレイアウトを変更し、Ａ
ｌ電極パッドの直上領域（以下、定位置と称する。）に
位置するハンダ・ボールと直上領域外（以下、再配置と
称する。）に位置するハンダ・ボールとを交互に配置す
る技術が提案されている。この技術では、該Ａｌ電極パ
ッドと再配置の場所までの配線パターンが新たに必要と
なるが、本願出願人はこの配線パターンをＢＬＭ膜を用
いて形成する技術を提案している。再配置をＢＬＭ膜を
用いて行えば、従来のフォトマスク・パターンの変更の
みで対応できるので工程数が増加せず、コストや製造効
率の面で非常に都合が良い。

【０００９】図１６に、ハンダ・ボールが再配置された
ＬＳＩチップの一部を示す。なお、この図に示すＬＳＩ
チップを構成する各材料膜の積層関係は、前掲の図１５
における積層関係とほぼ同じである。ただし、図中の符
号には必要に応じ、定位置に関連する構造には添字ａ、
再配置に関連する構造には添字ｂを付す。このデバイス
・チップ上では、ある１辺に沿ってＡｌ電極パッド１２
ａ，１２ｂが配列されている。これらＡｌ電極パッド１
２ａ，１２ｂは、この上に開口１３ａを有するＳｉＮパ
ッシベーション膜１３、および上記開口１３ａのさらに
内部に開口１４ａを有する１層目ポリイミド膜１４に順
次被覆され、該開口１４ａの内部でＢＬＭ膜１６に接続
されている。ただし、このＢＬＭ膜には２種類ある。す
なわち、Ａｌ電極パッド１２ａの直上領域のみにパター
ニングされている定位置用のＢＬＭ膜１６ａと、Ａｌ電
極パッド１２ｂの直上領域外にまで延在されている再配
置用のＢＬＭ膜１６ｂである。

【００１０】かかるウェハの全面はさらに、図中破線で
示す２層目ポリイミド膜１７で被覆され、この２層目ポ
リイミド膜１７には定位置用の開口１７ａと再配置用の
開口１７ｂとが形成される。これら開口１７ａ，１７ｂ
の内部で定位置用のハンダ・ボール１９ａｒと再配置用
のハンダ・ボール１９ｂｒとがそれぞれＢＬＭ膜１６
ａ，１６ｂを介してＡｌ電極パッド１２ａ，１２ｂに接
続される。このようなレイアウトによれば、加熱溶着を
行った際にもハンダ・ボール同士が接触することがな
い。

【００１１】

【発明が解決しようとする課題】しかしながら、上述の
再配置を実際に行うプロセスでは、ＢＬＭ膜１６ａ，１
６ｂとハンダ・ボール１９ａ，１９ｂとの間のコンタク
ト不良および接着不良が、新たな問題として浮上してき
た。この問題は、２層目ポリイミド膜１７の開口不良に
起因するものである。上記２層目ポリイミド膜１７の構
成材料としては、一般に感光性ポリイミド樹脂が用いら
れており、そのパターニングは通常のレジスト・プロセ
スと同様、フォトリソグラフィと現像処理を経て行われ
ている。しかし、２層目ポリイミド膜１７はＬＳＩの内
部に形成される絶縁膜とは異なり数μｍオーダーの厚み
を有しているため、作業環境や処理条件のわずかな変動
でも解像不良や現像不良を生ずることがある。

【００１２】図１７に、かかる解像不良や現像不良に起
因して開口１７ａ，１７ｂの内部に残渣１７ｓが発生し
た状態を示す。この図は、図１６のＡ−Ａ線断面図であ
る。このような残渣１７ｓを残した状態では、開口１７
ａ，１７ｂの内部でＢＬＭ膜１６ａ，１６ｂとハンダ・
ボール１９ａｒ，１９ｂｒとが全面的に接触することが
できず、電気的コンタクトが劣化する。また、ＢＬＭ膜
１６ａ，１６ｂとハンダ・ボール１９ａｒ，１９ｂｒと
の間の接着強度も低下するため、フリップ・チップ・ボ
ンディング法による組立製品のハンダ接合部の強度が確
保できず、製品の信頼性や耐久性に悪影響が及ぼされ
る。

【００１３】そこで、この残渣１７ｓを除去することが
必要となる。この除去は、前述のＡｌ電極パッド１２の
露出面に対する前処理と同様、Ａｒ⁺ イオンを用いたス
パッタ・エッチングにより行われる。ここで、通常の有
機材料膜の代表的な除去方法であるＯ₂ プラズマ・アッ
シングを行わないのは、ＢＬＭ膜１６ａ，１６ｂ表面酸
化を避けるためである。しかしながら、上記２層目ポリ
イミド膜１７の残渣１７ｓは発生量そのものが比較的多
く、このように大量の残渣１７ｓを伴ったウェハに対す
るスパッタ・エッチングを同一のプラズマ装置内で繰り
返してゆくと、スパッタされたポリイミド膜がプラズマ
・チャンバの内壁面やウェハ・ステージの周辺に再付着
し、ウェハ処理枚数を重ねるにしたがって蓄積されてし
まう。これらのチャンバ内再付着物は、イン・プロセス
で除去することは極めて困難である。

【００１４】このようなプラズマ・チャンバの汚染は、
プラズマの安定放電を妨げる原因となることが知られて
いる。実際、上述のように大量の再付着物が発生したプ
ラズマ・チャンバ内では、スパッタ・エッチングのため
のプラズマ放電を１回行うごとに、プラズマの状態はす
べて微妙に異なることになる。プラズマ状態の変化は、
インピーダンス変化となって観測される。一般にプラズ
マ装置では、電源からチャンバへ向かって印加された進
行波の出力に対して、プラズマ・チャンバから電源へ戻
る反射波の電力を最小限に調整することが望ましく、こ
のように調整された状態をインピーダンスが整合（マッ
チング）された状態と称している。近年のプラズマ装置
には、ＲＦ電源あるいはマイクロ波電源と負荷（すなわ
ちプラズマ・チャンバ）との間にインピーダンス整合器
（マッチング回路）が接続されており、上述のような整
合を自動的に行う（オートチューニング）ようになされ
ているのが普通である。

【００１５】しかしながら、上述のように絶縁性の再付
着物が大量にプラズマ・チャンバ内に堆積していると、
特にプラズマ放電開始時においてインピーダンスの変動
が大きくなり易く、装置のオートチューニング機能によ
る可調整範囲を超えてしまうことが少なくない。このよ
うな場合には、プラズマ放電のスムースな立ち上がりが
著しく阻害される。また、仮にプラズマ放電が開始され
たとしても初期の放電状態が不安定なために、残渣１７
ｓのスパッタ除去速度にウェハ間あるいはウェハ内での
ばらつきが生じてしまう。この結果、仕上がりのハンダ
・ボール１９ａｒ，１９ｂｒとＢＬＭ膜１６ａ，１６ｂ
との電気的コンタクトや接着強度の再現性が損なわれる
ことになる。

【００１６】頻繁にプラズマ・チャンバを大気開放して
手作業による清掃を行えば上述のような不都合が避けら
れるとも言えるが、メンテナンス所要時間が著しく増大
して半導体装置のスループットの大幅な低下につながる
ため、現実的な手法ではない。したがって、相当量のポ
リイミド膜がプラズマ・チャンバ内に蓄積されても、実
用上許容されるスループットと製造歩留りを維持できる
範囲でプラズマ放電を繰り返さざるを得ないのが現状で
ある。そこで本発明は、プラズマ・チャンバ内にある程
度の堆積物が存在する状態でも安定したプラズマ放電を
開始・継続させることにより、残渣を再現性良く除去
し、最終的にはハンダ・ボールとＢＬＭ膜とのコンタク
トや接着性を改善して信頼性と歩留りに優れるＬＳＩ実
装製品を提供することが可能なプラズマ処理方法を提供
することを目的とする。

【００１７】

【課題を解決するための手段】本発明のプラズマ処理方
法は、プラズマ励起用電源と基板バイアス印加用電源と
を独立に備えるプラズマ装置のプラズマ・チャンバ内に
被処理体を保持し、該被処理体上の残渣をスパッタ・エ
ッチングにより除去する際に、第１工程でプラズマ励起
用電源の出力を段階的に増加させてプラズマ放電状態を
安定化させた後、第２工程でプラズマ励起用電源の出力
を第１工程における到達出力以上の値に維持しながら実
質的なスパッタ・エッチングを行うことで、上述の目的
を達成しようとするものである。

【００１８】このときの基板バイアス印加用電源の出力
は、（ａ）第１工程ではゼロ、第２工程ではゼロより高
い所定値に維持するか、あるいは（ｂ）第１工程ではゼ
ロから段階的に増加させ、第２工程では該第１工程にお
ける到達出力以上の値に維持するか、のいずれかの設定
とすることができる。すなわち、上記バイアス印加用電
源の出力をゼロから段階的に増大させ始めるタイミング
が、上記（ａ）の方法ではプラズマ励起用電源の出力を
増大させ終わった後となり、上記（ｂ）の方法ではプラ
ズマ励起用電源の出力の増大とある程度連動することと
なる。

【００１９】

【発明の実施の形態】プラズマ励起用電源とバイアス印
加用電源を独立に備えるプラズマ装置では、バイアス印
加用電源の出力を一定としてプラズマ励起用電源の出力
を段階的に増大させると、プラズマ密度が段階的に増大
する。一方、プラズマ励起用電源の出力を一定としてバ
イアス印加用電源の出力を段階的に増大させると、プラ
ズマ密度はあまり変化しないものの、被処理体に対する
イオンの入射エネルギーが増大する。本発明のプラズマ
処理方法は、プラズマ装置の上述のような特性を利用す
る。すなわち、第１工程ではプラズマ励起用電源の出力
を段階的に増大させることによりプラズマ密度の急激な
上昇を防いで初期のプラズマ放電状態を安定化させ、続
く第２工程ではバイアス印加用電源の出力を段階的に増
大させることでイオン入射エネルギーを高め、安定なプ
ラズマ状態の下で実質的なスパッタ・エッチングを進行
させる。これにより、残渣のスパッタ・エッチングに伴
ってプラズマ・チャンバ内にある程度の堆積物が蓄積さ
れた状態であっても、再現性の高い残渣の除去を行うこ
とが可能となる。

【００２０】したがって本発明では、バイアス印加用電
源の出力をゼロから段階的に増大させ始めるタイミング
により、プラズマ処理の機構は若干異なったものとな
る。すなわち、前述（ａ）の方法では、プラズマが十分
に高密度化された時点でイオンが被処理体に向けて引き
出されるので、高密度の高エネルギー・イオンを利用し
ながらスパッタ・エッチングが行われる。一方、前述
（ｂ）の方法では、プラズマを高密度化する過程でもイ
オンが少しずつ引き出されるので、イオンのエネルギー
と密度の双方を段階的に高めながらスパッタ・エッチン
グが行われる。なお、上述のような制御は、たとえば従
来の平行平板型プラズマ装置やマグネトロン型プラズマ
装置のようにバイアス印加用電源を独立に持たず、プラ
ズマ励起用電源の出力の変化に応じてプラズマ密度と被
処理体へのイオン入射エネルギーが連動して変化してし
まうような装置では行うことができない。

【００２１】ところで、プラズマ励起と基板バイアスと
を独立に制御可能なプラズマ装置は、一般に高密度プラ
ズマ装置でもあり、たとえば有磁場マイクロ波プラズマ
装置、誘導結合プラズマ（ＩＣＰ）装置、ヘリコン波プ
ラズマ装置がこれに該当する。有磁場マイクロ波プラズ
マ装置では１０¹¹／ｃｍ³ 、誘導結合プラズマ装置では
１０¹²／ｃｍ³ 、ヘリコン波プラズマ装置では１０¹³／
ｃｍ³ の各オーダーのプラズマ密度をそれぞれ励起可能
である。これらのプラズマ装置は、電場と磁場との相互
作用により電子とガス分子の衝突確率を高める機構を備
えているので、低ガス圧下でも大量の活性種を生成で
き、しかもこの活性種の平均自由行程が長いのでウェハ
に入射するイオンの散乱が少ないというメリットを有す
る。なお、励起されるプラズマの種類は、有機保護膜の
残渣を除去するに十分なイオン入射エネルギーを得るこ
とができ、かつイオン入射面の形状や性質に悪影響を与
えないものとする。典型的にはＡｒプラズマが好適であ
る。

【００２２】本発明で除去すべき残渣は、あらゆる種類
の残渣であって良いが、特にプラズマ・チャンバ内に再
付着物として蓄積されるとイン・プロセスではなかなか
除去されにくい有機保護膜由来の残渣を対象とした場合
に、本発明が極めて有効となる。この有機保護膜とは、
たとえば被処理体上に形成されるデバイス・チップのハ
ンダ・ボール配列面を被覆し、該デバイス・チップの電
極パッドに接続される下地金属膜パターンのハンダ・ボ
ール被着部位を露出させる開口を有する膜である。

【００２３】また、上記下地金属膜パターンの典型例は
ＢＬＭ膜である。このＢＬＭ膜をハンダ・ボールの再配
置にも用いる場合には、該ＢＬＭ膜がデバイス・チップ
の電極パッドの直上領域外へも延在されているので、ハ
ンダ・ボール被着部位を露出させる開口は電極パッドの
直上領域のみならず、ＢＬＭ膜の延在部にも形成される
ことになる。

【００２４】特に、上記有機保護膜として感光性の膜を
使用した場合には、開口の形成はフォトリソグラフィお
よび現像処理により行うことになるが、再配置用の開口
を延在部に形成する場合には、特に有機保護膜の残渣が
発生しやすい。これは、再配置用の開口がデバイス・チ
ップ周辺部の電極パッド上の開口と異なり素子形成領域
上に形成されるために、下地の凹凸の影響を受けやすい
こと、また特に有機保護膜としてポリイミド膜を使用し
た場合には、この膜がＢＬＭ膜を構成するＣｕ膜と反応
して不溶化する傾向があるからである。したがって、本
発明はデバイス・チップ上の定位置にのみハンダ・ボー
ルを配置する場合の残渣の除去にももちろん有効である
が、ハンダ・ボールを再配置する場合に大量に発生する
残渣の除去に極めて好適である。

【００２５】なお、上記有機保護膜としては、たとえば
ポリイミド系樹脂，ポリテトラフルオロエチレン誘導
体、フッ化ポリアリルエーテル誘導体、ポリ−ｐ−フッ
化キシレン等、層間絶縁膜材料として近年提案されてい
る低誘電率の材料膜を用いることができる。中でもポリ
イミド系樹脂膜は、耐熱性が４００℃以上と高いことか
ら目下のところ最も広く用いられている材料であるが、
耐熱性、耐湿性、耐クラック性、平坦化性に優れ、熱膨
張係数が小さく、さらに好ましくは不純物ゲッタリング
特性も備えた有機材料を適宜選択して用いることができ
る。

【００２６】

【実施例】以下、本発明の具体的な実施例について説明
する。

【００２７】実施例１ ここでは、ハンダ・ボール再配置用のＢＬＭ膜を被覆す
る２層目ポリイミド膜に開口を形成し、この開口内に発
生した残渣を有磁場マイクロ波プラズマ装置とＡｒガス
を用いたスパッタ・エッチングにより除去するプロセス
について、図１ないし図１１を参照しながら説明する。
なお、これらの図面はいずれも、前掲の図１６のＡ−Ａ
線断面に相当する部分を表している。また、符号の添字
ａは定位置に関連する部分、添字ｂは再配置に関連する
部分にそれぞれ付した。

【００２８】まず、図１に示されるように、すべての素
子形成が終了した基板１上でＡｌ電極パッド２ａ，２ｂ
のパターニングを行い、続いて基体の全面をたとえばプ
ラズマＣＶＤ法により成膜されるＳｉＮパッシベーショ
ン膜３で被覆し、さらにこの膜をパターニングして上記
Ａｌ電極パッド２ａ，２ｂを露出させるように開口３
ａ，３ｂをそれぞれ形成した。この状態が、通常のデバ
イス・チップの完成状態である。なお、上記Ａｌ電極パ
ッド２ａは前掲の図１にも示したごとく、後工程におい
てその直上領域（定位置）にハンダ・ボールが形成され
るパッドであるが、Ａｌ電極パッド２ｂは直上領域外に
ハンダ・ボールが形成されるパッドである。

【００２９】次に、図２に示されるように、基体（ウェ
ハ）の全面に感光性のポリイミド膜（東レ社製：商品名
ＵＲ−３１００，比誘電率ε≒３．２）を約５μｍの厚
さに塗布し、１層目ポリイミド膜４を形成した。次に、
ｇ線によるフォトリソグラフィと現像処理とを経て該１
層目ポリイミド膜４をパターニングし、上記Ａｌ電極パ
ッド２ａ，２ｂを露出させるための開口４ａ，４ｂをそ
れぞれ形成した。これら開口４ａ，４ｂは、先に形成さ
れたＳｉＮパッシベーション膜３の開口３ａ，３ｂの内
部に開口されており、Ａｌ電極パッド２ａ，２ｂと後工
程において形成されるＢＬＭ膜とのコンタクト面積を規
定するものである。なおこのとき、上記開口４ａ，４ｂ
の内部には、ポリイミド膜の残渣が４ｓが残存した。こ
の残渣４ｓは実際には数１０から数１００ｎｍ程度の厚
さに残存するものであり、露光・現像後のキュアにより
最終的に約２μｍの厚さとなった１層目ポリイミド膜４
と比較すると、図２では誇張して図示されている。

【００３０】次に、図３に示されるように、通常のレジ
スト塗布、フォトリソグラフィおよび現像を行い、レジ
スト・パターン５を形成した。このレジスト・パターン
５には、定位置用のＢＬＭ膜（図５の符号６ａ）の被着
部位を規定するためにＡｌ電極パッド２ａに臨んで形成
される開口５ａと、再配置用のＢＬＭ膜（図５の符号６
ｂ）の被着部位を規定するためにＡｌ電極パッド２ｂに
臨んで形成される開口５ｂとを有している。

【００３１】次に、上記のウェハを平行平板型プラズマ
ＲＩＥ装置に搬入し、Ａｒスパッタ・エッチングによる
前処理を行った。この前処理は本来、Ａｌ電極パッド２
ａ，２ｂの表面の自然酸化膜を除去する目的で行われる
ものであるが、図４に示されるように、上記残渣４ｓの
除去も兼ねている。前処理条件は、たとえば下記のとお
りとした。 装置 平行平板型ＲＦプラズマ装置 Ａｒ流量 ２５ ＳＣＣＭ 圧力 １．０ Ｐａ ＲＦパワー ３００ Ｗ（１３．５６ＭＨｚ） ウェハ温度 室温 処理時間 １８０ 秒

【００３２】次に、上記Ａｌ電極パッド２ａ，２ｂの表
面に自然酸化膜を再成長させないようにウェハを真空下
でＤＣスパッタリング装置に搬送し、ここで直ちにＣｒ
膜（厚さ約０．１μｍ），Ｃｕ膜（厚さ約１．０μ
ｍ），Ａｕ膜（厚さ約０．１μｍ）を順次スパッタリン
グ成膜した。このときの成膜条件は、たとえば以下のと
おりとした。

【００３３】このスパッタリングにより、図５に示され
るように、ＢＬＭ膜が形成された。ただし、スパッタリ
ングではスパッタ粒子の入射方向が基板面に対して狭い
範囲に規定されているために、レジスト・パターン５の
側壁面にはＢＬＭ膜が付着しない。したがって、Ａｌ電
極パッド２ａには定位置用のＢＬＭ膜６ａ、Ａｌ電極パ
ッド２ｂには再配置用のＢＬＭ膜６ｂがそれぞれ被着さ
れるが、これらはいずれもレジスト・パターン５上のＢ
ＬＭ膜６ｃとは自己整合的に分断された。なお、ＢＬＭ
膜６ｃは不要部である。

【００３４】次に、このウェハをレジスト剥離液に浸し
て加熱揺動処理を行った。このレジスト剥離液は、たと
えばジメチルスルフォキシド（ＤＭＳＯ）とＮ−メチル
−２−２−ピロリドン（ＣＨ₃ ＮＣ₄ Ｈ₆ Ｏ）とを混合
したものである。この結果、図６に示されるように、レ
ジスト・パターン５の剥離に伴ってその上に堆積した不
要なＢＬＭ膜６ｃが一緒に除去され、Ａｌ電極パッド２
ａ，２ｂに接続するＢＬＭ膜６ａ，６ｂのみが残った。

【００３５】この後は、ハンダ・ボールの形成工程に入
る。すなわち、まず図７に示されるように、ウェハの全
面に厚さ約５μｍの２層目ポリイミド膜７を成膜した。
この２層目ポリイミド膜７を前述の１層目ポリイミド膜
４の場合と同様にフォトリソグラフィと現像処理を経て
パターニングし、ハンダ・ボールの形成部位を規定する
ための開口７ａ，７ｂを形成した。ここで、上記開口７
ａは定位置用に形成されるものであり、Ａｌ電極パッド
２ａの直上領域でＢＬＭ膜６ａを露出させるごとく形成
される。これに対し、開口７ｂは、Ａｌ電極パッド２ｂ
の直上領域外においてＢＬＭ膜６ｂを露出させるごとく
形成される。ただし、２層目ポリイミド膜７のフォトリ
ソグラフィは前述の１層目ポリイミド膜４の場合よりも
ウェハの表面段差が大きい条件で行われるため、その解
像特性の局所変動も大きく、残渣７ｓが発生しやすくな
る。

【００３６】そこで、発散磁界型の有磁場マイクロ波プ
ラズマ装置を用いたスパッタ・エッチングによる上記残
渣７ｓの除去を試みた。この除去は、マイクロ波出力の
異なる２段階の下位工程からなる第１工程と、この第１
工程に比べてＲＦバイアス・パワーを増加させた第２工
程とからなる。各工程におけるプラズマ処理条件は、一
例として下記のように設定した。

【００３７】 〔第１工程の第１段階〕 Ａｒ流量 ４０ ＳＣＣＭ 圧力 ０．２７ Ｐａ（＝２ ｍＴｏｒｒ） マイクロ波出力 ６５０ Ｗ（２．４５ＧＨｚ） ＲＦバイアス出力 ０ Ｖ（１３．５６ＭＨｚ） ウェハ温度 ９０ ℃ 処理時間 ５ 秒 〔第１工程の第２段階〕 Ａｒ流量 ４０ ＳＣＣＭ 圧力 ０．２７ Ｐａ マイクロ波出力 ９００ Ｗ（２．４５ＧＨｚ） ＲＦバイアス出力 ０ Ｖ（１３．５６ＭＨｚ） ウェハ温度 ９０ ℃ 処理時間 ５ 秒 〔第２工程〕 Ａｒ流量 ４０ ＳＣＣＭ 圧力 ０．２７ Ｐａ マイクロ波出力 ９００ Ｗ（２．４５ＧＨｚ） ＲＦバイアス出力 １００ Ｖ（１３．５６ＭＨｚ） ウェハ温度 ９０ ℃ 処理時間 ４０ 秒

【００３８】上記第１工程の第１段階から第２段階にか
けては、マイクロ波出力を増加させている。このとき、
ラングミュア・プローブやインピーダンス整合器（この
場合はマイクロ波自動整合器）を用いて負荷の状態を測
定すると、電子温度はあまり変化しないがプラズマ密度
は増加し、またリアクタンス（すなわちインピーダンス
の虚数部）が増大していた。つまり、プラズマ密度の増
加によってウェハＷ表面のイオン・シースが薄くなった
のである。ここまでの段階では、ウェハＷ表面の残渣７
ｓはほとんど除去されないが、プラズマ密度を段階的に
上昇させることで安定な放電の開始および継続が実現さ
れた。続く第２工程では、マイクロ波出力はそのままに
ＲＦバイアス出力を増大させている。この工程では、プ
ラズマ密度や電子温度はほとんど変化しないが、リアク
タンスが減少していた。つまり、ウェハ・ステージとプ
ラズマとのポテンシャル差が大きくなり、イオン・シー
スが厚くなったのである。これにより、イオン・シース
の直流電界により加速されるイオンの入射エネルギーが
増大し、実質的なスパッタ・エッチングが進行した。

【００３９】この結果、図８に示されるように残渣７ｓ
が除去され、ＢＬＭ膜６ａ，６ｂの清浄な表面が露出し
た。なお、上記有磁場マイクロ波プラズマ装置では上述
のようなスパッタ・エッチングを多数枚のウェハＷにつ
いて繰り返すことになるが、残渣７ｓに由来するプラズ
マ・チャンバ内の堆積物の多少の蓄積で従来のように直
ちにプラズマ放電状態が不安定化することはなくなる。
したがって、従来に比べてメンテナンス・サイクルを大
幅に引き延ばしても、残渣除去量のウェハ内ばらつき、
ウェハ間ばらつきを共に抑えることができた。

【００４０】次に、上記ウェハの全面にレジスト膜を形
成し、ハンダ膜の被着部位を規定するためのレジスト・
パターニングを行った。このパターニングにより、図９
に示されるように、上記開口７ａ，７ｂを含み、これら
より十分に大きい開口８ａ，８ｂを有するレジスト・パ
ターン８を形成した。なお、このレジスト・パターン８
の膜厚は、次工程においてハンダ膜を分断させるに十分
な厚さとした。続いて、ウェハの全面にハンダ膜（９７
％Ｐｂ−３％Ｓｎ）を蒸着させた。これにより、開口８
ａの内部にてＢＬＭ膜６ａに接続するハンダ膜９ａ、開
口８ｂの内部にてＢＬＭ膜６ｂに接続するハンダ膜９ｂ
が形成されたが、この両者はレジスト・パターン８上に
被着された不要なハンダ膜９ｃとは自己整合的に分断さ
れていた。なお、ハンダ膜の成膜は上述のような蒸着に
限られず、電界メッキにより行っても良い。

【００４１】このウェハを再びレジスト剥離液に浸して
加熱揺動処理を行い、レジスト・パターン８と不要なハ
ンダ膜９ｃを除去すると、図１０に示されるように、定
位置用のハンダ膜９ａと再配置用のハンダ膜９ｂのみが
残された状態となった。この後、いわゆるウェットバッ
ク工程を経てハンダ・ボールを形成した。すなわち、ま
ずパターニングされたハンダ膜９ａ，９ｂにフラックス
を塗布した。このフラックスは、アミン系活性剤，アル
コール系溶媒，ロジン，およびポリグリコール等の樹脂
を主成分とし、ハンダ膜９ａ，９ｂの還元および表面活
性化作用を有するものである。この状態のウェハをＮ₂
雰囲気下で段階的に昇温すると、ハンダ膜９ａ，９ｂは
溶融しながら自身の表面張力で球状に収縮した。この結
果、図１１に示されるように、ＢＬＭ膜６ａ上には定位
置のハンダ・ボール９ａｒ、ＢＬＭ膜６ｂ上には再配置
されたハンダ・ボール９ｂｒとが形成された。

【００４２】この後、上記ウェハをダイシングして個々
のチップに分割し、上記のハンダ・ボール９ａｒ，９ｂ
ｒと、予め予備ハンダ付けされた実装基板上の導体パタ
ーンとを位置合わせしながら加熱溶着させることによ
り、ＬＳＩチップの実装を完了した。このようにして完
成された組立製品は、ハンダ接合部に十分な強度が確保
されているため、信頼性、耐久性、歩留りに優れてい
た。

【００４３】実施例２ 本実施例では、２層目ポリイミド膜７に開口７ａ，７ｂ
を形成した後の残渣７ｓの除去を、誘導結合プラズマ
（ＩＣＰ）装置を用いたスパッタ・エッチングにより行
った。ここでＩＣＰ装置とは、プラズマ・チャンバ内の
上蓋を兼ねる上部電極（アノード）とウェハ・ステージ
を兼ねた下部電極（カソード）とが対向配置され、プラ
ズマ・チャンバの側壁面の一部を構成する絶縁壁の外周
をマルチターン・アンテナで周回したものである。上記
マルチターン・アンテナにプラズマ励起用のＲＦ電源、
下部電極に基板バイアス印加用のＲＦ電源がそれぞれ接
続され、プラズマ密度と基板バイアスとが独立に制御可
能となされている。

【００４４】本実施例において、開口７ａ，７ｂを形成
するまでの工程は、実施例１で述べたとおりである。次
に、発生した残渣７ｓを除去するため、ＩＣＰ装置を用
いたスパッタ・エッチングによる上記残渣７ｓの除去を
試みた。この除去は、ソース出力とＲＦバイアス出力の
異なる２段階の下位工程からなる第１工程と、この第１
工程に比べてソース出力とＲＦバイアス出力をさらに増
加させた第２工程とからなる。各工程におけるプラズマ
処理条件は、一例として下記のように設定した。

【００４５】 〔第１工程の第１段階〕 Ａｒ流量 ３０ ＳＣＣＭ 圧力 ０．１３ Ｐａ ソース出力 ５００ Ｗ（４５０ ｋＨｚ） ＲＦバイアス出力 ０ Ｖ（１３．５６ ＭＨｚ） ヒータ設定温度 ９０ ℃ 処理時間 ５ 秒 〔第１工程の第２段階〕 Ａｒ流量 ３０ ＳＣＣＭ 圧力 ０．１３ Ｐａ ソース出力 ７５０ Ｗ（４５０ ｋＨｚ） ＲＦバイアス出力 ５０ Ｖ（１３．５６ＭＨｚ） ウェハ温度 ９０ ℃ 処理時間 ５ 秒 〔第２工程〕 Ａｒ流量 ３０ ＳＣＣＭ 圧力 ０．１３ Ｐａ ソース出力 １０００ Ｗ（４５０ ｋＨｚ） ＲＦバイアス出力 １００ Ｖ（１３．５６ＭＨｚ） ウェハ温度 ９０ ℃ 処理時間 ４０ 秒

【００４６】本実施例におけるソース出力とＲＦバイア
ス出力の段階的増加による効果はほぼ実施例１で述べた
とおりであるが、上記の条件設定では基板バイアス印加
を第１工程の第２段階から開始している。つまり、プラ
ズマ密度が最高値に達する以前で既にプラズマ中のイオ
ンをウェハＷへ向けて加速しているが、ＩＣＰ装置は本
来的に高いプラズマ密度を達成可能な装置なので、この
段階からスパッタ・エッチングが可能となる。比較のた
めに、同じＩＣＰ装置を用いてＲＦバイアス出力を上記
第１工程の第２段階では０Ｖ、第２工程で初めて１００
Ｖとする条件で同様の残渣７ｓの除去を行ったが、上述
の本実施例の方がトータルのプラズマ処理時間を短縮す
ることができ、スループットの観点から有利であった。
本実施例でも、図８に示されるように、残渣７ｓが除去
され、ＢＬＭ膜６ａ，６ｂの清浄な表面を露出させるこ
とができた。以降の工程は実施例１と同様に行い、最終
的には再現性および信頼性の高いＬＳＩチップの実装を
完了し、組立製品を歩留り良く得ることができた。

【００４７】以上、本発明を２例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、使用するサンプル・ウェハの
構成、成膜条件、各材料膜の種類や膜厚、使用するプラ
ズマ装置、スパッタ・エッチング条件等の細部は適宜変
更、選択、組合せが可能である。

【００４８】

【発明の効果】以上の説明からも明らかなように、本発
明によればプラズマ・チャンバ内で被処理体上の残渣を
スパッタ・エッチングにより除去する際の、プラズマ放
電の開始および継続が安定化される。特に、上記残渣が
デバイス・チップのハンダ・ボール配列面を被覆するポ
リイミド膜に由来する場合、その中でも特にハンダ・ボ
ールの再配置をＢＬＭ膜を用いて行うためにポリイミド
膜が２層用いられている場合に、本発明はポリイミド膜
の残渣を高い再現性と均一性をもって除去することがで
きる。したがって、本発明によりハンダ・ボールとＢＬ
Ｍ膜との密着性が向上し、最終的にはこのハンダ・ボー
ルが配列されたデバイス・チップを実装基板上に実装し
て得られる組み立て品の信頼性、耐久性、歩留りを大幅
に改善することができる。

【図面の簡単な説明】

【図１】本発明を適用したプロセス例において、基板上
でＡｌ電極パッドとＳｉＮパッシベーション膜とをパタ
ーニングした状態を示す模式的断面図である。

【図２】図１の基体上で１層目ポリイミド膜をパターニ
ングし、Ａｌ電極パッドに臨む開口を形成した状態を示
す模式的断面図である。

【図３】スパッタ・エッチングにより図２の残渣を除去
した状態を示す模式的断面図である。

【図４】図３の基体上でＢＬＭ膜の被着部位を規定する
ためのレジスト・パターニングを行った状態を示す模式
的断面図である。

【図５】図４の基体上にＢＬＭ膜を被着させた状態を示
す模式的断面図である。

【図６】図５のレジスト・パターンをリフトオフし、Ｂ
ＬＭ膜の不要部を除去した状態を示す模式的断面図であ
る。

【図７】図６の基体上でハンダ・ボールの形成部位を規
定するための２層目ポリイミド膜のパターニングを行
い、残渣が生じた状態を示す模式的断面図である。

【図８】スパッタ・エッチングにより図７の残渣を除去
した状態を示す模式的断面図である。

【図９】図８の基体上でハンダ膜の被着部位を規定する
ためのレジスト・パターニングを行い、さらにハンダ膜
を蒸着した状態を示す模式的断面図である。

【図１０】図９のレジスト・パターンをリフトオフし、
ハンダ膜の不要部を除去した状態を示す模式的断面図で
ある。

【図１１】基板加熱によりハンダ・ボールを形成した状
態を示す模式的断面図である。

【図１２】ハンダ・ボールの再配置を行わない従来プロ
セスにおいて、Ａｌ電極パッド、ＳｉＮパッシベーショ
ン膜および１層目ポリイミド膜をパターニングした状態
を示す模式的断面図である。

【図１３】図１２の基体上にＢＬＭ膜を被着させた状態
を示す模式的断面図である。

【図１４】図１３のＢＬＭ膜上でハンダ膜をパターニン
グした状態を示す模式的断面図である。

【図１５】基板加熱によりハンダ・ボールを形成した状
態を示す模式的断面図である。

【図１６】ＬＳＩチップ上でハンダ・ボールを再配置し
た状態を示す斜視図である。

【図１７】ハンダ・ボールの再配置を行う従来プロセス
において、２層目ポリイミド膜のパターニング後に残渣
が発生した状態を示す模式的断面図である。

【符号の説明】

１…基板 ２ａ，２ｂ…Ａｌ電極パッド ３…ＳｉＮパ
ッシベーション膜 ４…１層目ポリイミド膜 ４ｓ…残
渣 ６ａ…ＢＬＭ膜（定位置用） ６ｂ…ＢＬＭ膜（再
配置用） ７…２層目ポリイミド膜 ７ａ，７ｂ…開口
７ｓ…残渣９ａ，９ｂ…ハンダ膜（ハンダ・ボール形
成用） ９ａｒ…ハンダ・ボール（定位置） ９ｂｒ…
ハンダ・ボール（再配置）

Claims (9)

【特許請求の範囲】
1. 【請求項１】 プラズマ励起用電源と基板バイアス印加
   用電源とを独立に備えるプラズマ装置のプラズマ・チャ
   ンバ内に被処理体を保持し、該被処理体上の残渣をスパ
   ッタ・エッチングにより除去するプラズマ処理方法であ
   って、 前記プラズマ励起用電源の出力を段階的に増加させなが
   らプラズマ放電状態を安定化させる第１工程と、 前記プラズマ励起用電源の出力を前記第１工程における
   到達出力以上の値に維持しながら実質的なスパッタ・エ
   ッチングを行う第２工程とを有することを特徴とするプ
   ラズマ処理方法。
2. 【請求項２】 前記基板バイアス印加用電源の出力を、
   前記第１工程ではゼロ、前記第２工程ではゼロより高い
   所定値に維持することを特徴とする請求項１記載のプラ
   ズマ処理方法。
3. 【請求項３】 前記基板バイアス印加用電源の出力を、
   前記第１工程ではゼロから段階的に増加させ、前記第２
   工程では該第１工程における到達出力以上の値に維持す
   ることを特徴とする請求項１記載のプラズマ処理方法。
4. 【請求項４】 前記スパッタ・エッチングは、１×１０
   ¹⁰／ｃｍ³ 以上、１×１０¹⁴／ｃｍ³ 以下のプラズマ密
   度を達成可能なプラズマ装置を用いて行うことを特徴と
   する請求項１記載の半導体装置の製造方法。
5. 【請求項５】 前記残渣が有機保護膜に由来することを
   特徴とする請求項１記載のプラズマ処理方法。
6. 【請求項６】 前記有機保護膜が、前記被処理体上に形
   成されるデバイス・チップのハンダ・ボール配列面を被
   覆し、該デバイス・チップの電極パッドに接続される下
   地金属膜パターンのハンダ・ボール被着部位を露出させ
   る開口を有する膜であることを特徴とする請求項５記載
   のプラズマ処理方法。
7. 【請求項７】 前記下地金属膜パターンの一部は前記電
   極パッドの直上領域外への延在部を有し、前記ハンダ・
   ボール被着部位を露出させる開口が該延在部にも設けら
   れていることを特徴とする請求項６記載のプラズマ処理
   方法。
8. 【請求項８】 前記有機保護膜が感光性を有し、前記残
   渣はフォトリソグラフィおよび現像処理を経て該有機保
   護膜をパターニングした際に前記開口内に発生すること
   を特徴とする請求項６記載のプラズマ処理方法。
9. 【請求項９】 前記有機保護膜がポリイミド系樹脂膜か
   らなることを特徴とする請求項８記載のプラズマ処理方
   法。