JPH10335335A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10335335A
JPH10335335A JP9140186A JP14018697A JPH10335335A JP H10335335 A JPH10335335 A JP H10335335A JP 9140186 A JP9140186 A JP 9140186A JP 14018697 A JP14018697 A JP 14018697A JP H10335335 A JPH10335335 A JP H10335335A
Authority
JP
Japan
Prior art keywords
film
ions
plasma
blm
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9140186A
Other languages
English (en)
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9140186A priority Critical patent/JPH10335335A/ja
Publication of JPH10335335A publication Critical patent/JPH10335335A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 リフトオフ法で形成される導電材料膜の残渣
の発生を防止する。 【解決手段】 不活性ガス・イオンを用いた逆スパッタ
リングを行ってレジスト・パターンの表層部を熱膨張さ
せることによりその断面形状をオーバーハング状に変形
させる際に、不活性ガス・イオンとしてAr+ よりも質
量の大きいKr+,Xe+ 等の不活性ガス・イオンを単
独使用するか、またはAr+ と併用する。プラズマ中か
ら入射する重イオンの大きな運動エネルギーが大量の熱
エネルギーに変化するので、レジスト変形量が大きくな
る。これにより、後工程でスパッタ成膜されるBLM膜
を、該パターンの側壁面に付着させることなく変形レジ
スト・パターン5dの上下で確実に分断することが可能
となり、変形レジスト・パターン5dの除去に伴ってB
LM膜の不要部を残らず除去することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、たとえば半導体デ
バイス・チップを実装基板上に実装する際に用いられる
ハンダ・ボールの下地金属膜をリフトオフ法により形成
する際の、該下地金属膜の残渣の発生を防止する方法に
関する。
【0002】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度をいかに向上させるかが重要な
ポイントとなる。半導体ICに関しても、ボンディング
・ワイヤとリード・フレームとを用いた従来のパッケー
ジ実装に代わり、LSIのベア・チップを直接に実装基
板上の導体パターンに接続するワイヤレス・ボンディン
グが提案されている。中でも、デバイス・チップの素子
形成面側にすべての電極部とこれに接続するバンプやビ
ーム・リードを形成しておき、この素子形成面を下向き
にして実装基板上の導体パターンに直接的に接続する方
法はフリップ・チップ・ボンディング法と呼ばれてお
り、アセンブリ工程が合理化できることからハイブリッ
ドICの実装や大型コンピュータ用途に広く利用されて
いる。
【0003】フリップ・チップ・ボンディング法には、
Auビーム・リード法や、ハンダ・ボール(バンプ)法
等いくつかの手法があるが、いずれの場合もICのAl
電極パッドとバンプ材料との間には、密着性向上や相互
拡散防止等を目的に下地金属膜が形成される。特にハン
ダ・ボール法では、この下地金属膜はハンダ・ボールの
仕上り形状を左右することから、BLM(Ball Limiting
Metal) 膜と呼ばれている。BLM膜の構成としては、
Cr膜, Cu膜,Au膜をこの順に積層した3層構成が
最も一般的である。
【0004】ここで、Al電極パッドに接続するBLM
膜をリフトオフ法を用いて形成するプロセスについて、
図11を参照しながら説明する。図11(a)は、基板
11のパッシベーションを行い、さらにBLM膜の被着
範囲を規定するためのレジスト・パターニングを行った
状態を示している。ここまでの工程を簡単に述べると、
まず、すべての素子形成が終了した基板11上でAl電
極パッド12を所定の形状にパターニングする。次に、
基体(ウェハ)の全面をSiNパッシベーション膜13
で被覆し、この膜をパターニングしてAl電極パッド1
2を露出させるための窓開けを行う。
【0005】次に、ウェハの全面を表面保護膜である1
層目ポリイミド膜14で被覆し、この膜をパターニング
して上記Al電極パッド12を露出させるための開口1
4aを形成する。BLM膜はこの開口14aを介してA
l電極パッド12にコンタクトすることになる。さら
に、ウェハの全面にフォトレジスト塗膜を形成し、フォ
トリソグラフィと現像を経てレジスト・パターン15を
形成する。このレジスト・パターン15には、上記開口
14aよりも大きい開口15aが、上記Al電極パッド
12に臨んで形成されている。次に図11(b)に示さ
れるように、上記レジスト・パターン15をオーバーハ
ング形状に変形させ、変形レジスト・パターン15dを
形成する。この変形は通常、Arイオン(Ar+ )等の
質量の大きい不活性ガス・イオンを用いてレジスト・パ
ターンに逆スパッタリングを施し、膜の表層部を熱膨張
させることにより行われる。
【0006】次に、図11(c)に示されるように、上
記Cr膜,Cu膜,Au膜を順次スパッタリング成膜
し、BLM膜を被着させる。スパッタリング法では、ス
パッタ粒子の飛来方向が基板面に対して比較的狭い範囲
に規定されているために、上述のようなオーバーハング
形状の迫出し量が十分かつ均一であれば、変形レジスト
・パターン15dの側壁面にはBLM膜が被着されにく
い。したがって、Al電極パッド12に接続するBLM
膜16aと、変形レジスト・パターン15dの上に被着
されるBLM膜16bとは垂直に分断され、後者のBL
M膜16bが不要部となる。
【0007】さらに、この状態のウェハをレジスト剥離
液に浸して加熱揺動処理を行うと、図11(d)に示さ
れるように、変形レジスト・パターン15dが剥離され
るのと同時に、付着の足場を失った不要なBLM膜16
bが除去され、Al電極パッド12に接続するBLM膜
16aのみが残される。この後は、上記BLM膜16a
を完全に被覆するハンダ膜(図示せず。)をたとえばリ
フトオフ法により形成し、続いて加熱リフローを行う。
このとき、ハンダ膜は表面張力により上記BLM膜16
a上で自己整合的に収縮し、ハンダ・ボールとなる。ウ
ェハをダイシングしてデバイス・チップを分割し、チッ
プ側に形成された上記ハンダ・ボールと、予め予備ハン
ダ付けされた実装基板上の導体パターンとを位置合わせ
しながら押し付け、加熱溶着させるとチップの実装が完
了する。
【0008】ところで、上記Al電極パッドは通常、デ
バイス・チップの周辺部に配置される。しかし、チップ
に作り込まれる素子が微細化され、Al電極パッドの配
置間隔が縮小されてくると、従来どおりにハンダ・ボー
ルを形成することが困難となってくる。これは、隣接す
るハンダ・ボール同士の接触により短絡の虞れが生ずる
からである。
【0009】ただし、ハンダ・ボール同士の接触を避け
ようとして該ハンダ・ボールの直径を小さくすると、実
装基板とデバイス・チップとの間の接合強度が低下し、
信頼性を損なう原因となる。このため、ハンダ・ボール
径は従来どおりとしながらそのレイアウトを変更し、A
l電極パッドの直上領域(以下、定位置と称する。)に
位置するハンダ・ボールと直上領域外(以下、再配置と
称する。)に位置するハンダ・ボールとを交互に配置す
る技術が提案されている。この技術では、該Al電極パ
ッドと再配置の場所までの配線パターンが新たに必要と
なるが、本願出願人はこの配線パターンをBLM膜を用
いて形成する技術を提案している。再配置をBLM膜を
用いて行えば、従来のフォトマスク・パターンの変更の
みで対応できるので工程数が増加せず、コストや製造効
率の面で非常に都合が良い。
【0010】図12に、ハンダ・ボールが再配置された
LSIチップの一部を示す。なお、この図に示すLSI
チップを構成する各材料膜の積層関係は、前掲の図11
における積層関係とほぼ同じである。ただし、図中の符
号には必要に応じ、定位置に関連する構造には添字a、
再配置に関連する構造には添字bを付す。このデバイス
・チップ上では、ある辺に沿ってAl電極パッド12
a,12bが配列されている。これらAl電極パッド1
2a,12bは、この上に開口13aを有するSiNパ
ッシベーション膜13、および上記開口13aのさらに
内部に開口14aを有する1層目ポリイミド膜14に順
次被覆され、該開口14aの内部でBLM膜16に接続
されている。ただし、このBLM膜には2種類ある。す
なわち、Al電極パッド12aの直上領域のみにパター
ニングされている定位置用のBLM膜16aと、Al電
極パッド12bの直上領域外にまで延在されている再配
置用のBLM膜16bである。
【0011】かかるウェハの全面はさらに、図中破線で
示す2層目ポリイミド膜17で被覆され、この2層目ポ
リイミド膜17には定位置用の開口17aと再配置用の
開口17bとが形成される。これら開口17a,17b
の内部で定位置用のハンダ・ボール19arと再配置用
のハンダ・ボール19brとがそれぞれBLM膜16
a,16bを介してAl電極パッド12a,12bに接
続される。このようなレイアウトによれば、加熱溶着を
行った際にもハンダ・ボール同士が接触することがな
い。
【0012】
【発明が解決しようとする課題】しかしながら、上述の
再配置を行うプロセスでは、BLM膜16a,16bの
リフトオフ残渣が時として大量に発生することが問題と
なってきた。この残渣の発生は、変形レジスト・パター
ンの形状不良に起因している。リフトオフ法によりBL
M膜をパターニングする場合、基板上に残すべき部分と
レジスト・パターンの上面に堆積する不要部とは完全に
分断されている必要があり、前述のようなオーバーハン
グ状のレジスト・パターンの断面形状は、この分断を確
実に行うための工夫であった。BLM膜を再配置用の配
線パターンとしても用いる場合には、レジスト・パター
ンに長いスリット状の開口が設けられることになる。し
かし、従来のようにAr+ を用いた逆スパッタリングに
よりレジスト・パターンを熱変形させる方法では、この
ように長い開口の端部の全体にわたってオーバーハング
の迫出し量を均一かつ十分な大きさとすることは困難で
あり、図13に示されるように、迫出し量の不十分な形
状不良部20が発生することがあった。
【0013】スパッタリング成膜は元来、スパッタ粒子
の直進性には比較的優れる方法と考えられているが、ウ
ェハが大口径となればなるほど、ウェハ面内のあらゆる
地点でスパッタ粒子の垂直入射を保証することは難しく
なる。したがって、長いスリット状の開口部には、単に
Alパッド電極のみを露出させるだけの狭い開口部とは
異なり、直進性にやや劣るスパッタ粒子も入射する確率
が高くなる。スパッタ粒子が上記の形状不良部20に入
射すると、図13に示されるようにレジスト・パターン
の側壁面にもBLM膜が付着し、レジスト・パターンの
上下で分断されるべきBLM膜がつながってしまう。こ
のような部分では、レジスト剥離液が変形レジスト・パ
ターン15dに十分に浸透せず、図14に示されるよう
なリフトオフ残渣16rが発生する。このようなリフト
オフ残渣16rが2層目ポリイミド膜17のカバレージ
を劣化させると、該2層目ポリイミド膜17から露出し
たリフトオフ残渣16rが実装基板側に形成された共晶
ハンダ膜と短絡するおそれがある。また、隣接BLM膜
間にこのリフトオフ残渣16rがまたがって形成される
と、これらのBLM膜間が短絡する不具合も発生する。
【0014】そこで本発明は、上述の従来の問題を解決
し、再配置用に長く延在されるBLM膜のパターンをリ
フトオフ法で形成する場合にも、リフトオフ残渣の発生
を防止することが可能な半導体装置の製造方法を提供す
ることを目的とする。
【0015】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、有機膜パターンを用いるリフトオフ法により
基板上に導電材料膜を形成するに際し、導電材料膜のス
パッタリング成膜に先立ってAr+ よりも質量の大きい
不活性ガス・イオンを含むプラズマを用いて前記有機膜
パターンに逆スパッタリングを施すことにより、該有機
膜パターンの断面形状を効率良くオーバーハング形状に
変形させ、上述の目的を達成しようとするものである。
【0016】
【発明の実施の形態】本発明は、有機膜パターン、典型
的にはレジスト・パターンの熱変形に用いられていたA
rイオンに代わり、これより質量の大きい不活性ガス・
イオンを含むプラズマを用いて逆スパッタリングを行う
ことにより、レジスト表層部の熱膨張量を増大させてオ
ーバーハング形状を確実に得ようとするものである。こ
れら質量の大きいイオンは、仮に電荷量と加速度がAr
+ と同等であっても、基板へ衝突する際の運動エネルギ
ーが大きい。この運動エネルギーの大半は衝突直後に熱
エネルギーに変化するので、これらの重イオンはAr+
に比べて大量の熱エネルギーを発生させ、レジスト・パ
ターンの熱変形を効率的に起こすことができる。
【0017】上記プラズマとしては、Krイオン(Kr
+ )、Xeイオン(Xe+ )、Rnイオン(Rn+ )の
少なくとも1種類を含むものを用いることができる。ま
た、このプラズマにはAr+ が含まれていても良い。こ
れは、質量の軽いイオンも併用することによりレジスト
・パターンに与えられる熱エネルギーをより精密に制御
するためである。上記プラズマとしてはまず、プラズマ
密度が1×1010/cm3 のオーダーである平行平板型
プラズマ装置やトライオード型プラズマ装置により励起
されるものを使用することができる。しかし、1×10
11/cm3 以上、1×1014/cm3 以下の密度を持つ
プラズマを用いれば、一層効果的である。このクラスの
密度のプラズマは一般に高密度プラズマと称されてお
り、たとえば有磁場マイクロ波プラズマ装置、誘導結合
プラズマ(ICP)装置、ヘリコン波プラズマ装置を用
いて励起することができる。これらのプラズマ装置は、
電界と磁界との相互作用により電子とガス分子の衝突確
率を高める機構を備えているので、低ガス圧下でも大量
の活性種を生成でき、しかもこの活性種の平均自由行程
が長いのでウェハに入射するイオンの散乱が少ないとい
うメリットを有している。
【0018】上記導電材料膜は、デバイス・チップ上に
配列されるハンダ・ボールの下地金属膜とすることがで
き、典型的には従来技術の欄でも述べたBLM膜であ
る。この下地金属膜は、デバイス・チップの電極パッド
の直上領域に形成されるのみならず、該パッド電極の直
上領域外へも延在されて前記ハンダ・ボールの再配置に
用いられるものであっても良い。
【0019】本発明では上述のようにレジスト・パター
ンをより確実に変形させるためにArイオンよりも質量
の大きな不活性ガス・イオンを用いるが、基板に入射す
るスパッタ粒子の指向性を揃えるためには、これらの不
活性ガス・イオンを導電材料膜のスパッタリング成膜に
使用することも、極めて効果的である。このことによ
り、レジスト・パターンの側壁面への導電材料膜の付着
をより確実に防止することが可能となる。このときのプ
ラズマとしても、Kr+ 、Xe+ 、Rn+ の少なくとも
1種類が含まれるものを使用することができ、さらにこ
のプラズマにAr+ が含まれていても良い。
【0020】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0021】実施例1 本実施例では、BLM膜を用いてハンダ・ボールを再配
置するプロセスにおいて、BLM膜被着前のレジスト・
パターンをKr+ を用いて変形させた。このプロセスに
ついて、図1ないし図10を参照しながら説明する。な
お、これらの図面はいずれも、前掲の図12のA−A線
断面に相当する部分を表している。また、符号の添字a
は定位置に関連する部分、添字bは再配置に関連する部
分にそれぞれ付した。
【0022】まず、図1に示されるように、すべての素
子形成が終了した基板1上でAl電極パッド2a,2b
のパターニングを行い、続いて基体の全面をたとえばプ
ラズマCVD法により成膜されるSiNパッシベーショ
ン膜3で被覆し、さらにこの膜をパターニングして上記
Al電極パッド2a,2bを露出させるように開口3
a,3bをそれぞれ形成した。この状態が、通常のデバ
イス・チップの完成状態である。なお、上記Al電極パ
ッド2aは前掲の図1にも示したごとく、後工程におい
てその直上領域(定位置)にハンダ・ボールが形成され
るパッドであるが、Al電極パッド2bは直上領域外に
ハンダ・ボールが形成されるパッドである。
【0023】次に、図2に示されるように、基体(ウェ
ハ)の全面に感光性のポリイミド膜(東レ社製:商品名
UR−3100,比誘電率ε≒3.2)を約5μmの厚
さに塗布し、1層目ポリイミド膜4を形成した。次に、
g線によるフォトリソグラフィと現像処理とを経て該1
層目ポリイミド膜4をパターニングし、上記Al電極パ
ッド2a,2bを露出させるための開口4a,4bをそ
れぞれ形成した。これら開口4a,4bは、先に形成さ
れたSiNパッシベーション膜3の開口3a,3bの内
部に開口されており、Al電極パッド2a,2bと後工
程において形成されるBLM膜とのコンタクト面積を規
定するものである。
【0024】次に、図3に示されるように、通常のレジ
スト塗布、フォトリソグラフィおよび現像を行い、レジ
スト・パターン5を形成した。このレジスト・パターン
5には、定位置用のBLM膜(図5の符号6a)の被着
部位を規定するためにAl電極パッド2aに臨んで形成
される開口5aと、再配置用のBLM膜(図5の符号6
b)の被着部位を規定するためにAl電極パッド2bに
臨んで形成される開口5bとを有している。
【0025】次に、上記のウェハをトライオード型のR
Fプラズマ処理チャンバへ搬入し、一例として下記の条
件でKrガスのプラズマを用いた逆スパッタリングを行
った。 Kr流量 25 SCCM 圧力 0.7 Pa プラズマ・ソース電力 700 W(2 MHz) 基板バイアス電圧 350 V(13.56 MHz) ウェハ・ステージ温度 室温 処理時間 4 分間 この逆スパッタリングでは、プラズマ中から運動エネル
ギーの大きいKr+ の照射を受けたレジスト・パターン
5の開口端が、再配線部も含め全体にわたって均一かつ
十分なオーバーハング形状に変形され、変形レジスト・
パターン5dが得られた。なお、この段階でAl電極パ
ッド2a,2bの表面の自然酸化膜(図示せず。)や1
層目ポリイミド膜の現像残渣(図示せず。)も除去され
た。
【0026】次に、上記ウェハをRFプラズマ処理チャ
ンバから高真空下で連結されたDCスパッタリング装置
の成膜チャンバに移送し、ここで直ちにBLM膜として
Cr膜(厚さ約0.1μm),Cu膜(厚さ約1.0μ
m),Au膜(厚さ約0.1μm)を順次スパッタリン
グ成膜した。このときの成膜条件は、たとえば以下のと
おりとした。
【0027】この工程では、変形レジスト・パターン5
dが上述のように良好に形状制御されているために、そ
の側壁面へスパッタ粒子がほとんど回り込むことがなか
った。この結果、図5に示されるように、Al電極パッ
ド2aには定位置用のBLM膜6a、Al電極パッド2
bには再配置用のBLM膜6bがそれぞれ被着された
が、これらはいずれも変形レジスト・パターン5d上の
BLM膜6cとは自己整合的に分断された。なお、BL
M膜6cは不要部である。
【0028】次に、このウェハをレジスト剥離液に浸し
て加熱揺動処理を行った。このレジスト剥離液は、たと
えばジメチルスルホキシド(DMSO)とN−メチル−
2−2−ピロリドン(CH3 NC4 6 O)とを混合し
たものである。この結果、図6に示されるように、変形
レジスト・パターン5dの剥離に伴ってその上に堆積し
た不要なBLM膜6cが一緒に除去され、Al電極パッ
ド2a,2bに接続するBLM膜6a,6bのみが残っ
た。このとき、従来のようなリフトオフ残渣は観察され
なかった。
【0029】この後は、ハンダ・ボールの形成工程に入
る。すなわち、まず図7に示されるように、ウェハの全
面に厚さ約5μmの2層目ポリイミド膜7を成膜した。
この2層目ポリイミド膜7を前述の1層目ポリイミド膜
4の場合と同様にフォトリソグラフィと現像処理を経て
パターニングし、ハンダ・ボールの形成部位を規定する
ための開口7a,7bを形成した。ここで、上記開口7
aは定位置用に形成されるものであり、Al電極パッド
2aの直上領域でBLM膜6aを露出させるごとく形成
される。これに対し、開口7bは、Al電極パッド2b
の直上領域外においてBLM膜6bを露出させるごとく
形成される。
【0030】次に、上記ウェハの全面にレジスト膜を形
成し、ハンダ膜の被着部位を規定するためのレジスト・
パターニングを行った。このパターニングにより、図8
に示されるように、上記開口7a,7bを含み、これら
より十分に大きい開口8a,8bを有するレジスト・パ
ターン8を形成した。なお、このレジスト・パターン8
の膜厚は、次工程においてハンダ膜を分断させるに十分
な厚さとした。続いて、ウェハの全面にハンダ膜(97
%Pb−3%Sn)を蒸着した。これにより、開口8a
の内部にてBLM膜6aに接続するハンダ膜9a、開口
8bの内部にてBLM膜6bに接続するハンダ膜9bが
形成されたが、この両者はレジスト・パターン8上に被
着された不要なハンダ膜9cとは自己整合的に分断され
ていた。なお、ハンダ膜の成膜は上述のような蒸着に限
られず、電界メッキにより行っても良い。
【0031】このウェハを再びレジスト剥離液に浸して
加熱揺動処理を行い、レジスト・パターン8と不要なハ
ンダ膜9cを除去すると、図9に示されるように、定位
置用のハンダ膜9aと再配置用のハンダ膜9bのみが残
された状態となった。この後、いわゆるウェットバック
工程を経てハンダ・ボールを形成した。すなわち、まず
パターニングされたハンダ膜9a,9bにフラックスを
塗布した。このフラックスは、アミン系活性剤,アルコ
ール系溶媒,ロジン,およびポリグリコール等の樹脂を
主成分とし、ハンダ膜9a,9bの還元および表面活性
化作用を有するものである。この状態のウェハをN2
囲気下で段階的に昇温すると、ハンダ膜9a,9bは溶
融しながら自身の表面張力で球状に収縮した。この結
果、図10に示されるように、BLM膜6a上には定位
置のハンダ・ボール9ar、BLM膜6b上には再配置
されたハンダ・ボール9brとが形成された。
【0032】この後、上記ウェハをダイシングして個々
のチップに分割し、上記のハンダ・ボール9ar,9b
rと、予め予備ハンダ付けされた実装基板上の導体パタ
ーンとを位置合わせしながら加熱溶着させることによ
り、LSIチップの実装を完了した。このようにして完
成された組立製品においては、従来のようにBLM膜の
残渣が発生しないので、この残渣が2層目ポリイミド膜
17から露出することや、隣接するBLM6b同士をブ
リッジさせることによる短絡はいずれも発生せず、信頼
性、耐久性、歩留りに優れていた。
【0033】実施例2 本実施例では、レジスト・パターンの変形を誘導結合型
のプラズマ処理チャンバとAr/Xe混合ガスを用いた
逆スパッタリングにより行い、さらにBLM膜のDCス
パッタリング成膜にもAr/Xe混合ガスを用いた。本
実施例において、レジスト・パターン5を形成するまで
の工程は、実施例1で述べたとおりである。
【0034】次に、この状態のウェハをICP型のプラ
ズマ処理チャンバへ搬入し、一例として下記の条件で逆
スパッタリングを行い、レジスト・パターン5を変形さ
せた。 Ar流量 30 SCCM Xe流量 10 SCCM 圧力 0.13 Pa プラズマ・ソース電力 1000 W(450 kHz) 基板バイアス電圧 90 V(13.56 MHz) ウェハ・ステージ温度 90 ℃ 処理時間 1 分間
【0035】上記のガス系はArガス主体であるが、A
+ に加えてこれより質量が3倍以上も大きいXe+
プラズマ中に同時生成する。また、誘導結合プラズマ
(ICP)装置では励起されるプラズマそのものの密度
が1×1012/cm3 のオーダー以上と高いので、低圧
力下でも多量に生成するイオン種を最小限の散乱でウェ
ハに垂直入射させることができ、そのおかげで基板バイ
アス電圧の設定値も下げることができる。したがって、
効率的なレジスト・パターン変形を短時間で、しかもA
l電極パッド2a,2b等の露出面へダメージを与える
ことなく進行させることができた。
【0036】次に、上記ウェハをプラズマ処理チャンバ
から高真空下で連結された成膜チャンバに移送し、ここ
で直ちにBLM膜としてCr膜(厚さ約0.1μm),
Cu膜(厚さ約1.0μm),Au膜(厚さ約0.1μ
m)を順次スパッタリング成膜した。このときの成膜条
件は、たとえば以下のとおりとした。
【0037】本実施例では、BLM膜のスパッタリング
成膜にも質量の大きいイオンを使用しているために、ス
パッタ粒子の指向性が向上し、変形レジスト・パターン
5dの側壁面へのBLM膜の被着をほぼ完全に防止する
ことができた。この結果、従来生じていたようなリフト
オフ残渣は観察されなくなった。以降の工程は実施例1
と同様に行い、最終的には再現性および信頼性の高いL
SIチップの実装を完了し、組立製品を歩留り良く得る
ことができた。
【0038】以上、本発明を2例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、使用するサンプル・ウェハの
構成、逆スパッタリング条件、スパッタリング成膜条
件、各材料膜の種類や膜厚、使用するプラズマ装置等の
細部は適宜変更、選択、組合せが可能である。
【0039】
【発明の効果】以上の説明からも明らかなように、本発
明によれば長い延在部分を有する導電材料膜をリフトオ
フ法により形成する場合に、マスクとなる有機膜パター
ンの断面形状を、重い不活性ガスのイオンを用いた逆ス
パッタリングで均一なオーバーハング形状へと効率良く
変化させることができる。特に上記導電膜材料がBLM
膜のようなハンダ・ボールの下地金属膜である場合、本
発明によりこの膜のリフトオフ残渣の発生を防止するこ
とができる。この残渣発生の防止は、この下地金属膜が
ハンダ・ボールの再配置に用いられる場合にとりわけ有
意義であり、半導体デバイス・チップのフリップ・チッ
プ・ボンディングで得られる最終的な実装組立品の信頼
性、耐久性、歩留りを大幅に改善することができる。さ
らに、導電材料膜のスパッタリングにも重い不活性ガス
のイオンを用いることにより、有機膜パターンの側壁面
への導電材料膜の付着を防止し、リフトオフ残渣を防止
する上で一層効果的となる。
【図面の簡単な説明】
【図1】本発明を適用したプロセス例において、基板上
でAl電極パッドとSiNパッシベーション膜とをパタ
ーニングした状態を示す模式的断面図である。
【図2】図1の基体上で1層目ポリイミド膜をパターニ
ングし、Al電極パッドに臨む開口を形成した状態を示
す模式的断面図である。
【図3】図2の基体上でBLM膜の被着部位を規定する
ためのレジスト・パターニングを行った状態を示す模式
的断面図である。
【図4】図3のレジスト・パターンを逆スパッタリング
により変形させている状態を示す模式的断面図である。
【図5】図4の基体上にBLM膜を被着させた状態を示
す模式的断面図である。
【図6】図5のレジスト・パターンをリフトオフし、B
LM膜の不要部を除去した状態を示す模式的断面図であ
る。
【図7】図6の基体上でハンダ・ボールの形成部位を規
定するための2層目ポリイミド膜のパターニングを行っ
た状態を示す模式的断面図である。
【図8】図7の基体上でハンダ膜の被着部位を規定する
ためのレジスト・パターニングを行い、さらにハンダ膜
を蒸着した状態を示す模式的断面図である。
【図9】図8のレジスト・パターンをリフトオフし、ハ
ンダ膜の不要部を除去した状態を示す模式的断面図であ
る。
【図10】基板加熱によりハンダ・ボールを形成した状
態を示す模式的断面図である。
【図11】リフトオフ法による一般的なAl電極パッド
上へのBLM膜の形成プロセスを示す模式的断面図であ
り、(a)はレジスト・パターニング工程、(b)はレ
ジスト・パターンの変形工程、(c)はBLM膜の被着
工程、(d)はリフトオフによるBLM膜不要部の除去
工程をそれぞれ表す。
【図12】LSIチップ上でハンダ・ボールを再配置し
た状態を示す斜視図である。
【図13】ハンダ・ボールの再配置を行う従来プロセス
において、変形レジスト・パターンに形状不良部が発生
した状態を示す模式的断面図である。
【図14】図13のレジスト・パターンをリフトオフし
た結果、リフトオフ残渣が生じた状態を示す模式的断面
図である。
【符号の説明】
1…基板 2a,2b…Al電極パッド 3…SiNパ
ッシベーション膜 4…1層目ポリイミド膜 5…レジ
スト・パターン 5d…変形レジスト・パターン 6a
…BLM膜(定位置用) 6b…BLM膜(再配置用)
7…2層目ポリイミド膜 9a,9b…ハンダ膜(ハ
ンダ・ボール形成用)9ar…ハンダ・ボール(定位
置) 9br…ハンダ・ボール(再配置)

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 所定の有機膜パターンが形成された基板
    の全面に、該有機膜パターンにより垂直方向に分断され
    た不連続な導電材料膜をスパッタリング成膜した後、該
    有機膜パターンをその上に被着された導電材料膜と共に
    除去することにより該有機膜パターンの非形成部位にの
    み選択的に導電材料膜を残す半導体装置の製造方法であ
    って、 前記導電材料膜のスパッタリング成膜に先立ち、Arイ
    オンよりも質量の大きい不活性ガス・イオンを含むプラ
    ズマを用いて前記有機膜パターンに逆スパッタリングを
    施すことにより、該有機膜パターンの断面形状をオーバ
    ーハング形状に変形させることを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】 前記プラズマには、Krイオン,Xeイ
    オン,Rnイオンの少なくとも1種類が含まれることを
    特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記プラズマにArイオンが含まれるこ
    とを特徴とする請求項2記載の半導体装置の製造方法。
  4. 【請求項4】 前記プラズマは、1×1011/cm3
    上、1×1014/cm3 以下のプラズマ密度を有するこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
  5. 【請求項5】 前記導電材料膜がデバイス・チップ上に
    配列されるハンダ・ボールの下地金属膜であることを特
    徴とする請求項1記載の半導体装置の製造方法。
  6. 【請求項6】 前記下地金属膜は前記デバイス・チップ
    のパッド電極の直上領域に形成されると共に、該パッド
    電極の直上領域外へも延在されて前記ハンダ・ボールの
    再配置に用いられることを特徴とする請求項5記載の半
    導体装置の製造方法。
  7. 【請求項7】 前記導電材料膜のスパッタリング成膜
    に、Arイオンよりも質量の大きいイオンを含むプラズ
    マを用いることを特徴とする請求項1記載の半導体装置
    の製造方法。
  8. 【請求項8】 前記プラズマには、Krイオン,Xeイ
    オン,Rnイオンの少なくとも1種類が含まれることを
    特徴とする請求項7記載の半導体装置の製造方法。
  9. 【請求項9】 前記プラズマにArイオンが含まれるこ
    とを特徴とする請求項8記載の半導体装置の製造方法。
JP9140186A 1997-05-29 1997-05-29 半導体装置の製造方法 Pending JPH10335335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9140186A JPH10335335A (ja) 1997-05-29 1997-05-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9140186A JPH10335335A (ja) 1997-05-29 1997-05-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10335335A true JPH10335335A (ja) 1998-12-18

Family

ID=15262914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9140186A Pending JPH10335335A (ja) 1997-05-29 1997-05-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10335335A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020145080A1 (ja) * 2019-01-11 2020-07-16 ソニーセミコンダクタソリューションズ株式会社 酸化物半導体膜のエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020145080A1 (ja) * 2019-01-11 2020-07-16 ソニーセミコンダクタソリューションズ株式会社 酸化物半導体膜のエッチング方法
JPWO2020145080A1 (ja) * 2019-01-11 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 酸化物半導体膜のエッチング方法

Similar Documents

Publication Publication Date Title
JP3554685B2 (ja) Icチップを支持基板に接合する方法
US6521970B1 (en) Chip scale package with compliant leads
US7764007B2 (en) Under bump metal film comprising a stress relaxation layer and a diffusion-resistant layer
US20020072215A1 (en) Method for forming barrier layers for solder bumps
KR100454836B1 (ko) 땜납범프의형성방법및그장치
US7132358B2 (en) Method of forming solder bump with reduced surface defects
JPH07297149A (ja) 半導体装置とその製造方法
JPH05335313A (ja) インジウムバンプの製造方法
JPH04155835A (ja) 集積回路装置の製造方法
US6348730B1 (en) Semiconductor device and fabricating method therefor
JP2002016096A (ja) 半導体装置とその製造方法
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
US6911390B2 (en) Fabrication method for an interconnect on a substrate
JPH11145174A (ja) 半導体装置およびその製造方法
JPH10335335A (ja) 半導体装置の製造方法
JP3409598B2 (ja) 半導体装置の製造方法
US6821876B2 (en) Fabrication method of strengthening flip-chip solder bumps
KR20010102317A (ko) 반도체 칩 제조 방법
JP2001332577A (ja) 半導体装置の製造方法
CN1103119C (zh) 用于单掩膜c4焊料凸点制造的方法
JP3721687B2 (ja) 半導体装置の製造方法
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法
JP3349001B2 (ja) 金属膜の形成方法
JP3641899B2 (ja) プラズマ処理方法
JPS61141158A (ja) バンプ電極形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018