JPWO2020145080A1 - 酸化物半導体膜のエッチング方法 - Google Patents

酸化物半導体膜のエッチング方法 Download PDF

Info

Publication number
JPWO2020145080A1
JPWO2020145080A1 JP2020565669A JP2020565669A JPWO2020145080A1 JP WO2020145080 A1 JPWO2020145080 A1 JP WO2020145080A1 JP 2020565669 A JP2020565669 A JP 2020565669A JP 2020565669 A JP2020565669 A JP 2020565669A JP WO2020145080 A1 JPWO2020145080 A1 JP WO2020145080A1
Authority
JP
Japan
Prior art keywords
semiconductor film
oxide semiconductor
rare gas
oxide
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020565669A
Other languages
English (en)
Other versions
JP7366936B2 (ja
Inventor
瑛子 平田
哲也 辰巳
正永 深沢
智志 浜口
一浩 唐橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020145080A1 publication Critical patent/JPWO2020145080A1/ja
Application granted granted Critical
Publication of JP7366936B2 publication Critical patent/JP7366936B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本開示の一実施形態の酸化物半導体膜のエッチング方法は、第１の希ガスを用いて酸化物半導体膜に変質層を形成し、第１の希ガスとは異なる第２の希ガスを用いて変質層をスパッタする。

Description

本開示は、例えば、電子デバイスの電極を構成する酸化物半導体膜のエッチング方法に関する。
窒化シリコン（ＳｉＮ）膜のエッチング方法として、例えば、非特許文献１では、水素プラズマを照射して表面に変質層を形成したのち、フッ素ラジカル照射して変質層の除去を行うエッチング方法が報告されている。
Sonam D. Sherpa and Alok Ranjan. J. Vac. Sci. Technol. A35 01A102 (2017)
ところが、酸化物半導体膜のエッチングに上記のように水素プラズマを用いた場合、時間の経過と共に酸化物半導体膜の組成が変化し、これを用いたデバイスの特性を劣化させるという問題があった。
酸化物半導体膜の組成比の経時変化を抑制することが可能な酸化物半導体のエッチング方法を提供することが望ましい。
本開示の一実施形態の酸化物半導体膜のエッチング方法は、第１の希ガスを用いて酸化物半導体膜に変質層を形成し、第１の希ガスとは異なる第２の希ガスを用いて変質層をスパッタする。
本開示の一実施形態の酸化物半導体膜のエッチング方法では、第１の希ガスを用いて酸化物半導体膜に変質層を形成したのち、第２の希ガスを用いて変質層をスパッタすることにより、スパッタ後の酸化物半導体膜からの酸素の脱離を防ぐ。
本開示の第１の実施の形態に係る酸化物半導体膜のエッチング方法を説明するための断面模式図である。 図１Ａに続く工程を表す断面模式図である。 図１Ｂに続く工程を表す断面模式図である。 一般的なエッチング前後における膜組成の変化を表す特性図である。 Ｈ2プラズマ照射後のＩＴＯ膜のＴＥＭ画像の模式図である。 図３Ａに示したＡおよびＢにおけるＩｎおよびＯの組成比を表す図である。 希ガス照射による酸化物半導体膜の膜構造の変化を表す模式図である。 図４Ａに続く希ガス照射による酸化物半導体膜の膜構造の変化を表す模式図である。 図４Ｂに続く希ガス照射による酸化物半導体膜の膜構造の変化を表す模式図である。 本開示の第２の実施の形態に係る酸化物半導体膜のエッチング方法を説明するための断面模式図である。 図５Ａに続く工程を表す断面模式図である。 第３の実施の形態に係る酸化物半導体膜のエッチング工程を表す断面模式図である。 図６Ａに続く工程を表す断面模式図である。 図６Ｂに続く工程を表す断面模式図である。 図１Ａ〜図１Ｃ等に示したエッチング方法を用いて加工された酸化物半導体膜を用いた撮像素子の構成を表すブロック図である。 図７に示した撮像素子に用いられる光電変換素子の断面模式図である。 図７に示した撮像素子を用いた電子機器の構成を説明する図である。 図１Ａ〜図１Ｃ等に示したエッチング方法を用いて加工された酸化物半導体膜を用いた反射型表示装置の断面模式図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示における実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（２種類の希ガスを順番に照射したエッチング方法の例）
１−１．酸化物半導体のエッチング方法
１−２．作用・効果
２．第２の実施の形態（２種類の希ガスを混合して照射したエッチング方法の例）
３．第３の実施の形態（エッチング工程の一具体例）
４．適用例
５．応用例
＜１．第１の実施の形態＞
図１Ａ〜図１Ｃは、本開示の第１の実施の形態に係る酸化物半導体膜（酸化物半導体膜１２）のエッチング工程を表した断面模式図である。酸化物半導体膜１２は、例えば、フラットパネルディスプレイおよびタッチパネル等の各種ディスプレイ、太陽電池および発光ダイオード（Light Emitting Diode；ＬＥＤ）等のデバイスを構成する電極として用いられるものである。この他、酸化物半導体膜１２は、電磁シールドおよび反射防止膜等にも用いられる。本開示のエッチング方法は、例えば、電極を構成する酸化物半導体膜１２のパターニング等に好適に用いられるものである。
（１−１．酸化物半導体のエッチング方法）
本実施の形態の酸化物半導体膜１２のエッチング方法は、希ガスＧ１（第１の希ガス）で変質させて酸化物半導体膜１２に変質層１２Ｘを形成したのち、希ガスＧ１とは異なる希ガスＧ２（第２の希ガス）を用いてスパッタを行い、酸化物半導体膜１２を所望の形状に加工するものである。以下に、図１Ａ〜図１Ｃを用いて酸化物半導体膜１２のエッチング方法を説明する。
まず、図１Ａに示したように、支持基材１１上に、例えば乾式法あるいは湿式法を用いて酸化物半導体膜１２を成膜する。乾式法としては、物理的気相成長法（ＰＶＤ法）および化学的気相成長法（ＣＶＤ法）が挙げられる。ＰＶＤ法の原理を用いた成膜方法としては、抵抗化熱または高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法または高周波スパッタリング法）、イオンプレーティング法、レーザアブレーション法、分子線エピタキシー法、レーザ転写法が挙げられる。ＣＶＤ法の原理を用いた成膜方法としては、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法および光ＣＶＤ法が挙げられる。湿式法としては、電界メッキ法、無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等が挙げられる。酸化物半導体膜１２は、上記のように、例えば、各種デバイスを構成する電極として用いられるものである。具体的な材料としては、例えば、酸化インジウム、インジウム−錫酸化物（Indium Tin Oxide；ＩＴＯ，ＳｎドープのＩｎ2Ｏ3、結晶性ＩＴＯおよびアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム−亜鉛酸化物（Indium Zinc Oxide；ＩＺＯ）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム−ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムおよびガリウムを添加したインジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ，Ｉｎ−ＧａＺｎＯ4）、酸化亜鉛にドーパントとしてインジウムおよび錫を添加したインジウム−錫−亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム−亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム−亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ2）、酸化チタンにドーパントとしてニオブを添加したニオブ−チタン酸化物(ＴＮＯ)、酸化アンチモン、スピネル型酸化物およびＹｂＦｅ2Ｏ4構造を有する酸化物が挙げられる。この他、ガリウム酸化物、チタン酸化物、ニオブ酸化物またはニッケル酸化物等を母層とする透明電極材料が挙げられる。
続いて、図１Ｂに示したように、希ガスＧ１を照射して酸化物半導体膜１２に変質層１２Ｘを形成する。次に、希ガスＧ２を照射して変質層１２Ｘをスパッタする。これにより、変質層１２Ｘが除去され、酸化物半導体膜１２がエッチングされる。
希ガスＧ１および希ガスＧ２は、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）およびキセノン（Ｘｅ）から選択される。本実施の形態では、変質層１２Ｘを形成する希ガスＧ１としては、変質層１２Ｘをスパッタする希ガスＧ２よりも分子量の小さな希ガスを用いることが好ましい。分子量の小さな希ガスを用いることで、酸化物半導体膜１２の膜厚方向に深く侵入することが可能となり、酸化物半導体膜１２の深くまで変質層１２Ｘを形成することが可能となる。また、変質層１２Ｘをスパッタする希ガスＧ２は、希ガスＧ１よりも分子量の大きな希ガスを用いることが好ましい。分子量の大きな希ガスはスパッタレートが高いため、エッチング速度を増速させることが可能となる。以上のことから、希ガスＧ１としては、ヘリウム（Ｈｅ）またはネオン（Ｎｅ）から選択することが好ましい。希ガスＧ２としては、ネオン（Ｎｅ）、アルゴン（Ａｒ）およびキセノン（Ｘｅ）から選択することが好ましい。
（１−２．作用・効果）
前述したように、水素プラズマを用いてＩＴＯやＩＧＺＯ等の酸化物半導体膜をエッチングした場合、時間の経過と共に酸化物半導体膜の組成が変化し、これを用いたデバイスの特性を劣化させるという問題がある。
図２は、Ｘ線光電子分光法（ＸＰＳ）を用い、測定条件Ｉｎ ３ｄ5/2でのＨ2／Ａｒプラズマを用いたエッチング前後のＩＴＯ膜中のＩｎの比率を測定した結果を表したものである。ＩｎのBinding energy（ｅＶ）は４４４．１１ｅＶ、Ｉｎ2Ｏ3のBinding energy（ｅＶ）は４４４．３２ｅＶとし、Ｉｎ比率はＩｎ／Ｉｎ2Ｏ3比で算出した。Ｈ2／Ａｒプラズマ照射前と比較して、Ｈ2／Ａｒプラズマ照射後のＩＴＯ膜では、Ｉｎ−Ｉｎ結合が増加していることがわかる。
図３Ａは、基板１０１１上に形成されたＩＴＯ膜１０１２のＨ2プラズマ照射後のＴＥＭ画像を模式的に表したものである。ＩＴＯ等の酸化物半導体膜にＨ2プラズマを照射した場合、図３Ａに示したように、酸化物半導体膜の表面には瘤状の変質層が形成される。図３Ｂは、エネルギー分散型Ｘ線分析（ＥＸＤ）を用いて、図３Ａに示した変質層部分（Ａ）および変質層以外のＩＴＯ膜部分（Ｂ）のＩｎおよびＯの濃度を測定した結果を表したものである。変質層以外のＩＴＯ膜部分（Ｂ）と比較して、変質層部分（Ａ）ではＩｎ濃度が高く、変質層はＩｎの凝集によって形成されていることがわかる。
このように、水素プラズマを用いて酸化物半導体膜をエッチングすると、Ｈ原子の侵入によって例えばＩＴＯ膜ではＩＴＯからＯ原子が脱離し、表面がＩｎリッチになる。表面がＩｎリッチになった酸化物半導体膜では、例えば絶縁性が低下する。酸化物半導体は、上記のようにデバイスの電極材料として用いられるが、例えば表示層を間に対向配置される上部電極および下部電極を酸化物半導体膜で構成し、これを上記のように水素プラズマを用いてエッチングした場合、上述したような酸化物半導体膜の組成変化は上部電極と下部電極との間の短絡の原因となる。
これに対して、本実施の形態では、２種類の希ガスＧ１および希ガスＧ２を用いて酸化物半導体膜１２をエッチングするようにした。具体的には、より分子量の小さな希ガスＧ１を照射して酸化物半導体膜１２に変質層１２Ｘを形成したのち、希ガスＧ１よりも分子量の大きな希ガスＧ２を照射して変質層１２Ｘをスパッタするようにした。
図４Ａ〜図４Ｃは、ＴＥＭによって確認されるイオンＧ+の照射量による酸化物半導体膜１２の表面の結晶構造の変化を模式的に表したものである。酸化物半導体膜１２は内部に複数からなる結晶粒１２１および結晶粒界１２２が存在する。図４Ａに示したように、イオンＧ+の照射量が少ない（例えば、Ｉｏｎ ｄｏｓｅ：１×１０17ｉｏｎ／ｃｍ2未満）場合には、酸化物半導体膜の表面の結晶構造に変化は見られない。イオンＧ+の照射量を増加させる（例えば、Ｉｏｎ ｄｏｓｅ：１×１０17ｉｏｎ／ｃｍ2以上）ことで酸化物半導体膜の表面には新たな結晶粒１２１および結晶粒界１２２が形成されるようになる。即ち、図４Ｂおよび図４Ｃに示したように、照射量の増加に比例して酸化物半導体膜の表面には結晶粒１２１および結晶粒界１２２が増加する。即ち、本実施の形態において形成される変質層１２Ｘは、酸化物半導体膜１２へのイオンＧ+の侵入による結晶粒界１２２および結晶粒界１２２の増加による結晶性の乱れであり、上記のような水素イオン（Ｈ+）を用いたエッチングによる酸素の脱離等の化学的な変質とは異なり、酸素の脱離は起こりにくく、酸化物半導体膜の組成はその膜厚方向に渡って一定となっている。
以上により、本実施の形態の本実施の形態の酸化物半導体膜１２のエッチング方法では、２種類の希ガスＧ１および希ガスＧ２を用いて、酸化物半導体膜１２への変質層１２Ｘの形成および変質層１２Ｘのスパッタを行うようにした。これにより、スパッタ後の酸化物半導体膜１２の組成比の経時変化を抑制することが可能となる。
また、本実施の形態では、変質層１２Ｘを形成する希ガスＧ１として、例えばＨｅやＮｅのように分子量の小さな希ガスを用いるようにしたので、表面に形成される変質層１２Ｘを酸化物半導体膜１２の深部まで形成することが可能となる。
更に、本実施の形態では、変質層１２Ｘをスパッタする希ガスＧ２として、例えば、Ｎｅ、ＡｒおよびＸｅのような分子量の大きな希ガスを用いるようにしたので、変質層１２Ｘのエッチング速度を増速させることが可能となる。
なお、本実施の形態では、酸化物半導体膜１２のエッチング方法として、希ガスＧ１を照射して変質層１２Ｘを形成したのち、照射する希ガスを希ガスＧ２に替えて変質層１２Ｘをスパッタする、２工程で行うエッチング方法の例を示したがこれに限らない。例えば、希ガスＧ１と希ガスＧ２とを交互に照射して、変質層１２Ｘの形成とそのスパッタとを交互に行うようにしてもよい。これにより、加工精度を向上させることが可能となる。
以下、本開示の第２，第３の実施の形態ついて説明する。なお、上記第１の実施の形態と同一の構成要素については同一の符号を付し説明を省略する。
＜２．第２の実施の形態＞
図５Ａおよび図５Ｂは、本開示の第２の実施の形態に係る酸化物半導体膜（酸化物半導体膜１２）のエッチング工程を表した断面模式図である。本実施の形態の酸化物半導体膜１２のエッチング方法は、２種類の希ガスＧ１および希ガスＧ２を混合して用い、酸化物半導体膜１２の変質層１２Ｘの形成およびそのスパッタを１工程で行うものである。以下に、図５Ａおよび図５Ｂを用いて酸化物半導体膜１２のエッチング方法を説明する。
まず、図５Ａに示したように、支持基材１１上に、例えば、上記第１の実施の形態と同様に、乾式法あるいは湿式法を用いて酸化物半導体膜１２を成膜する。続いて、図５Ｂに示したように、例えば、希ガスＧ１および希ガスＧ２を、例えば、希ガスＧ１：希ガスＧ２を１０：９０以上９５：５以下の範囲の体積比で混合した混合ガスを照射する。これにより、酸化物半導体膜１２への変質層１２Ｘの形成およびスパッタによる変質層１２Ｘの除去が１工程中に行われる。
希ガスＧ１および希ガスＧ２は、上記第１の実施の形態と同様に、希ガスＧ１としては分子量の小さなヘリウム（Ｈｅ）およびネオン（Ｎｅ）から選択することが好ましく、希ガスＧ２としてはネオン（Ｎｅ）、アルゴン（Ａｒ）およびキセノン（Ｘｅ）から選択することが好ましい。希ガスＧ１および希ガスＧ２の組み合わせは特に限定されず、例えば、Ｈｅ／Ｎｅ、Ｈｅ／Ａｒ、Ｈｅ／Ｘｅ等の組み合わせが挙げられる。また、上記酸化物半導体膜１２のエッチング工程において用いられる混合ガスは、上記希ガスＧ１および希ガスＧ２として、それぞれ２種類以上の希ガスを組み合わせて用いるようにしてもよい。
以上のように、本実施の形態の酸化物半導体膜１２のエッチング方法では、２種類の希ガスＧ１および希ガスＧ２を混合して酸化物半導体膜１２に照射するようにしたので、変質層１２Ｘの形成およびそのスパッタを１工程で行うことが可能となる。よって、上記第１の実施の形態における効果に加えて、エッチング工程を簡略化することが可能となるという効果を奏する。
＜３．第３の実施の形態＞
図６Ａ〜図６Ｃは、本開示の第３の実施の形態に係る酸化物半導体膜（酸化物半導体膜１２）のエッチング工程を表した断面模式図である。本開示の酸化物半導体膜１２のエッチング方法は、上記のように、例えば、各種デバイスや電磁シールドおよび反射防止膜等において用いられるものであり、例えば、ディスプレイ関連では、ＴＮ（Twist Nematic）型およびＳＴＮ（Super Twist Nematic）型の液晶ディスプレイ、ＯＬＥＤ（Organic Light Emitting Diode）、ＰＤＰ（Plasma Display Panel）、ＦＥＤ（Field Emission Display）および電子ペーパーを構成する電極、薄膜トランジスタ（ＴＦＴ）およびカラーフィルタの加工に好適に用いられる。以下に、図６Ａ〜図６Ｃを用いて酸化物半導体膜１２の具体的なエッチング方法の一例を説明する。
まず、図６Ａに示したように、支持基材１１上に形成された酸化物半導体膜１２上に、所定の形状にパターニングされたレジスト膜２１を形成する。続いて、図６Ｂに示したように、希ガスＧ１を照射する。これにより、レジスト膜２１に形成された開口２１Ｈから露出している酸化物半導体膜１２内に希ガスＧ１が侵入して変質層１２Ｘが形成される。次に、図６Ｃに示したように、希ガスＧ２を照射して変質層１２Ｘをスパッタする。これにより、変質層１２Ｘがエッチングされ、酸化物半導体膜１２に開口１２Ｈが形成される。
なお、変質層１２Ｘは、上記のように、希ガスプラズマの侵入によって結晶粒および結晶粒界が増加した領域であり、酸化物半導体膜１２の結晶性が乱れた領域である。この変質層１２Ｘは、エッチングによって形成されたパターンの側面および、エッチングを途中で止めた場合にはエッチングによって形成される開口の底面にも存在する。
以上のように、酸化物半導体膜１２上に所望の形状にパターニングしたレジスト膜２１を形成したのち、２種類の希ガスＧ１および希ガスＧ２を用いて、酸化物半導体膜１２への変質層１２Ｘの形成および変質層１２Ｘのスパッタを行うようにした。これにより、酸化物半導体膜１２の組成を変化させることなくエッチングが可能となり、酸化物半導体膜１２の組成比の経時変化を抑制することが可能となる。よって、酸化物半導体膜１２を用いたデバイスの特性の劣化を防ぐことが可能となる。
＜４．適用例＞
上記第１の実施の形態（または、第２の実施の形態）において説明したエッチング方法を用いて加工された酸化物半導体膜１２は、例えば、以下に説明する電子デバイスに適用することができる。
（適用例１）
図７は、上記第１の実施の形態（または、第２の実施の形態）において説明したエッチング方法を用いて加工された酸化物半導体膜１２を用いた撮像素子（撮像素子１）の全体構成を表したものである。この撮像素子１は、ＣＭＯＳイメージセンサであり、半導体基板３０上に、撮像エリアとしての画素部１ａを有すると共に、この画素部１ａの周辺領域に、例えば、行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２からなる周辺回路部１３０を有している。上記第１の実施の形態等の酸化物半導体膜のエッチング方法は、例えば、有機光電変換部４０を構成する一対の電極（下部電極４１および上部電極４５）および電荷蓄積層４３の加工において好適に用いられる（いずれも、図８参照）。以下に、撮像素子１について説明する。
画素部１ａは、例えば、行列状に２次元配置された複数の単位画素Ｐ（光電変換素子１０に相当）を有している。この単位画素Ｐには、例えば、画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１ａの各単位画素Ｐを、例えば、行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各単位画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。
列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通して半導体基板３０の外部へ伝送される。
行走査部１３１、水平選択部１３３、列走査部１３４および水平信号線１３５からなる回路部分は、半導体基板３０上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
システム制御部１３２は、半導体基板３０の外部から与えられるクロックや、動作モードを指令するデータ等を受け取り、また、撮像素子１の内部情報等のデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４等の周辺回路の駆動制御を行う。
図８は、撮像素子１において１つの画素（単位画素Ｐ）として用いられる光電変換素子１０の断面構成の一例を模式的に表したものである。光電変換素子１０は、例えば、１つの有機光電変換部４０と、２つの無機光電変換部３２Ｂ，３２Ｒとが縦方向に積層された、いわゆる縦方向分光型のものである。有機光電変換部４０は、半導体基板３０の第１面（裏面）３０Ｓ１側に設けられている。無機光電変換部３２Ｂ，３２Ｒは、半導体基板３０内に埋め込み形成されており、半導体基板３０の厚み方向に積層されている。有機光電変換部４０は、対向配置された下部電極４１と上部電極４５との間に、有機材料を用いて形成された光電変換層４４を有する。この光電変換層４４は、ｐ型半導体およびｎ型半導体を含んで構成され、層内にバルクヘテロ接合構造を有する。バルクヘテロ接合構造は、ｐ型半導体およびｎ型半導体が混ざり合うことで形成されたｐ／ｎ接合面である。
この光電変換素子１０では、有機光電変換部４０は、例えば、下部電極４１が画素毎に複数の電極（読み出し電極４１Ａおよび蓄積電極４１Ｂ）から構成されており、この下部電極４１と光電変換層４４との間に絶縁層４２および電荷蓄積層４３を順に有する。絶縁層４２には、読み出し電極４１Ａ上に開口４２Ｈが設けられており、読み出し電極４１Ａはこの開口４２Ｈを介して電荷蓄積層４３と電気的に接続されている。
有機光電変換部４０と、無機光電変換部３２Ｂ，３２Ｒとは、互いに異なる波長域の光を選択的に検出して光電変換を行うものである。例えば、有機光電変換部４０では、緑（Ｇ）の色信号を取得する。無機光電変換部３２Ｂ，３２Ｒでは、吸収係数の違いにより、それぞれ、青（Ｂ）および赤（Ｒ）の色信号を取得する。これにより、光電変換素子１０では、カラーフィルタを用いることなく一つの画素において複数種類の色信号を取得可能となっている。
半導体基板３０の第２面（表面）３０Ｓ２には、例えば、フローティングディフュージョン（浮遊拡散層）ＦＤ１，ＦＤ２，ＦＤ３と、転送トランジスタＴｒ２（縦型）トランジスタおよび転送トランジスタＴｒ３と、アンプトランジスタ（変調素子）ＡＭＰと、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、多層配線層５０とが設けられている。多層配線層５０は、例えば、配線層５１，５２，５３が絶縁層５４内に積層された構成を有している。
なお、図面では、半導体基板３０の第１面３０Ｓ１側を光入射側Ｓ１、第２面３０Ｓ２側を配線層側Ｓ２と表している。
有機光電変換部４０は、上記のように、下部電極４１、電荷蓄積層４３、光電変換層４４および上部電極４５が、半導体基板３０の第１面３０Ｓ１の側からこの順に積層された構成を有している。また、下部電極４１と電荷蓄積層４３との間には、絶縁層４２が設けられている。下部電極４１のうち、読み出し電極４１Ａは、上記のように、絶縁層４２に設けられた開口４２Ｈを介して光電変換層４４と電気的に接続されている。半導体基板３０の第１面３０Ｓ１と下部電極４１との間には、例えば、固定電荷３３、誘電体層３４および層間絶縁層３７とが設けられている。上部電極４５の上には、保護層４６が設けられている。保護層４６内には、例えば、読み出し電極４１Ａ上に遮光膜４７が設けられている。保護層４６の上方には、平坦化層（図示せず）やオンチップレンズ４８等の光学部材が配設されている。
半導体基板３０の第１面３０Ｓ１と第２面３０Ｓ２との間には、貫通電極３６が設けられている。有機光電変換部４０は、この貫通電極３６を介して、アンプトランジスタＡＭＰのゲートＧａｍｐと、フローティングディフュージョンＦＤ１を兼ねるリセットトランジスタＲＳＴ（リセットトランジスタＴｒ１ｒｓｔ）の一方のソース／ドレイン領域３６Ｂに接続されている。これにより、光電変換素子１０では、半導体基板３０の第１面３０Ｓ１側の有機光電変換部４０で生じた電荷を、貫通電極３６を介して半導体基板３０の第２面３０Ｓ２側に良好に転送し、特性を高めることが可能となっている。
上述した撮像素子１は、例えば、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図９は、本技術を適用した電子機器としての撮像装置（撮像装置２０１）の構成例を示したブロック図である。
図９に示した撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、制御回路２０、信号処理回路２０６、モニタ２０７およびメモリ２０８を備えており、静止画像および動画像を撮像可能なものである。
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
シャッタ装置２０３は、光学系２０２と固体撮像素子２０４との間に配置され、制御回路２０５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。
固体撮像素子２０４は、上述した撮像素子１を含むパッケージにより構成されている。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、制御回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
制御回路２０５は、固体撮像素子２０４の転送動作およびシャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。
信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
（適用例２）
図１０は、反射型表示装置２の概略構成を表したものである。反射型表示装置２は、電気泳動現象を利用してコントラストを生じさせる電気泳動型ディスプレイであり、駆動基板６０と対向基板７０との間に設けられる表示層には、電気泳動素子（電気泳動素子８０）が用いられている。上記第１の実施の形態等の酸化物半導体膜のエッチング方法は、例えば、対向基板７０を構成する対向電極７２の加工において好適に用いられる。なお、図１０は反射型表示装置２の構成を模式的に表したものであり、実際の寸法、形状とは異なる。
反射型表示装置２は、例えば、図１０に示したように、駆動基板６０と対向基板７０とが電気泳動素子８０を介して対向配置されたものであり、対向基板７０側に表示面を有している。この「対向基板７０側に表示面を有する」とは、対向基板７０側に向かって画像を表示する（ユーザが対向基板７０側から画像を視認可能である）という意味である。
駆動基板６０は、例えば、支持基体６１の一面に薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）６２と、保護層６３と、平坦化絶縁層６４と、画素電極６５とがこの順に形成されたものである。ＴＦＴ６２および画素電極６５は、例えば、画素パターン等に応じてマトリクス状またはセグメント状に分割配置および分割形成されている。
対向基板７０は、例えば、支持基体７１および対向電極７２を有し、この対向電極７２は支持基体７１の駆動基板６０との対向面に設けられている。対向電極７２は、画素電極６５と同様に、マトリクス状またはセグメント状に配置するようにしてもよい。
電気泳動素子８０は、図１０に示したように、絶縁性液体８１中に、泳動粒子８２および多孔質層８３を備えている。泳動粒子８２は、絶縁性液体８１中に分散されており、多孔質層８３は、例えば、繊維状構造体および非泳動粒子を含んで構成され、複数の細孔８３３を有している。駆動基板６０と対向基板７０との間には、例えば、駆動基板６０と対向基板７０との間の空間を保持すると共に、例えば、駆動基板６０と対向基板７０との間の空間を画素ごとに区画する隔壁８５が設けられている。
なお、図１０に示した反射型表示装置２の構成は一例であり、種々の変形が可能である。例えば、対向基板７０の表示面側には、例えば、非可視領域の波長を可視領域の波長に変換する波長変換層等の光学部材を設けるようにしてもよい。
なお、上記適用例１として図７に示した撮像素子１は、例えば、以下の製品へ応用することができる。
＜５．応用例＞
＜内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１１は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１２は、図１１に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、検出精度が向上する。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜移動体への応用例＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１４は、撮像部１２０３１の設置位置の例を示す図である。
図１４では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、第１〜第３の実施の形態および適用例ならびに応用例を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。
なお、本開示の酸化物半導体膜のエッチング方法は、以下のような構成であってもよい。以下の構成によれば、それぞれ異なる希ガス（第１の希ガスおよび第２の希ガス）を用いて酸化物半導体膜への変質層の形成および変質層のスパッタを行うようにしたので、スパッタ後の酸化物半導体膜からの酸素の脱離が低減される。即ち、酸化物半導体膜の組成比の経時変化を抑制することが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
（１）
第１の希ガスを用いて酸化物半導体膜に変質層を形成し、
前記第１の希ガスとは異なる第２の希ガスを用いて前記変質層をスパッタする
酸化物半導体膜のエッチング方法。
（２）
前記第１の希ガスとして前記第２の希ガスよりも分子量の小さい希ガスを用いる、前記（１）に記載の酸化物半導体膜のエッチング方法。
（３）
前記第１の希ガスを前記酸化物半導体膜に照射したのち、前記第２の希ガスを照射する、前記（１）または（２）に記載の酸化物半導体膜のエッチング方法。
（４）
前記第１の希ガスおよび前記第２の希ガスを混合して前記酸化物半導体膜に照射する、前記（１）または（２）に記載の酸化物半導体膜のエッチング方法。
（５）
前記第１の希ガスおよび前記第２の希ガスを交互に前記酸化物半導体膜に照射する、前記（１）乃至（３）のうちのいずれかに記載の酸化物半導体膜のエッチング方法。
（６）
前記第１の希ガスとしてヘリウム（Ｈｅ）およびネオン（Ｎｅ）のうちの少なくとも一方を用いる、前記（１）乃至（５）のうちのいずれかに記載の酸化物半導体膜のエッチング方法。
（７）
前記第２の希ガスとしてネオン（Ｎｅ）、アルゴン（Ａｒ）およびキセノン（Ｘｅ）のうちの少なくとも１種を用いる、前記（１）乃至（６）のうちのいずれかに記載の酸化物半導体膜のエッチング方法。
（８）
前記酸化物半導体膜は、酸化インジウム、インジウム−錫酸化物（ＩＴＯ）、インジウム−亜鉛酸化物（ＩＺＯ）、インジウム−ガリウム酸化物（ＩＧＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ，Ｉｎ−ＧａＺｎＯ4）、インジウム−錫−亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（ＺｎＯ）、アルミニウム−亜鉛酸化物（ＡＺＯ）、ガリウム−亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ2）、ニオブ−チタン酸化物（ＴＮＯ）、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ2Ｏ4構造を有する酸化物、ガリウム酸化物、チタン酸化物、ニオブ酸化物およびニッケル酸化物のうちのいずれかを含む、前記（１）乃至（７）のうちのいずれかに記載の酸化物半導体膜のエッチング方法。
本出願は、日本国特許庁において２０１９年１月１１日に出願された日本特許出願番号２０１９−００３２３４号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (8)

  1. 第１の希ガスを用いて酸化物半導体膜に変質層を形成し、
    前記第１の希ガスとは異なる第２の希ガスを用いて前記変質層をスパッタする
    酸化物半導体膜のエッチング方法。
  2. 前記第１の希ガスとして前記第２の希ガスよりも分子量の小さい希ガスを用いる、請求項１に記載の酸化物半導体膜のエッチング方法。
  3. 前記第１の希ガスを前記酸化物半導体膜に照射したのち、前記第２の希ガスを照射する、請求項１に記載の酸化物半導体膜のエッチング方法。
  4. 前記第１の希ガスおよび前記第２の希ガスを混合して前記酸化物半導体膜に照射する、請求項１に記載の酸化物半導体膜のエッチング方法。
  5. 前記第１の希ガスおよび前記第２の希ガスを交互に前記酸化物半導体膜に照射する、請求項１に記載の酸化物半導体膜のエッチング方法。
  6. 前記第１の希ガスとしてヘリウム（Ｈｅ）およびネオン（Ｎｅ）のうちの少なくとも一方を用いる、請求項１に記載の酸化物半導体膜のエッチング方法。
  7. 前記第２の希ガスとしてネオン（Ｎｅ）、アルゴン（Ａｒ）およびキセノン（Ｘｅ）のうちの少なくとも１種を用いる、請求項１に記載の酸化物半導体膜のエッチング方法。
  8. 前記酸化物半導体膜は、酸化インジウム、インジウム−錫酸化物（ＩＴＯ）、インジウム−亜鉛酸化物（ＩＺＯ）、インジウム−ガリウム酸化物（ＩＧＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ，Ｉｎ−ＧａＺｎＯ4）、インジウム−錫−亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（ＺｎＯ）、アルミニウム−亜鉛酸化物（ＡＺＯ）、ガリウム−亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ2）、ニオブ−チタン酸化物（ＴＮＯ）、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ2Ｏ4構造を有する酸化物、ガリウム酸化物、チタン酸化物、ニオブ酸化物およびニッケル酸化物のうちのいずれかを含む、請求項１に記載の酸化物半導体膜のエッチング方法。
JP2020565669A 2019-01-11 2019-12-19 酸化物半導体膜のエッチング方法 Active JP7366936B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019003234 2019-01-11
JP2019003234 2019-01-11
PCT/JP2019/049908 WO2020145080A1 (ja) 2019-01-11 2019-12-19 酸化物半導体膜のエッチング方法

Publications (2)

Publication Number Publication Date
JPWO2020145080A1 true JPWO2020145080A1 (ja) 2021-11-25
JP7366936B2 JP7366936B2 (ja) 2023-10-23

Family

ID=71521559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020565669A Active JP7366936B2 (ja) 2019-01-11 2019-12-19 酸化物半導体膜のエッチング方法

Country Status (5)

Country Link
US (1) US20220122852A1 (ja)
JP (1) JP7366936B2 (ja)
CN (1) CN113169067A (ja)
TW (1) TW202038326A (ja)
WO (1) WO2020145080A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7418230B2 (ja) * 2020-02-03 2024-01-19 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131531A (ja) * 1984-11-30 1986-06-19 Nec Kansai Ltd 超微細線の形成方法
US5213659A (en) * 1990-06-20 1993-05-25 Micron Technology, Inc. Combination usage of noble gases for dry etching semiconductor wafers
JPH0897190A (ja) * 1994-09-22 1996-04-12 Ulvac Japan Ltd 透明導電性膜のドライエッチング方法
JP3304263B2 (ja) * 1996-09-06 2002-07-22 シャープ株式会社 Ｉｔｏのパターニング方法
JPH10335335A (ja) * 1997-05-29 1998-12-18 Sony Corp 半導体装置の製造方法
JPH1116888A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd エッチング装置及びその運転方法
JP4124888B2 (ja) 1998-10-23 2008-07-23 キヤノン株式会社 有機発光素子の製造方法
JP2000183040A (ja) 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
JP2000183052A (ja) * 1998-12-18 2000-06-30 Sony Corp 電子装置の製造方法
KR100344777B1 (ko) * 2000-02-28 2002-07-20 엘지.필립스 엘시디 주식회사 박막트랜지스터를 포함하는 소자 제조방법
JP2002170431A (ja) 2000-11-29 2002-06-14 Idemitsu Kosan Co Ltd 電極基板およびその製造方法
JP2003158119A (ja) * 2001-09-04 2003-05-30 Mitsui Chemicals Inc 透明導電性膜のドライエッチング方法
JP2003298375A (ja) 2002-03-29 2003-10-17 Murata Mfg Co Ltd 弾性表面波装置の周波数調整方法
KR20070040267A (ko) * 2005-10-11 2007-04-16 엘지전자 주식회사 플라즈마 디스플레이 패널의 에이징 장치
KR20130138352A (ko) * 2008-11-07 2013-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
JP6023994B2 (ja) * 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
EP3146086B1 (en) * 2014-05-23 2019-10-02 Quertech Single- and/or multi-charged gas ion beam treatment method for producing an anti-glare sapphire material
JP6373160B2 (ja) 2014-10-15 2018-08-15 東京エレクトロン株式会社 プラズマ処理装置
US9887277B2 (en) * 2015-01-23 2018-02-06 Applied Materials, Inc. Plasma treatment on metal-oxide TFT
JP6685179B2 (ja) 2016-06-01 2020-04-22 東京エレクトロン株式会社 基板処理方法
US10797166B2 (en) * 2018-04-03 2020-10-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for IGZO active layer and oxide thin film transistor

Also Published As

Publication number Publication date
JP7366936B2 (ja) 2023-10-23
WO2020145080A1 (ja) 2020-07-16
CN113169067A (zh) 2021-07-23
TW202038326A (zh) 2020-10-16
US20220122852A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
JP7007088B2 (ja) 受光素子、撮像素子および電子機器
JPWO2020175195A1 (ja) 固体撮像装置および電子機器
WO2019216092A1 (ja) 酸化物半導体膜のエッチング方法および酸化物半導体加工物ならびに電子デバイス
US10580821B2 (en) Light-receiving element, manufacturing method of the same, imaging device, and electronic apparatus
WO2021235101A1 (ja) 固体撮像装置
JPWO2020158515A1 (ja) 固体撮像素子、電子機器、および固体撮像素子の製造方法
WO2021124974A1 (ja) 撮像装置
WO2021149500A1 (ja) 光電変換装置の製造方法、及び光電変換装置
WO2021100332A1 (ja) 半導体装置、固体撮像装置及び電子機器
WO2020261817A1 (ja) 固体撮像素子、固体撮像素子の製造方法
JP7366936B2 (ja) 酸化物半導体膜のエッチング方法
WO2019181466A1 (ja) 撮像素子、電子機器
JP2021064711A (ja) 撮像装置
WO2021172121A1 (ja) 多層膜および撮像素子
WO2022172711A1 (ja) 光電変換素子および電子機器
JP2020113637A (ja) 酸化物半導体膜のエッチング方法および酸化物半導体加工物ならびに電子デバイス
WO2021112001A1 (ja) 固体撮像素子および電子機器
WO2021100338A1 (ja) 固体撮像素子
WO2017122537A1 (ja) 受光素子、受光素子の製造方法、撮像素子および電子機器
WO2021015011A1 (ja) 撮像装置
WO2020012842A1 (ja) 光電変換素子
WO2020196029A1 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに固体撮像装置
WO2024029408A1 (ja) 撮像装置
WO2022244302A1 (ja) 固体撮像装置及び固体撮像装置の製造方法
WO2021059676A1 (ja) 撮像装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231011

R150 Certificate of patent or registration of utility model

Ref document number: 7366936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150