JPS61131531A - 超微細線の形成方法 - Google Patents
超微細線の形成方法Info
- Publication number
- JPS61131531A JPS61131531A JP25439784A JP25439784A JPS61131531A JP S61131531 A JPS61131531 A JP S61131531A JP 25439784 A JP25439784 A JP 25439784A JP 25439784 A JP25439784 A JP 25439784A JP S61131531 A JPS61131531 A JP S61131531A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- sputtering
- ion milling
- adhered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000000992 sputter etching Methods 0.000 claims abstract description 11
- 238000004544 sputter deposition Methods 0.000 claims abstract description 10
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 15
- 239000010408 film Substances 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 238000005530 etching Methods 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 238000010894 electron beam technology Methods 0.000 description 5
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えばjA’R型磁気へ・ソド、SAWデ
バイス、VLS I等の半導体装置などに必要な超微細
線の形成技術に関するものである。
バイス、VLS I等の半導体装置などに必要な超微細
線の形成技術に関するものである。
従来の技術
一般にMR型磁気へ・1ド、SATデバイス、VLSI
等の半導体装置などは、素子が極めて微細化できること
に特徴がある。そこでこれらの素子は、最近では、サブ
ミクロン領域の微細パターンが製作されるに至っている
。この程度の微細パターンを得るためには、以前より採
用されてきたフォトリングラフィ技術では不満足となり
、xmリソグラフィや電子線リングラフィが奨励されつ
つあり、特に電子ビーム露光技術が実用化の域に達して
いる。すなわち、この技術は、テレビジョンのプワウン
管で行われているように、画像を走査線に分解して、レ
ジスト上に露光するラスタ走査やベクトル走査を行わせ
る方式、或いは、フォトリソグラフィ技術で用いられる
レティクル作製の7’c/)のパターンジェファレータ
と同様に、ヒームバ〜ヌを形成するためにアパーチャを
使用する面積露光方式があり、いずれも電子ビームによ
って、微細パターンを、描画するものである。
等の半導体装置などは、素子が極めて微細化できること
に特徴がある。そこでこれらの素子は、最近では、サブ
ミクロン領域の微細パターンが製作されるに至っている
。この程度の微細パターンを得るためには、以前より採
用されてきたフォトリングラフィ技術では不満足となり
、xmリソグラフィや電子線リングラフィが奨励されつ
つあり、特に電子ビーム露光技術が実用化の域に達して
いる。すなわち、この技術は、テレビジョンのプワウン
管で行われているように、画像を走査線に分解して、レ
ジスト上に露光するラスタ走査やベクトル走査を行わせ
る方式、或いは、フォトリソグラフィ技術で用いられる
レティクル作製の7’c/)のパターンジェファレータ
と同様に、ヒームバ〜ヌを形成するためにアパーチャを
使用する面積露光方式があり、いずれも電子ビームによ
って、微細パターンを、描画するものである。
ところが、上述の電子ビーム露光技術は、具体的な電子
線描画装置を用いて実施しようとすると、次の問題が生
じる欠点がある。つまり、装置としては、電子放出を行
う電子銃、ビーム照射レンズ、ビーム成形レンズ、アパ
ーチャ及び投影レンズ等O複雑な機構を要し、著しく高
価なものとなり、設備投資上不利である。また、原理的
に電子光学系のレンズと、機械的可変成形用のアパーチ
ャを重ねるためのレンズとが必要となるので、制御回路
がより複雑で、電子線制御精度として0.4μ鴬程度が
限界である。
線描画装置を用いて実施しようとすると、次の問題が生
じる欠点がある。つまり、装置としては、電子放出を行
う電子銃、ビーム照射レンズ、ビーム成形レンズ、アパ
ーチャ及び投影レンズ等O複雑な機構を要し、著しく高
価なものとなり、設備投資上不利である。また、原理的
に電子光学系のレンズと、機械的可変成形用のアパーチ
ャを重ねるためのレンズとが必要となるので、制御回路
がより複雑で、電子線制御精度として0.4μ鴬程度が
限界である。
この発明は、以上の従来の欠点解消の目的で提唱するも
のである。
のである。
問題点を解決するための手段
この発明は、従来の上記問題点を解決する手段として、
基板上に、超微細線設定間隔に等しい広′ がり幅寸法
の段部を形成し、その段部側壁を含む1 全面に、
線材層を付着形成せしめて後、イオンミリング技術によ
って側壁以外の線材層を除去し、バイアススバ・フタリ
ング法にて、所望設定間隔の超微#線を形成することを
特徴としている。つまり、この発明は、基板に設ける段
部側壁上に、超11細線が形成される点に、顕著な特色
があり、しかも電子ビーム露光技術に換る手段にて実現
できるものである。
基板上に、超微細線設定間隔に等しい広′ がり幅寸法
の段部を形成し、その段部側壁を含む1 全面に、
線材層を付着形成せしめて後、イオンミリング技術によ
って側壁以外の線材層を除去し、バイアススバ・フタリ
ング法にて、所望設定間隔の超微#線を形成することを
特徴としている。つまり、この発明は、基板に設ける段
部側壁上に、超11細線が形成される点に、顕著な特色
があり、しかも電子ビーム露光技術に換る手段にて実現
できるものである。
作用
1□
この発明では、段部11j1壁上に超gIt細線パター
ンを描くに際して、理想的な異方性工・フチング技術で
あるイオンミリングと、好適な薄膜形成、或いは薄膜修
正が可能なスパーフタリングとを繰り返えすので、描画
精度は、薄膜の形成又は修正精度によって決まり、従来
よりも著しく向上する。しかも、この発明では、超微細
線が、絶縁層中に埋込み形成され、複雑なパターンやよ
り微細加工が必要な場合でも、工、ツチングレートやス
パッタ率の制御を行えば実現できる利点がある。
ンを描くに際して、理想的な異方性工・フチング技術で
あるイオンミリングと、好適な薄膜形成、或いは薄膜修
正が可能なスパーフタリングとを繰り返えすので、描画
精度は、薄膜の形成又は修正精度によって決まり、従来
よりも著しく向上する。しかも、この発明では、超微細
線が、絶縁層中に埋込み形成され、複雑なパターンやよ
り微細加工が必要な場合でも、工、ツチングレートやス
パッタ率の制御を行えば実現できる利点がある。
実施例
第1図は、この発明の一実施例に関して得られ九超微細
線形成基板の斜視図で、1は、例えばサファイアやガラ
ス等の絶縁基板で、その上部には、□所定絶縁間隔寸法
tの広がり幅を持ち、段差寸法がkの矩形凸形段部2が
設けられ九ものである。
線形成基板の斜視図で、1は、例えばサファイアやガラ
ス等の絶縁基板で、その上部には、□所定絶縁間隔寸法
tの広がり幅を持ち、段差寸法がkの矩形凸形段部2が
設けられ九ものである。
そして、8.8は、段部2の側壁4.4上に形成された
、例えばAu 、 Ml等の導体リードパターンとなる
超微細線である。5.5は、その上面が、段部2の上面
6と同一平面に揃い、平坦面を構成するように設けられ
た、8i0.等の絶縁保護膜であろう さて上述した超微細線形成基板7を形成するには、・次
、に示す工程を経る。まず第2図に示すように、絶縁基
板l上に、幅寸法tのレジスト8を付着させる。つぎに
絶縁基板1のレジスト8を含む全面に、イオンミリング
を施し、第8図に示す通り、段部2を形成する。次に第
4図の通り、高周波スバ、フタリングにより、Au等の
材料9を、段部2の側壁4.4、上面6を含む基板l全
面に薄膜付着させる。この場合M等の薄al19の膜厚
8は、最終的に形成する超微細線の線幅に等しく設定す
る。そしてスパーフタリング条件としては、真空度1.
1j 〜188X10″″4paで、18.56MHz
数百Wの電力を供給し、雰囲就ガスとしてArを用いる
と適切である。それから、Au等の薄膜90側1!4.
4上の部分に平行かっ、大部分の平坦面に垂直な方向に
沿って、第5図のようにイオンシャ’7=10.10.
・・・・・・を浴びせて、イオンミリング処理する。す
ると、イオンミリングによる垂直方向にて、異方性ニー
Iチング作用が起り、側壁4゜4上の条体Au等の薄膜
8.8を除く平坦面上の薄膜、9が除去され超微細線が
実現で、きる。
、例えばAu 、 Ml等の導体リードパターンとなる
超微細線である。5.5は、その上面が、段部2の上面
6と同一平面に揃い、平坦面を構成するように設けられ
た、8i0.等の絶縁保護膜であろう さて上述した超微細線形成基板7を形成するには、・次
、に示す工程を経る。まず第2図に示すように、絶縁基
板l上に、幅寸法tのレジスト8を付着させる。つぎに
絶縁基板1のレジスト8を含む全面に、イオンミリング
を施し、第8図に示す通り、段部2を形成する。次に第
4図の通り、高周波スバ、フタリングにより、Au等の
材料9を、段部2の側壁4.4、上面6を含む基板l全
面に薄膜付着させる。この場合M等の薄al19の膜厚
8は、最終的に形成する超微細線の線幅に等しく設定す
る。そしてスパーフタリング条件としては、真空度1.
1j 〜188X10″″4paで、18.56MHz
数百Wの電力を供給し、雰囲就ガスとしてArを用いる
と適切である。それから、Au等の薄膜90側1!4.
4上の部分に平行かっ、大部分の平坦面に垂直な方向に
沿って、第5図のようにイオンシャ’7=10.10.
・・・・・・を浴びせて、イオンミリング処理する。す
ると、イオンミリングによる垂直方向にて、異方性ニー
Iチング作用が起り、側壁4゜4上の条体Au等の薄膜
8.8を除く平坦面上の薄膜、9が除去され超微細線が
実現で、きる。
さて、それから、条体Au等の薄膜9,9を絶縁埋怜込
みするために、この実施例では、次に述べる高周波2段
階バイアススパッタリング法を採用する。まず第6図に
示すように、Sin、膜5及び5′を絶縁基板7上に、
全面スバ・フタリング付着させる。この時、810.膜
5及び5′の膜厚を、段部2の段差寸法りに等しくする
と、Sin、71I5’か段部2の上面2に突出付着さ
れる。この時点で、第1段階のバイアススパ、ツタリン
グを次の仕様で実行する。つまり、Ar圧力、0.4
Pa、真空度IXxopa として、絶縁基板7を固定
するアノードと、S10!をターゲ、フトとして取付け
ているカソード間の距#11を95m程度として、絶縁
基板7を保持するホルダに、アノードに対して約180
Vのバイアス電圧を印加しながら、数十分間スバ・フタ
リングする。すると、第7図に示すように、Sin、膜
5′は、僅かではあるが、凸部広がり幅寸法t′が減少
する。そこで第2段階として、バイアス電圧を数倍例え
ば約400vに設定変更して更に数十分間スパッタリン
グを続行すると、第1図の通りに、S i O,膜5′
が完璧に工、ソチング除去されるのである。このように
、凸部を形成している5iotll15’のみが著しく
除去される根拠は、高周波グロー放電中にて、Ar+が
、Sin、膜5′に衝突するエネルギが、バイアス電圧
によって変化するものと考えられる。
みするために、この実施例では、次に述べる高周波2段
階バイアススパッタリング法を採用する。まず第6図に
示すように、Sin、膜5及び5′を絶縁基板7上に、
全面スバ・フタリング付着させる。この時、810.膜
5及び5′の膜厚を、段部2の段差寸法りに等しくする
と、Sin、71I5’か段部2の上面2に突出付着さ
れる。この時点で、第1段階のバイアススパ、ツタリン
グを次の仕様で実行する。つまり、Ar圧力、0.4
Pa、真空度IXxopa として、絶縁基板7を固定
するアノードと、S10!をターゲ、フトとして取付け
ているカソード間の距#11を95m程度として、絶縁
基板7を保持するホルダに、アノードに対して約180
Vのバイアス電圧を印加しながら、数十分間スバ・フタ
リングする。すると、第7図に示すように、Sin、膜
5′は、僅かではあるが、凸部広がり幅寸法t′が減少
する。そこで第2段階として、バイアス電圧を数倍例え
ば約400vに設定変更して更に数十分間スパッタリン
グを続行すると、第1図の通りに、S i O,膜5′
が完璧に工、ソチング除去されるのである。このように
、凸部を形成している5iotll15’のみが著しく
除去される根拠は、高周波グロー放電中にて、Ar+が
、Sin、膜5′に衝突するエネルギが、バイアス電圧
によって変化するものと考えられる。
)尚 以上説明した実施例は 単に平行条体予の超微細
線を形成する場合につき、高周波2段階バ、 イアヌス
パフタリング法を採択したが、この発明は、超微細線の
形状、材質、寸法等によっては、より多段バイアス電圧
・フタリングを施すようにしいてもよく、同様な結果が
期待できる。
線を形成する場合につき、高周波2段階バ、 イアヌス
パフタリング法を採択したが、この発明は、超微細線の
形状、材質、寸法等によっては、より多段バイアス電圧
・フタリングを施すようにしいてもよく、同様な結果が
期待できる。
:1
発明の効果
この発明によれば、イオンミリングによる異方性工・ソ
チングと、薄膜修正が可能なスパッタリングとを繰り返
えすことにより、超微細線の形成精度を、薄膜形成時の
膜厚精度にほぼ等しくすることができ、サブミクロン領
域のパターン形成が良好に行える。さらに、この発明で
は、イオンミリング装置やスパッタリング装置を、一般
的な使用方法で使うにもかかわらず、高価な電子線描画
装置を用いるよりも好適に超微細線が得られ、設備第1
図は、この発明の一実施例に関して得られた超微細#!
形成基板の斜視図、第2図〜第7図は、その基板の形成
各工程における斜視図である。
チングと、薄膜修正が可能なスパッタリングとを繰り返
えすことにより、超微細線の形成精度を、薄膜形成時の
膜厚精度にほぼ等しくすることができ、サブミクロン領
域のパターン形成が良好に行える。さらに、この発明で
は、イオンミリング装置やスパッタリング装置を、一般
的な使用方法で使うにもかかわらず、高価な電子線描画
装置を用いるよりも好適に超微細線が得られ、設備第1
図は、この発明の一実施例に関して得られた超微細#!
形成基板の斜視図、第2図〜第7図は、その基板の形成
各工程における斜視図である。
1・・・・・・基板、 2・・・・・・段部、8
・・・・・・超gL1細線、 4・・・・・・側壁。
・・・・・・超gL1細線、 4・・・・・・側壁。
Claims (1)
- 基板上に、超微細線設定間隔に等しい広がり幅寸法の
段部を形成し、その段部側壁を含む全面に、線材層を付
着形成せしめて後、イオンミリング技術によって側壁以
外の上記線材層を除去し、バイアススパッタリング法に
て、所望設定間隔の超微細線を形成することを特徴とす
る超微細線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25439784A JPS61131531A (ja) | 1984-11-30 | 1984-11-30 | 超微細線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25439784A JPS61131531A (ja) | 1984-11-30 | 1984-11-30 | 超微細線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61131531A true JPS61131531A (ja) | 1986-06-19 |
Family
ID=17264406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25439784A Pending JPS61131531A (ja) | 1984-11-30 | 1984-11-30 | 超微細線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61131531A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020145080A1 (ja) * | 2019-01-11 | 2020-07-16 | ソニーセミコンダクタソリューションズ株式会社 | 酸化物半導体膜のエッチング方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56112734A (en) * | 1980-02-12 | 1981-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation of infinitesimal pattern |
JPS58225650A (ja) * | 1982-06-23 | 1983-12-27 | Hitachi Ltd | 配線の層間構造体及びその製法 |
-
1984
- 1984-11-30 JP JP25439784A patent/JPS61131531A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56112734A (en) * | 1980-02-12 | 1981-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation of infinitesimal pattern |
JPS58225650A (ja) * | 1982-06-23 | 1983-12-27 | Hitachi Ltd | 配線の層間構造体及びその製法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020145080A1 (ja) * | 2019-01-11 | 2020-07-16 | ソニーセミコンダクタソリューションズ株式会社 | 酸化物半導体膜のエッチング方法 |
JPWO2020145080A1 (ja) * | 2019-01-11 | 2021-11-25 | ソニーセミコンダクタソリューションズ株式会社 | 酸化物半導体膜のエッチング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI532073B (zh) | 使用離子植入修改基底地貌的方法及系統 | |
US20180261463A1 (en) | Techniques for manipulating patterned features using ions | |
JPS61218134A (ja) | 薄膜形成装置および薄膜形成方法 | |
JPS6337193B2 (ja) | ||
US6051346A (en) | Process for fabricating a lithographic mask | |
JP3511802B2 (ja) | 金属配線の形成方法 | |
JP2757546B2 (ja) | Feを含む物質のエッチング方法およびエッチング装置 | |
JPS61131531A (ja) | 超微細線の形成方法 | |
US20020039704A1 (en) | Lithographic and etching process using a hardened photoresist layer | |
JPH05216216A (ja) | ステンシルマスク形成方法 | |
JPH09148269A (ja) | T型ゲート電極の重畳方法およびt型低抵抗金属の重畳方法 | |
JPS60228675A (ja) | タングステンのデポジシヨン方法 | |
JPS5812341B2 (ja) | ドライエツチング法 | |
JPS61141140A (ja) | 超微細線の形成方法 | |
JP3532691B2 (ja) | アパーチャの製作方法、アパーチャ製作のための鋳型及びその製造方法 | |
JPS58209844A (ja) | 電界電離型イオン源 | |
JPS61174725A (ja) | 薄膜形成装置 | |
JP2599730B2 (ja) | X線露光用マスクの製造方法 | |
JPH1090876A (ja) | 欠陥修正方法および装置 | |
JP2561511B2 (ja) | マスクブランクス | |
JPS61135125A (ja) | 半導体装置の製造方法 | |
JPS63245922A (ja) | X線露光用マスク | |
CN116988065A (zh) | 一种类光栅结构金属电极制造方法和电极 | |
JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
JPH02174121A (ja) | 半導体製造工程におけるエッチング選択度を改善するための方法 |