CN1855467B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1855467B
CN1855467B CN2006100679855A CN200610067985A CN1855467B CN 1855467 B CN1855467 B CN 1855467B CN 2006100679855 A CN2006100679855 A CN 2006100679855A CN 200610067985 A CN200610067985 A CN 200610067985A CN 1855467 B CN1855467 B CN 1855467B
Authority
CN
China
Prior art keywords
layer
wiring layer
semiconductor device
antireflection
antireflection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100679855A
Other languages
English (en)
Other versions
CN1855467A (zh
Inventor
高井信行
铃木琢也
塚田雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1855467A publication Critical patent/CN1855467A/zh
Application granted granted Critical
Publication of CN1855467B publication Critical patent/CN1855467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L3/00—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets
    • F16L3/08—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing
    • F16L3/12—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing comprising a member substantially surrounding the pipe, cable or protective tubing
    • F16L3/13—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing comprising a member substantially surrounding the pipe, cable or protective tubing and engaging it by snap action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L3/00—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets
    • F16L3/08—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing
    • F16L3/12—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing comprising a member substantially surrounding the pipe, cable or protective tubing
    • F16L3/1211—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing comprising a member substantially surrounding the pipe, cable or protective tubing with a substantially-radial tightening or securing member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种具有由含铝的配线层构成的焊盘的半导体装置及其制造方法，可谋求其成品率的提高。本发明的半导体装置的制造方法包括：将形成在半导体衬底(10)最上层的第二配线层(22)(例如由铝构成)上的反射防止层(23A)(例如由钛合金构成)的一部分蚀刻除去的工序；形成覆盖反射防止层(23A)及未形成反射防止层(23A)的第二配线层(22)的一部分上，并且具有将第二配线层(22)的其他部分露出的开口部(24)的钝化层(25A)的工序；通过切割将半导体衬底(10)分离为多个半导体芯片的工序。由此，在开口部(24)内不露出反射防止层23A，可抑制现有例中出现的第二配线层(22)和反射防止层(23A)的电池反应引起的第二配线层22的溶出。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及具有由含铝的配线层构成的焊盘的半导体装置及其制造方法。 
背景技术
作为半导体集成电路等的输出输入入端子或电源端子等外部连接用电极，公知有焊盘。焊盘例如使用铝(Al)配线而形成，经由接合线等与引线架等连接。 
下面，参照附图说明具有由铝(Al)配线构成的焊盘的现有例的半导体装置。图40是表示现有例的半导体装置及其制造方法的剖面图。另外，该半导体装置具有多层配线结构。 
如图40所示，半导体衬底10(后为半导体芯片)上形成有晶体管10T。即，在半导体衬底10上形成栅极绝缘膜11及栅极电极12，并在其两侧形成源极13及漏极13，由此构成晶体管10T。 
并且，在该半导体衬底10上，形成例如由硅氧化膜(SiO2)构成的第一层间绝缘膜14，并对应晶体管10T的源极13或漏极13，通过蚀刻等形成接触孔，在其中埋入第一插塞15。另外，在第一层间绝缘膜14上形成依次层积钛(Ti)及钛氮化物(TiN)而构成的第一阻挡层(バリア )16。在该第一阻挡层16上形成有例如由通过溅射法成膜的铝(Al)构成并构图为规定图案的第一配线层17。在此，晶体管10T的源极13或漏极13与第一配线层17经由第一插塞15电连接。 
在第一配线层17上形成与第一阻挡层16相同的第二阻挡层18。这些第一阻挡层16、第一配线层17及第二阻挡层18构图成规定图案。并且，在第二阻挡层18上形成与第一层间绝缘膜14相同的第二层间绝缘膜19。在第二层间绝缘膜19上根据需要而形成接触孔，且其中埋入第二插塞20。第二插塞将第一配线层17与后述的第二配线层22电连接。 
另外，在第二层间绝缘膜19上形成与第一阻挡层16相同的第三阻挡 层21，并其之上形成例如由通过溅射法成膜的铝(Al)构成的第二配线层22。在此，在第二配线层22上形成例如由钛氮化物(TiN)构成的反射防止层53。并且，对第三阻挡层21、第二配线层22及反射防止层53进行构图，而此时，通过反射防止层53可防止对构图用的掩模所使用的未图示的光致抗蚀剂进行曝光而产生的反射。由此，可高精度地进行所述光致抗蚀剂的曝光及显像，结果可高精度地进行第二配线层22的构图。 
接着，形成覆盖第二配线层22及反射防止层53的钝化层55。然后，形成将第二配线层22露出的开口部54而蚀刻反射防止层53及钝化层55。在该开口部54露出的第二配线层22成为形成有将第二配线层22与未图示的引线架连接的接合线56的焊盘。 
另外，作为与本申请相关的技术文献，例如可举出以下专利文献。 
专利文献1：特开2004-158678号公报 
图41是表示图40的半导体装置的制造过程的一个工序或完成后的剖面图，将其最上层附近放大表示。另外，图41中省略接合线56的图示。 
如图41(A)所示，在钝化层55的开口部54露出有形成于第二配线层22上的反射防止层53的端部。若在这些第二配线层22及反射防止层53上附着含杂质的水分30，即，在半导体的制造工序中使用的水分或大气中所含的水分等时，则如图41(B)所示，在第二配线层22上产生其铝(Al)成分溶出而产生的缺损部22H，并且在露出的第二配线层22的表面堆积了其溶出物22F。 
对该问题的认识在于，附着在第二配线层22及反射防止层53上的含杂质的水分30成为电解质，第二配线层22的铝(Al)成分和反射防止层53的钛(Ti)成分引起电池反应。即，在该电池反应中，钛(Ti)的离子化倾向比铝(Al)的离子化倾向低，因此比起钛(Ti)离子，有更多的铝(Al)离子在移动，故溶出铝。 
结果，在对作为焊盘使用的第二配线层22和未图示的引线架实施引线接合时产生连接不良，并降低半导体装置的成品率。 
发明内容
在此，本发明的目的在于提供一种具有由含铝的配线层构成的焊盘的半导体装置及其制造方法，能够谋求其成品率的提高。 
本发明是鉴于所述课题而构成的，本发明的半导体装置，其包括：半导体芯片；配线层，其形成在所述半导体芯片上；反射防止层，其形成在所述配线层的一部分上；钝化层，其覆盖所述配线层及反射防止层，所述钝化层具有不露出所述反射防止层的端部而露出所述配线层的一部分的开口部。 
本发明的半导体装置，其包括：半导体芯片；配线层，其形成在所述半导体芯片上；钝化层，其覆盖所述配线层，所述钝化层具有露出所述配线层的一部分的开口部，且与未露出的所述配线层直接相接。 
本发明的半导体装置，其包括：半导体芯片；配线层，其形成在所述半导体芯片上；反射防止层，其形成在所述配线层的一部分上；钝化层，其覆盖所述配线层及反射防止层，所述钝化层露出所述反射防止层的端部，而所述反射防止层的端部由金属层覆盖。 
本发明的半导体装置的制造方法，其包括：在半导体衬底上依次形成配线层及反射防止层，并对这些层进行构图的工序；将所述反射防止层的一部分蚀刻除去的工序；形成覆盖所述配线层及所述反射防止层的钝化层的工序；将未形成所述反射防止层的所述配线层的一部分露出并且使所述反射防止层的端部不露出，而将所述钝化层的一部分蚀刻除去的工序。 
本发明的半导体装置的制造方法，其包括：在半导体衬底上依次形成配线层及反射防止层，并对这些层进行构图的工序；将所述反射防止层的全部蚀刻除去的工序；与所述配线层直接相接而形成钝化层的工序；露出所述配线层的一部分而将所述钝化层的一部分蚀刻除去的工序。 
本发明的半导体装置的制造方法，其包括：在半导体衬底上形成配线层及反射防止层，并对这些层进行构图的工序；覆盖所述配线层及所述反射防止层而形成第一钝化层的工序；露出所述配线层的一部分而将所述反射防止层的一部分及所述第一钝化层的一部分蚀刻除去的工序；覆盖所述配线层及所述第一钝化层而形成第二钝化层的工序；再次露出所述配线层的一部分而将所述第二钝化层蚀刻除去的工序。 
本发明的半导体装置的制造方法，其包括：在半导体衬底上形成配线层及反射防止层，并对这些层进行构图的工序；覆盖所述配线层及所述反射防止层而形成第一钝化层的工序；露出所述配线层的一部分而将所述反射防止层的一部分及所述第一钝化层的一部分蚀刻除去的工序；覆盖所述 配线层及所述第一钝化层而形成第二钝化层的工序；通过溅射蚀刻法除去所述第二钝化层，直至所述配线层的一部分再次露出的工序。 
本发明的半导体装置的制造方法，其包括：在半导体衬底上形成配线层及反射防止层，并对这些层进行构图的工序；覆盖所述配线层及所述反射防止层而形成钝化层的工序；露出所述配线层的一部分而将所述反射防止层的一部分及所述钝化层的一部分蚀刻除去的工序；覆盖所述配线层及所述钝化层而形成金属层的工序；将所述金属薄膜层的一部分蚀刻除去的工序。 
本发明的半导体装置的制造方法，其包括：在半导体衬底上依次形成配线层及反射防止层的工序；将所述反射防止层的一部分蚀刻除去的工序；形成覆盖所述配线层及所述反射防止层的钝化层的工序；将未形成所述反射防止层的所述配线层的一部分露出并且使所述反射防止层的端部不露出，而将所述钝化层的一部分蚀刻除去的工序。 
根据本发明，可避免构成配线层的金属溶出而产生缺损或溶出物堆积的问题。因此，在其配线层上实施引线接合时，可抑制现有例中出现的连接不良。结果，在具有由含铝的配线层构成的焊盘的半导体装置及其制造方法中，可使其成品率提高。 
附图说明
图1是表示本发明第一实施方式的半导体装置的制造方法的剖面图； 
图2是表示本发明第一实施方式的半导体装置的制造方法的剖面图； 
图3是表示本发明第一实施方式的半导体装置的制造方法的剖面图； 
图4是表示本发明第一实施方式的半导体装置的制造方法的剖面图； 
图5是表示本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图6是表示本发明第二实施方式的半导体装置的制造方法的剖面图； 
图7是表示本发明第二实施方式的半导体装置的制造方法的剖面图； 
图8是表示本发明第二实施方式的半导体装置的制造方法的剖面图； 
图9是表示本发明第二实施方式的半导体装置的制造方法的剖面图； 
图10是表示本发明第二实施方式的半导体装置及其制造方法的剖面图； 
图11是表示本发明第三实施方式的半导体装置的制造方法的剖面图； 
图12是表示本发明第三实施方式的半导体装置的制造方法的剖面图； 
图13是表示本发明第三实施方式的半导体装置的制造方法的剖面图； 
图14是表示本发明第三实施方式的半导体装置的制造方法的剖面图； 
图15是表示本发明第三实施方式的半导体装置的制造方法的剖面图； 
图16是表示本发明第三实施方式的半导体装置及其制造方法的剖面图； 
图17是表示本发明第四实施方式的半导体装置的制造方法的剖面图； 
图18是表示本发明第四实施方式的半导体装置的制造方法的剖面图； 
图19是表示本发明第四实施方式的半导体装置的制造方法的剖面图； 
图20是表示本发明第四实施方式的半导体装置的制造方法的剖面图； 
图21是表示本发明第四实施方式的半导体装置的制造方法的剖面图； 
图22是表示本发明第四实施方式的半导体装置及其制造方法的剖面图； 
图23是表示本发明第五实施方式的半导体装置的制造方法的剖面图； 
图24是表示本发明第五实施方式的半导体装置的制造方法的剖面图； 
图25是表示本发明第五实施方式的半导体装置的制造方法的剖面图； 
图26是表示本发明第五实施方式的半导体装置的制造方法的剖面图； 
图27是表示本发明第五实施方式的半导体装置的制造方法的剖面图； 
图28是表示本发明第五实施方式的半导体装置及其制造方法的剖面图； 
图29是表示本发明第六实施方式的半导体装置的制造方法的剖面图； 
图30是表示本发明第六实施方式的半导体装置的制造方法的剖面图； 
图31是表示本发明第六实施方式的半导体装置的制造方法的剖面图； 
图32是表示本发明第六实施方式的半导体装置的制造方法的剖面图； 
图33是表示本发明第六实施方式的半导体装置的制造方法的剖面图； 
图34是表示本发明第六实施方式的半导体装置及其制造方法的剖面图； 
图35是表示本发明第七实施方式的半导体装置的制造方法的剖面图； 
图36是表示本发明第七实施方式的半导体装置的制造方法的剖面图； 
图37是表示本发明第七实施方式的半导体装置的制造方法的剖面图； 
图38是表示本发明第七实施方式的半导体装置的制造方法的剖面图； 
图39是表示本发明第七实施方式的半导体装置及其制造方法的剖面图； 
图40是表示现有例的半导体装置及其制造方法的剖面图； 
图41(A)、(B)是表示现有例的半导体装置的剖面图。 
符号说明 
10：半导体衬底；10A、10B、10C、10D、10E、10F、10G：半导体芯片；10T：晶体管；11：栅极绝缘膜；12：栅极电极；13：源极、漏极；14：第一层间绝缘膜；15：第一插塞；16：第一阻挡层(バリア 
Figure S06167985520060412D000061
)；17：第一配线层；18：第二阻挡层(バリア 
Figure S06167985520060412D000062
)；19：第二层间绝缘膜；20：第二插塞；21：第三阻挡层(バリア )；22：第二配线层；22F：溶出物；22H：缺损部；23A、23B、23C、23D、23E、23F、23G：反射防止层；24、24A、24B、24C、24D、24E：开口部；25A、25B：钝化层；25C、25D：第一钝化层；25E、25F、25G：钝化层；27C、27D：第二钝化层；28：金属层；30：水分；53：反射防止层；54：开口部；55：钝化层；56：接合线；101：第一抗蚀剂层；102：第二抗蚀剂层；103：第三抗蚀剂层；104：第四抗蚀剂层；105：第五抗蚀剂层；106：第六抗蚀剂层；107：第七抗蚀剂层；108：第八抗蚀剂层；109：第九抗蚀剂层；110：第十抗蚀剂层；111：第十一抗蚀剂层；112：第十二抗蚀剂层；113：第十三抗蚀剂层；114：第十四抗蚀剂层 
具体实施方式
下面，参照附图说明本发明第一实施方式的半导体装置。图1至图4是表示本实施方式的半导体装置的制造方法的剖面图。图5是表示本实施方式的半导体装置及其制造方法的剖面图。 
本实施方式中，其具有与图40所示现有例的半导体装置的从半导体衬底10到第二配线层22的结构要素相同的结构。因此，在图1至图5中，只对本实施方式的半导体装置中从第二配线层22开始的以上层的结构要素进行说明。并且，对从第二层间绝缘膜19开始的以下层的结构要素省略图示。 
如图1所示，经过包括光刻法(未图示的抗蚀剂层的曝光及显像)的构图工序，第二配线层22及反射防止层23A形成为规定的图案。另外，第 二配线层22不限于铝(Al)，也可以是铝合金、例如由铝(Al)及铜(Cu)构成的合金。或者，第二配线层22也可以是由铝(Al)、硅(Si)及铜(Cu)构成的合金。另外，第二配线层22例如具有约950nm的膜厚。 
反射防止层23A具有与图40中的反射防止层53相同的功能，例如为由钛氮化物(TiN)构成的层，而除此之外也可以是钛(Ti)合金或钛(Ti)。反射防止层23A例如具有约20～80nm的膜厚。 
接着，如图2所示，覆盖第三阻挡层21的一部分上及反射防止层23A的一部分上而形成第一抗蚀剂层101。并且，通过使用例如由CHF3及O2 构成的气体的干式蚀刻，以第一抗蚀剂层101为掩模，蚀刻反射防止层23A，将第二配线层22的一部分露出。该蚀刻结束后将第一抗蚀剂层101除去。 
接着，如图3所示，覆盖第三阻挡层21上、第二配线层22上以及反射防止层23A上，形成钝化层25A。只要该钝化层25A由无机膜构成则无特别限制，理想的是由硅氧化膜(SiO2)及硅氮化膜(SiN)这两层构成，通过等离子体CVD法由上述顺序形成。或者，钝化层25A也可以由硅氧化膜(SiO2)或硅氮化膜(SiN)的任一层构成。钝化层25A例如具有约900nm的膜厚。 
如图4所示，钝化层25A上的区域中，在与第三阻挡层21的一部分上、残留的反射防止层23A上以及反射防止层23A未残留的第二配线层22的一部分上对应的区域中，形成第二抗蚀剂层102。通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4及O2构成的气体或由SF6构成的气体等的干式蚀刻，以第二抗蚀剂层102为掩模，蚀刻除去钝化层25A的一部分。 
由此，在钝化层25A上形成第二配线层22的一部分露出且反射防止层23A的端部不露出的开口部24。即，反射防止层23A的端部由钝化层25A覆盖。另外，图4的剖面图中，只表示出开口部24的一部分侧壁，而在其他侧壁中，反射防止层23A也由钝化层25A覆盖。上述蚀刻结束后，将第二抗蚀剂层102除去。 
接着，如图5所示，通过沿着未图示的切割线进行切割，将半导体衬底10及层积在其上的各层分离成多个半导体芯片10A。 
如上所述，在本实施方式中，在开口部24内反射防止层23A被钝化层25A覆盖。另外，由于钝化层25A通过等离子体CVD法形成，故与第二配 线层22充分地紧密贴合。 
由此，反射防止层23A不会接触含杂质的水分，即、制造工序中使用的水分(例如用于抑制静电的含CO2的切割用水)或大气中所含的水分等，避免了现有例中出现的反射防止层的钛(Ti)成分和第二配线层22的铝(Al)成分的电池反应的发生。即，避免了构成第二配线层22的铝的溶出。结果，极力抑制了对在开口部24露出的第二配线层22实施引线接合时出现的连接不良，可提高半导体装置的成品率。 
下面，参照附图说明本发明第二实施方式的半导体装置。图6至图9是表示本实施方式的半导体装置的制造方法的剖面图。另外，图10是表示本实施方式的半导体装置及其制造方法的剖面图。 
图6至图10中，与第一实施方式相同，只对第二配线层22的上层的结构要素进行说明。其他的结构要素及其制造方法与图40的现有例的半导体装置及其制造方法相同。另外，省略从第二层间绝缘膜19开始的以下层的结构要素的图示。 
如图6所示，经过包含光刻法的构图工序，第二配线层22及反射防止层23B形成为规定的图案。另外，反射防止层23B由与第一实施方式的反射防止层23A相同的金属构成。 
接着，如图7所示，在未形成第二配线层22的第二层间绝缘膜19上形成第三抗蚀剂层103。另外，通过利用例如由CHF3及O2构成的气体的干式蚀刻，以第三抗蚀剂层103为掩模，将反射防止层23B蚀刻除去。该蚀刻结束后，将第三抗蚀剂层103除去。 
接着，如图8所示，覆盖第三阻挡层21上及第二配线层22上而形成钝化层25B。该钝化层25B由一层或多层构成，且由与第一实施方式的钝化层25A相同的材料构成，以相同的膜厚并通过相同的成膜方法形成。 
接着，如图9所示，钝化层25B上的区域中，在与第三阻挡层21的一部分上及第二配线层22的一部分上对应的区域形成第四抗蚀剂层104。通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4及O2构成的气体或由SF6构成的气体等的干式蚀刻，以第四抗蚀剂层104为掩模，将钝化层25B蚀刻除去。该蚀刻结束后，将第四抗蚀剂层104除去。由此，在钝化层25B上形成将第二配线层22的一部分露出的开口部24。 
接着，如图10所示，通过沿着未图示的切割线进行切割，将半导体衬 底10及层积在其上的各层分离成多个半导体芯片10B。 
如上所述，在本实施方式中，在开口部24附近的第二配线层22上不存在反射防止层23B。由此，避免了现有例中出现的反射防止层的钛(Ti)成分和第二配线层22的铝(Al)成分的电池反应的发生，并避免了构成第二配线层22的铝的溶出。结果，极力地抑制对在开口部24露出的第二配线层22实施引线接合时出现的连接不良，可提高半导体装置的成品率。 
下面，参照附图说明本发明第三实施方式的半导体装置。图11至图15是表示本实施方式的半导体装置的制造方法的剖面图。另外，图16是表示本实施方式的半导体装置及其制造方法的剖面图。 
图11至图16中，与第一实施方式相同，只对从第二配线层22开始以上层的结构要素进行说明。其他的结构要素及其制造方法与图40的现有例的半导体装置及其制造方法相同。另外，省略从第二层间绝缘膜19开始以下层的结构要素的图示。 
如图11所示，经过包含光刻法的构图工序，第二配线层22及反射防止层23C形成为规定的图案。另外，反射防止层23C由与第一实施方式的反射防止层23A相同的金属构成。 
接着，如图12所示，覆盖第三阻挡层21上、第二配线层22上以及反射防止层23C上而形成第一钝化层25C。该第一钝化层25C由一层或多层构成，且由与第一实施方式的钝化层25A相同的材料构成，以相同的膜厚通过相同的成膜方法形成。 
然后，如图13所示，钝化层25C上的区域中，在与第三阻挡层21的一部分上及第二配线层22的一部分上对应的区域形成第五抗蚀剂层105。通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4及O2 构成的气体或由SF6构成的气体等的干式蚀刻，以第五抗蚀剂层105为掩模，将钝化层25C及反射防止层23C蚀刻除去。由此，在钝化层25C上形成将第二配线层22的一部分露出的开口部24A。 
另外，如图14所示，覆盖第一钝化层25C上及开口部24A内而形成第二钝化层27C。该第二钝化层27C由与第一钝化层25C相同的材料构成，通过相同的成膜方法形成。第二钝化层27C例如形成为约30～100nm膜厚。 
然后，如图15所示，第二钝化层27C上的区域中，在与第三阻挡层21的一部分上、残留的反射防止层23C上以及反射防止层23C未残留的第二配线层22的一部分上对应的区域，形成第六抗蚀剂层106。并且，通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4及O2构成的气体或由SF6构成的气体等的干式蚀刻，以第六抗蚀剂层106为掩模，将第二钝化层27C蚀刻除去。该蚀刻结束后，将第六抗蚀剂层106除去。
由此，在第二钝化层27C上形成将第二配线层22的一部分露出且使反射防止层23C的端部不露出的开口部24B。 
一般，位于开口部侧壁的底部的抗蚀剂层由于曝光的反射而未必准确地进行构图。因此，在蚀刻第二钝化层27C时，开口部24B的侧壁的底部可能被过度除去而露出反射防止层23C。因此，如本实施方式，如果将第六抗蚀剂层106形成直至与未残留反射防止层23C的第二配线层22上对应的位置，则即使在所述蚀刻后，第二钝化层27C也能够完全覆盖开口部24B内的反射防止层23C的端部。 
接着，如图16所示，通过沿着未图示的切割线进行切割，将半导体衬底10及层积在其上的各层分离成多个半导体芯片10C。 
如上所述，在本实施方式中，在开口部24B内，反射防止层23C被第二钝化层27C覆盖。由此，反射防止层23C不会接触含杂质的水分，即，使制造工序所使用的水分(例如用于抑制静电的含CO2的切割用水)或大气中所含的水分等，避免了现有例中出现的反射防止层的钛(Ti)成分和第二配线层22的铝(Al)成分的电池反应的发生。即，避免了构成第二配线层22的铝的溶出。结果，极力抑制对在开口部24B露出的第二配线层22实施引线接合时出现的连接不良，可提高半导体装置的成品率。 
下面，参照附图明本发明第四实施方式的半导体装置。图17至图21是表示本实施方式的半导体装置的制造方法的剖面图。另外，图22是表示本实施方式的半导体装置及其制造方法的剖面图。 
图17至图22中，与第一实施方式相同只对从第二配线层22开始以上层的结构要素进行说明。其他的结构要素及其制造方法与图40的现有例的半导体装置及其制造方法相同。另外，省略从第二层间绝缘膜19开始下层的结构要素的图示。 
如图17所示，经过包含光刻法的构图工序，第二配线层22及反射防止层23D形成为规定的图案。另外，反射防止层23D由与第一实施方式中的反射防止层23A相同的金属构成。 
接着，如图18所示，覆盖第三阻挡层21上、第二配线层22上以及反射防止层23D上而形成第一钝化层25D。该第一钝化层25D由一层或多层构成，且由与第一实施方式中的钝化层25A相同的材料构成，以相同的膜厚通过相同的成膜方法形成。 
然后，如图19所示，第一钝化层25D上的区域中，与第三阻挡层21的一部分上及第二配线层22的一部分上对应的区域形成第七抗蚀剂层107。通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4及O2构成的气体或由SF6构成的气体等的干式蚀刻，以第七抗蚀剂层107为掩模，将钝化层25D及反射防止层23D蚀刻除去。由此，在钝化层25D上形成将第二配线层22的一部分露出的开口部24A。 
另外，如图20所示，覆盖第一钝化层25D上及开口部24A内而形成第二钝化层27D。该第二钝化层27D由与第一钝化层25D相同的材料构成，通过相同的成膜方法形成。第二钝化层27D例如形成为约30～200nm膜厚。 
接着，如图21所示，使用氩气对第二钝化层27D的表面进行溅射蚀刻，直到露出第二配线层22的表面。 
由此，在第二钝化层27D上形成将第二配线层22的一部分且使反射防止层23D的端部不露出的开口部24C。 
接着，如图22所示，通过沿着未图示的切割线进行切割，将半导体衬底10及层积在其上的各层分离成多个半导体芯片10D。 
如上所述，在本实施方式中，在开口部24C内，反射防止层23D被第二钝化层27D覆盖。由此，反射防止层23D不会接触含杂质的水分，即，制造工序中使用的水分(例如用于抑制静电的含CO2的切割用水)或大气中所含的水分等，避免了现有例中出现的反射防止层的钛(Ti)成分和第二配线层22的铝(Al)成分的电池反应的发生。即，避免了构成第二配线层22的铝的溶出。结果，极力抑制了对在开口部24C露出的第二配线层22实施引线接合时出现的连接不良，可提高半导体装置的成品率。 
下面，参照附图说明本发明第五实施方式的半导体装置。图23至图27是表示本实施方式的半导体装置的制造方法的剖面图。另外，图28是表示本实施方式的半导体装置及其制造方法的剖面图。 
图23至图28中，与第一实施方式相同，只对从第二配线层22开始上层的结构要素进行说明。其他的结构要素及其制造方法与图40的现有例的 半导体装置及其制造方法相同。另外，省略从第二层间绝缘膜19开始下层的结构要素的图示。 
如图23所示，经过包含光刻法的构图工序，第二配线层22及反射防止层23E形成为规定的图案。另外，反射防止层23E由与第一实施方式的反射防止层23A相同的金属构成。 
接着，如图24所示，覆盖第三阻挡层21上、第二配线层22上及反射防止层23E上而形成第一钝化层25E。该第一钝化层25E由一层或多层构成，且由与第一实施方式的钝化层25E相同的材料构成，以相同的膜厚通过相同的成膜方法形成。 
然后，如图25所示，钝化层25E上的区域中，与第三阻挡层21的一部分上及第二配线层22的一部分上对应的区域形成第八抗蚀剂层108。通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4及O2构成的气体或由SF6构成的气体等的干式蚀刻，以第八抗蚀剂层108为掩模，将钝化层25E及反射防止层23E蚀刻除去。由此，在钝化层25E上形成将第二配线层22的一部分露出的开口部24A。 
另外，如图26所示，覆盖第一钝化层25E上及开口部24A内而形成金属层28。该金属层28理想的是由铝(Al)构成，并通过溅射法形成。金属层28例如形成为约10～100nm膜厚。 
然后，如图27所示，金属层28上的区域，在与第三阻挡层21的一部分上、残留的反射防止层23E上以及反射防止层23E未残留的第二配线层22的一部分上对应的区域形成第九抗蚀剂层109。通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4及O2构成的气体或由SF6构成的气体等的干式蚀刻，以第九抗蚀剂层109为掩模，将金属层28蚀刻除去。由此，该蚀刻结束后，将第九抗蚀剂层109除去。 
由此，在金属层28上形成将第二配线层22的一部分露出且使反射防止层23E的端部不露出的开口部24D。 
一般，位于开口部侧壁的底部的抗蚀剂层由于曝光的反射而未必准确地进行构图。因此，在蚀刻金属层28时，开口部24D的侧壁的底部可能被过度除去而露出反射防止层23E。因此，如本实施方式，如果把第九抗蚀剂层109形成到与反射防止层23E未残留的第二配线层22上对应的位置为止，则即使在所述蚀刻后，金属层28也能够完全覆盖开口部24D内的反射防止层23E的端部。 
接着，如图28所示，通过沿着未图示的切割线进行切割，将半导体衬底10及层积在其上的各层分离成多个半导体芯片10E。 
如上所述，在本实施方式中，在开口部24D内，反射防止层23E被金属层28覆盖。由此，反射防止层23E不会接触含杂质的水分，即，制造工序中使用的水分(例如用于抑制静电的含CO2的切割用水)或大气中所含的水分等，避免了现有例中出现的反射防止层的钛(Ti)成分和第二配线层22的铝(Al)成分的电池反应的发生。即，避免了构成第二配线层22的铝的溶出。结果，极力抑制对在开口部24D露出的第二配线层22实施引线接合时出现的连接不良，可提高半导体装置的成品率。 
下面，参照附图说明本发明第六实施方式的半导体装置。图29至图33是表示本实施方式的半导体装置的制造方法的剖面图。另外，图34是表示本实施方式的半导体装置及其制造方法的剖面图。 
图29至图34中，与第一实施方式相同，只对从第二配线层22开始上层的结构要素进行说明。其他的结构要素及其制造方法与图40的现有例的半导体装置及其制造方法相同。另外，省略从第二层间绝缘膜19开始下层的结构要素的图示。 
如图29所示，经过包含光刻法的构图工序，第二配线层22及反射防止层23F形成为规定的图案。另外，反射防止层23F由与第一实施方式的反射防止层23A相同的金属构成。 
接着，如图30所示，覆盖第三阻挡层21上、第二配线层22上及反射防止层23F上而形成第一钝化层25F。该第一钝化层25F由一层或多层构成，且由与第一实施方式的钝化层25F相同的材料构成，以相同的膜厚通过相同的成膜方法形成。 
然后，如图31所示，钝化层25F上的区域中，在与第三阻挡层21的一部分上、第二配线层22的一部分上对应的区域形成第十抗蚀剂层110。并且通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4及O2构成的气体或由SF6构成的气体等的干式蚀刻，以第十抗蚀剂层110为掩模，将钝化层25F及反射防止层23F蚀刻除去。由此，在钝化层25F上形成将第二配线层22的一部分露出的开口部24A。 
另外，如图32所示，覆盖第一钝化层25F上及开口部24A内而形成 金属层28。该金属层28例如由铝(Al)构成，并通过溅射法形成为10～1000nm程度的膜厚。 
然后，如图33所示，金属层28上的区域中，在与第三阻挡层21的一部分上、第二配线层22的一部分上、残留的反射防止层23F的一部分上及反射防止层23F未残留的第二配线层22上对应的区域，形成第十一抗蚀剂层111。通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4 及O2构成的气体或由SF6构成的气体等的干式蚀刻，以第十一抗蚀剂层111为掩模，将金属层28蚀刻除去。由此，该蚀刻结束后，将第11抗蚀剂层111除去。 
接着，如图34所示，通过沿着未图示的切割线进行切割，将半导体衬底10及层积在其上的各层分离成多个半导体芯片10F。 
由此，在本实施方式中，在开口部24E内，反射防止层23F及第二配线层22被金属层28覆盖。由此，反射防止层23F不会接触含杂质的水分，即，制造工序中使用的水分(例如用于抑制静电的含CO2的切割用水)或大气中所含的水分等，避免了现有例中出现的反射防止层的钛(Ti)成分和第二配线层22的铝(Al)成分的电池反应的发生。即，避免了构成第二配线层22的铝的溶出。结果，极力抑制对在开口部24E露出的第二配线层22实施引线接合时出现的连接不良，可提高半导体装置的成品率。 
下面，参照附图说明本发明第七实施方式的半导体装置。图35至图38是表示本实施方式的半导体装置的制造方法的剖面图。另外，图39是表示本实施方式的半导体装置及其制造方法的剖面图。 
图35至图39中，与第一实施方式相同，只对从第二配线层22开始上层的结构要素进行说明。其他的结构要素及其制造方法与图40的现有例的半导体装置及其制造方法相同。另外，省略从第二层间绝缘膜19开始下层的结构要素的图示。 
如图35所示，在反射防止层23G的一部分上形成第十二抗蚀剂层112。并且，通过使用例如由CHF3及O2构成的气体的干式蚀刻，以第十二抗蚀剂层112为掩模，蚀刻反射防止层23G而露出第二配线层22的一部分。另外，反射防止层23G由与第一实施方式中的反射防止层23A相同的金属构成。该蚀刻结束后，将第12抗蚀剂层112除去。 
接着，如图36所示，在第二配线层22及反射防止层23G的一部分上 形成第13抗蚀剂层113。并且，通过使用例如由CHF3及O2构成的气体的干式蚀刻，以第十三抗蚀剂层113为掩模，蚀刻第二配线层22及反射防止层23G而形成为规定的图案。该蚀刻结束后，将第13抗蚀剂层113除去。 
接着，如图37所示，覆盖第三阻挡层21上、第二配线层22上及反射防止层23G上而形成钝化层25G。该第一钝化层25G由一层或多层构成，且由与第一实施方式中的钝化层25A相同的材料构成，以相同的膜厚通过相同的成膜方法形成。 
然后，如图38所示，钝化层25G上的区域中，在与第三阻挡层21的一部分上、残留的反射防止层23G上及反射防止层23G未残留的第二配线层22的一部分上对应的区域，形成第十四抗蚀剂层114。通过使用含氟(F)的气体，例如由CHF3及O2构成的气体、由CF4及O2构成的气体或由SF6 构成的气体等的干式蚀刻，以第十四抗蚀剂层114为掩模，将钝化层25G的一部分蚀刻除去。 
由此，在钝化层25G上形成将第二配线层22的一部分露出且使反射防止层23G的端部不露出的开口部24。所述蚀刻结束后，将第14抗蚀剂层114除去。 
接着，如图39所示，通过沿着未图示的切割线进行切割，将半导体衬底10及层积在其上的各层分离成多个半导体芯片10G。 
如上所述，在本实施方式中，在开口部24内，反射防止层23G被钝化层25G覆盖。由此，反射防止层23G不会接触含杂质的水分，即，制造工序中使用的水分(例如用于抑制静电的含CO2的切割用水)或大气中所含的水分等，避免了现有例中出现的反射防止层的钛(Ti)成分和第二配线层22的铝(Al)成分的电池反应的发生。即，避免了构成第二配线层22的铝的溶出。结果，极力抑制对在开口部24露出的第二配线层22实施引线接合时出现的连接不良，可提高半导体装置的成品率。 
另外，在所述的第一至第七的实施方式中，以第二配线层22为焊盘，使其下层的结构与图40的现有例的半导体装置相同。但本发明不限于此。即，只要是最上层的配线层为焊盘的半导体装置，则对于具有所述以外的结构的半导体装置也适用。 

Claims (17)

1.一种半导体装置，其特征在于，包括：
半导体芯片；
配线层，其形成在所述半导体芯片上；
反射防止层，其形成在所述配线层的一部分上；
钝化层，其覆盖所述配线层及反射防止层，
所述钝化层具有不露出所述反射防止层的端部而露出所述配线层的一部分的开口部。
2.一种半导体装置，其特征在于，包括：
半导体芯片；
配线层，其形成在所述半导体芯片上；
反射防止层，其形成在所述配线层的一部分上；
第一钝化层，其覆盖所述配线层，
第二钝化层，其覆盖所述第一钝化层，
所述第二钝化层具有露出所述配线层的一部分、但未露出所述反射防止层端部的开口部。
3.一种半导体装置，其特征在于，包括：
半导体芯片；
配线层，其形成在所述半导体芯片上；
反射防止层，其形成在所述配线层的一部分上；
钝化层，其覆盖所述反射防止层，
金属层，其覆盖所述钝化层，
所述金属层上形成有使所述配线层的一部分露出、但使所述反射防止层的端部不露出的开口部。
4.如权利要求1或3所述的半导体装置，其特征在于，所述反射防止层由钛或钛合金构成。
5.如权利要求1、2、3中任一项所述的半导体装置，其特征在于，所述配线层由铝或铝合金构成。
6.如权利要求3所述的半导体装置，其特征在于，所述配线层和所述金属层由同一材料构成。
7.如权利要求1、2、3中任一项所述的半导体装置，其特征在于，所述钝化层由无机膜构成。
8.如权利要求1、2、3中任一项所述的半导体装置，其特征在于，所述钝化层是多个无机膜层积而构成的。
9.如权利要求1、2、3中任一项所述的半导体装置，其特征在于，所述反射防止层的材料由离子化倾向比所述配线层的材料低的材料构成。
10.一种半导体装置的制造方法，其特征在于，包括：
在半导体衬底上形成配线层及反射防止层，并对这些层进行构图的工序；
将所述反射防止层的一部分蚀刻除去的工序；
形成覆盖所述配线层及所述反射防止层的钝化层的工序；
使未形成所述反射防止层的所述配线层的一部分露出，并且使所述反射防止层的端部不露出，而将所述钝化层的一部分蚀刻除去的工序。
11.一种半导体装置的制造方法，其特征在于，包括：
在半导体衬底上形成配线层及反射防止层，并对这些层进行构图的工序；
覆盖所述配线层及所述反射防止层而形成第一钝化层的工序；
露出所述配线层的一部分而将所述反射防止层的一部分及所述第一钝化层的一部分蚀刻除去的工序；
覆盖所述配线层及所述第一钝化层而形成第二钝化层的工序；
再次露出所述配线层的一部分、且使所述反射防止层的端部不露出而将所述第二钝化层的一部分蚀刻除去的工序。
12.如权利要求11所述的半导体装置的制造方法，其特征在于，所述第一及第二钝化层由无机膜构成，并通过CVD法形成。
13.如权利要求11所述的半导体装置的制造方法，其特征在于，所述第二钝化层的除去方法是溅射蚀刻法。
14.一种半导体装置的制造方法，其特征在于，包括：
在半导体衬底上形成配线层及反射防止层的工序；
将所述反射防止层的一部分蚀刻除去的工序；
形成覆盖所述配线层及所述反射防止层的钝化层的工序；
使未形成所述反射防止层的所述配线层的一部分露出且使所述反射防止层的端部不露出，而将所述钝化层的一部分蚀刻除去的工序。
15.如权利要求10、13中的任一项所述的半导体装置的制造方法，其特征在于，所述钝化层由无机膜构成，并通过CVD法形成。
16.如权利要求10、11、12、13中的任一项所述的半导体装置的制造方法，其特征在于，所述配线层由铝或铝合金构成，并且所述反射防止层由钛或钛合金构成。
17.如权利要求10、11、14中任一项所述的半导体装置的制造方法，其特征在于，所述反射防止层的材料由离子化倾向比所述配线层的材料低的材料构成。
CN2006100679855A 2005-03-25 2006-03-27 半导体装置及其制造方法 Active CN1855467B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP87685/05 2005-03-25
JP2005087685 2005-03-25
JP045448/06 2006-02-22
JP2006045448A JP2006303452A (ja) 2005-03-25 2006-02-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1855467A CN1855467A (zh) 2006-11-01
CN1855467B true CN1855467B (zh) 2011-06-15

Family

ID=37393346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100679855A Active CN1855467B (zh) 2005-03-25 2006-03-27 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7880256B2 (zh)
JP (1) JP2006303452A (zh)
KR (1) KR100808719B1 (zh)
CN (1) CN1855467B (zh)
TW (1) TWI303855B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103593A (ja) * 2005-10-03 2007-04-19 Seiko Instruments Inc 半導体装置及びその製造方法
US7875546B1 (en) * 2006-09-01 2011-01-25 National Semiconductor Corporation System and method for preventing metal corrosion on bond pads
KR100875795B1 (ko) 2006-12-28 2008-12-26 동부일렉트로닉스 주식회사 반도체 장치 형성 방법
JP5177551B2 (ja) * 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置
JP5535475B2 (ja) * 2008-12-26 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
JP5452064B2 (ja) 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5443827B2 (ja) * 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5622433B2 (ja) * 2010-04-28 2014-11-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
JP5702844B2 (ja) * 2013-11-01 2015-04-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2014057086A (ja) * 2013-11-01 2014-03-27 Renesas Electronics Corp 半導体装置
CN103646883B (zh) * 2013-11-28 2016-04-13 上海华力微电子有限公司 一种铝衬垫制备方法
JP6793575B2 (ja) * 2017-03-07 2020-12-02 エイブリック株式会社 半導体装置とその製造方法
JP6783688B2 (ja) * 2017-03-14 2020-11-11 エイブリック株式会社 半導体装置および半導体装置の製造方法
JP6832755B2 (ja) * 2017-03-14 2021-02-24 エイブリック株式会社 半導体装置および半導体装置の製造方法
TWM555065U (zh) * 2017-09-05 2018-02-01 恆勁科技股份有限公司 電子封裝件及其封裝基板
JP7032159B2 (ja) 2018-02-05 2022-03-08 エイブリック株式会社 半導体装置の製造方法および半導体装置
CN109166838A (zh) * 2018-08-29 2019-01-08 上海华虹宏力半导体制造有限公司 顶层金属键合垫的引出结构及其制造方法
JP7378335B2 (ja) 2020-03-31 2023-11-13 エイブリック株式会社 半導体装置及びその製造方法
KR20220007953A (ko) * 2020-07-13 2022-01-20 에스케이하이닉스 주식회사 이미지 센싱 장치
CN112820657B (zh) * 2021-01-05 2024-05-14 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201792A1 (de) * 1991-01-29 1992-08-06 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zu deren herstellung
US5281850A (en) * 1991-08-07 1994-01-25 Oki Electric Industry Co., Ltd. Semiconductor device multilayer metal layer structure including conductive migration resistant layers
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
CN1239820A (zh) * 1998-05-11 1999-12-29 摩托罗拉公司 形成集成电路的方法
US6723628B2 (en) * 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPH061764B2 (ja) * 1985-02-14 1994-01-05 日本電信電話株式会社 パタ−ン形成法
JPH0622235B2 (ja) * 1987-05-21 1994-03-23 日本電気株式会社 半導体装置の製造方法
JPH0215615A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp パターン形成方法
JPH02205323A (ja) * 1989-02-03 1990-08-15 Seiko Epson Corp 半導体装置の製造方法
JPH04233228A (ja) * 1990-12-28 1992-08-21 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH07335647A (ja) * 1994-06-03 1995-12-22 Yamaha Corp 半導体装置
JPH11312670A (ja) * 1998-04-28 1999-11-09 Sony Corp 半導体装置及びその製造方法
KR100278657B1 (ko) * 1998-06-24 2001-02-01 윤종용 반도체장치의금속배선구조및그제조방법
US7416971B2 (en) * 2004-09-23 2008-08-26 Megica Corporation Top layers of metal for integrated circuits
TW536794B (en) * 1999-02-26 2003-06-11 Hitachi Ltd Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP4377040B2 (ja) * 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
US6617674B2 (en) * 2001-02-20 2003-09-09 Dow Corning Corporation Semiconductor package and method of preparing same
US6593222B2 (en) * 2001-09-07 2003-07-15 Lattice Corporation Method to improve the reliability of thermosonic gold to aluminum wire bonds
JP2004158678A (ja) 2002-11-07 2004-06-03 Sanyo Electric Co Ltd ボンディングパッド
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201792A1 (de) * 1991-01-29 1992-08-06 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zu deren herstellung
US5281850A (en) * 1991-08-07 1994-01-25 Oki Electric Industry Co., Ltd. Semiconductor device multilayer metal layer structure including conductive migration resistant layers
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
CN1239820A (zh) * 1998-05-11 1999-12-29 摩托罗拉公司 形成集成电路的方法
US6723628B2 (en) * 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平3-227540A 1991.10.08

Also Published As

Publication number Publication date
US7880256B2 (en) 2011-02-01
CN1855467A (zh) 2006-11-01
US20060249845A1 (en) 2006-11-09
TWI303855B (en) 2008-12-01
TW200636892A (en) 2006-10-16
KR100808719B1 (ko) 2008-02-29
JP2006303452A (ja) 2006-11-02
KR20060103210A (ko) 2006-09-28

Similar Documents

Publication Publication Date Title
CN1855467B (zh) 半导体装置及其制造方法
US20070037314A1 (en) Method for fabricating image sensor without LTO-based passivation layer
US6174824B1 (en) Post-processing a completed semiconductor device
US9059110B2 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
TWI284250B (en) Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing
US20180331044A1 (en) Semiconductor device and fabrication method thereof
CN115775729A (zh) 金属互连结构及其制造方法
US6703297B1 (en) Method of removing inorganic gate antireflective coating after spacer formation
JP2001326242A (ja) 半導体装置およびその製造方法
KR0131730B1 (ko) 금속배선층 형성방법
JPH0428231A (ja) 半導体装置の製造方法
KR100613573B1 (ko) 반도체 소자의 제조방법
JPH104092A (ja) 半導体装置の製造方法
US7566594B2 (en) Fabricating method of semiconductor device
CN102097360A (zh) 刻蚀连接孔的方法
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법
JP2001217246A (ja) 半導体装置及びその製造方法
US20080160663A1 (en) Method for manufacturing of cmos image sensor
CN114551347A (zh) 金属互联单元的形成方法
JP2551030B2 (ja) 半導体装置およびその製造方法
JPS63284861A (ja) 半導体装置の製造方法
KR100850082B1 (ko) 반도체 소자 제조시 본딩 패드 형성 방법
US7575998B2 (en) Semiconductor device and metal line fabrication method of the same
KR100532981B1 (ko) 반도체소자 식각방법
CN113097066A (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant