JP6793575B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP6793575B2
JP6793575B2 JP2017043156A JP2017043156A JP6793575B2 JP 6793575 B2 JP6793575 B2 JP 6793575B2 JP 2017043156 A JP2017043156 A JP 2017043156A JP 2017043156 A JP2017043156 A JP 2017043156A JP 6793575 B2 JP6793575 B2 JP 6793575B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
aluminum alloy
pad
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017043156A
Other languages
English (en)
Other versions
JP2018148090A (ja
Inventor
陽一 三室
陽一 三室
伸二郎 加藤
伸二郎 加藤
塩浦　哲郎
哲郎 塩浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017043156A priority Critical patent/JP6793575B2/ja
Priority to US15/906,477 priority patent/US10586776B2/en
Priority to CN201810178281.8A priority patent/CN108573947A/zh
Priority to TW107107268A priority patent/TWI742251B/zh
Publication of JP2018148090A publication Critical patent/JP2018148090A/ja
Application granted granted Critical
Publication of JP6793575B2 publication Critical patent/JP6793575B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置とその製造方法に関する。
半導体ウェハ上に形成された集積回路（ＩＣ）は、ブレードダイシングにより、個片化（チップ化）して用いられる。通常のブレードダイシングは、ダイシング中のブレードを冷却するとともに、ダイシングによって発生する切削屑を除去するために、ブレードとその周辺に対して純水を吹き付けながら行われる。
このとき吹き付けられた純水が、アルミニウム合金（アルミニウムと銅等の合金）からなるボンディングパッドに付着すると、その水分とアルミニウム合金との間でガルバニック腐食が生じる。その結果、ボンディングパッドにはアルミニウムの空孔が生じ、ワイヤーボンディングを行った際のワイヤー側の金属（金、銀、銅）との接触面積が少なくなって、ワイヤーボンディング強度が劣化する。
アルミニウム合金を用いたボンディングパッドの表面には、大気に触れた時点でアルミナ膜が形成されているが、ダイシング時間が長くなる小チップの場合に、その厚みでガルバニック腐食を十分に防止することは難しい。アルミナ膜は、熱処理を行って厚くすることができるが、厚くしたアルミナ膜は、ワイヤーボンディング時に超音波で破壊しきれずにパッド上に残るため、ボンディングが付かないという問題が生じる。
また、湿度が高い環境下での長期信頼性試験（ＴＨＢ）においては、プラス電位が供給されたボンディングパッドに到達した水分が、パッドの周囲に形成されたＴｉＮからなる反射防止膜（ＴｉＮ膜）を腐食させるという問題がある。アルミナ膜はアルミニウム合金の表面にしか生成されないので、ＴｉＮ膜の表面をカバーすることはできないためである。信頼性の高いＩＣ製品の実現のために、ダイシングや長期信頼性試験を行う際に発生する水分に対し、アルミニウム合金、反射防止膜であるＴｉＮ膜の露出を防ぐ技術が望まれている。
特開２０１２−１７４９５１号公報
本発明は、かかる事情に鑑みてなされたものであり、アルミニウム合金配線のうち、ボンディングパッドとして露出する部分が、水分によって腐食（ガルバニック腐食）されるのを抑えることが可能な半導体装置と、その製造方法を提供することを目的としている。
上記課題を解決するため、本発明は以下の手段を採用している。
（１）本発明の一態様に係る半導体装置は、基板と、基板の一方の主面側に設けられ、アルミニウム合金配線とそれを囲む絶縁膜とを含む積層体と、前記積層体を覆うシリコン窒化膜とを有し、前記シリコン窒化膜および前記絶縁膜には、前記アルミニウム合金配線のパッド部分と重なる位置において、互いに連通する開口部が設けられており、前記開口部から露出しているパッド部分の表面に、シリコンと窒素を含む逆スパッタリング残渣からなる堆積物が付着し、皮膜が形成されている。
（２）前記（１）に記載の半導体装置において、前記皮膜に、シリコンが５０％以上７０％以下、窒素が５％以上２５％以下の割合で、それぞれ含まれていることが好ましい。
（３）前記（１）または（２）のいずれかに記載の半導体装置において、前記皮膜が、さらに酸素を含んでいることが好ましい。
（４）前記（１）〜（３）のいずれか一つに記載の半導体装置において、前記皮膜が、前記開口部の内壁にも形成されていることが好ましい。
（５）前記（１）〜（４）のいずれか一つに記載の半導体装置において、前記アルミニウム合金配線の表面のうち、前記開口部から露出する部分の周囲に窒化チタン膜が形成されていても構わない。
（６）前記（１）〜（５）のいずれか一つに記載の半導体装置において、前記皮膜の厚さが、１００Å以上２００Å以下であることが好ましい。
（７）本発明の一態様に係る半導体装置の製造方法は、前記（１）〜（６）のいずれか一項に記載の半導体装置の製造方法であって、前記開口部の形成後に、前記シリコン窒化膜に対して、不活性ガスを用いたプラズマ処理を行う工程を有する。
（８）前記（７）に記載の半導体装置の製造方法において、前記不活性ガスとして、アルゴンガスを用いることが好ましい。
（９）前記（７）または（８）のいずれかに記載の前記プラズマ処理の時間を、３０秒以上１２０秒以下とすることが好ましい。
本発明の半導体装置では、アルミニウム合金配線のうち、ボンディングパッドとして露出する部分に、シリコンと窒素を含む逆スパッタリング残渣からなる堆積物が付着し、皮膜が形成されている。この皮膜は水分耐性を有する保護膜として機能するため、例えばブレードダイシング時に吹き付けられるような、水分による腐食（ガルバニック腐食）を抑えることができる。したがって、本発明の半導体装置では、腐食によってアルミニウム合金配線に欠損が生じるのを防ぐことが可能であり、アルミニウム合金配線にボンディングを行った際のボンディング強度を向上させることができる。
本発明の第一実施形態に係る半導体装置の断面図である。 本発明の第一実施形態に係る半導体装置の製造方法における、主要工程を説明する図である。 本発明の第二実施形態に係る半導体装置の断面図である。 本発明の実施例１の半導体装置における、パッド表面部分の組成分析結果を示すグラフである。 本発明の比較例１に係る半導体装置の断面図である。 本発明の比較例１の半導体装置における、パッド表面部分の組成分析結果を示すグラフである。 本発明の実施例１の半導体装置において、プラズマ処理時間と、パッド上に形成される膜の厚さとの関係について示すグラフである。 本発明の実施例１、比較例１の半導体装置において、ダイシング時間と、パッド表面の変色度合との関係を示すグラフである。 （ａ）〜（ｃ）本発明の実施例１の半導体装置において、ダイシング時間とパッドの表面状態との関係を示す画像である。 （ａ）〜（ｃ）本発明の比較例１の半導体装置において、ダイシング時間とパッドの表面状態との関係を示す画像である。 本発明の実施例１、比較例１の半導体装置において、ダイシング時間と、シェア強度との関係を示すグラフである。
以下、本発明について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率等は実際とは異なっていることがある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
＜第一実施形態＞
［半導体装置の構成］
図１は、本発明の第一実施形態に係る半導体装置１００の断面図である。半導体装置１００は、シリコン等の基板１０１と、基板の一方の主面側１０１ａに設けられ、アルミニウム合金（アルミニウムと銅等の合金）配線１０２とそれを囲む絶縁膜（層間膜、層間絶縁膜）１０７を含む積層体１０３と、積層体１０３を覆うシリコン窒化膜１０４と、を有している。
図１では、積層体１０３に含まれる配線（層）として、最上層に位置するアルミニウム合金配線１０２のみを明示しているが、この他にも、用途に応じて様々な形状を有し、様々な材料からなる配線が含まれていてもよい。また、積層体１０３には、配線以外にも、用途に応じた様々な機能を有する層が含まれていてもよい。
絶縁膜１０７は、積層体１０３を構成する各層同士の間、各層と基板１０１との間に形成されている。絶縁膜１０７の具体例としては、ＳｉＯ2、ＴＥＯＳ（オルトケイ酸テトラエチル（Ｓｉ（ＯＣ2Ｈ5）4）等の材料からなる酸化膜、酸窒化膜、ＳＯＧ等が挙げられる。
シリコン窒化膜１０４は、ＣＶＤ法によって形成される膜であり、シリコン、窒素、水素を、それぞれ約４０％、約５０％、約１０％の割合で含んでいる。シリコン窒化膜１０４の厚さは、７０００Å以上１５０００Å以下であることが好ましい。
アルミニウム合金配線１０２の上に位置する、シリコン窒化膜１０４および絶縁膜１０７には、アルミニウム合金配線のパッド部分１０２Ａ、すなわちワイヤーボンディングパッドとなる部分と重なる位置において、互いに連通する開口部（パッド開口部）１０５が設けられている。
アルミニウム合金配線１０２の表面のうち、開口部１０５から露出しているパッド部分の表面１０２ａに、主要成分としてシリコンと窒素を含む逆スパッタリング残渣からなる堆積物が付着（再付着）し、この堆積物からなる皮膜１０６が形成されている。皮膜１０６は、シリコン窒化膜１０４に対して不活性ガスによるプラズマ処理を行うことにより、形成することができる。不活性ガスのプラズマがシリコン窒化膜１０４に衝突することでシリコン窒化膜１０４が逆スパッタリングされ、エッチング除去物となる。皮膜１０６は、シリコン窒化膜１０４から生じたエッチング除去物である逆スパッタリング残渣が、アルミニウム合金配線１０２の表面に再付着することによって、堆積して形成されたものである。皮膜１０６は水分耐性に優れている。
皮膜１０６には、シリコンが５０％以上７０％以下、窒素が５％以上２５％以下の割合で、それぞれ含まれていることが好ましい。
皮膜１０６は、さらに酸素を１５％以上３５％以下の割合で含んでいてもよい。この酸素は、主に、アルミニウム合金配線の表面の露出部分１０２ａに大気が触れることによって、そこに形成されたアルミナ（Ａｌ2Ｏ3）膜に由来するものである。
皮膜１０６は、アルミニウム合金配線の表面の露出部分１０２ａだけでなく、図１に示すように、開口部１０５の内壁にも形成されていれば、アルミニウム合金配線１０２と絶縁膜１０７との界面に水分が浸入するのを防ぐことができるため、より好ましい。
なお、当該界面からの水分の浸入を防ぐ観点において、皮膜１０６は、この界面上、すなわち開口部の内壁の下端部周辺を覆っていればよく、上端部まで形成されていなくてもよい。
アルミニウム合金配線のうち、パッド部分の表面１０２ａに形成された皮膜１０６の厚さは、１００Å以上２００Å以下であることが好ましい。皮膜１０６は、厚さを１００Å以上とすることにより、アルミニウム合金配線への水の浸入をほぼ完全に防ぐことができる。また、皮膜１０６は、厚さが２００Å以下であれば超音波で容易に破壊することができるため、アルミニウム合金配線１０２に対して、ワイヤー金属を良好にボンディングすることができ、高いボンディング歩留り、信頼性を確保することができる。
以上説明したように、本実施形態に係る半導体装置１００では、アルミニウム合金配線１０２のうち、ボンディングパッドとして露出する部分に、シリコンと窒素を含む逆スパッタリング残渣からなる堆積物が付着し、皮膜１０６が形成されている。この皮膜１０６は耐水性を有する保護膜として機能するため、例えばブレードダイシング時に吹き付けられるような、水による腐食（ガルバニック腐食）を抑えることができる。したがって、本実施形態に係る半導体装置１００では、腐食によってアルミニウム合金配線１０２に欠損が生じるのを防ぐことが可能であり、アルミニウム合金配線１０２にボンディングを行った際のボンディング強度を向上させることができる。
［半導体装置の製造方法］
半導体装置１００の製造方法について説明する。
まず、シリコン等の基板の一方の主面１０１ａに、所望の構造を有する積層体１０３を形成する。積層体１０３を構成する各層については、ＣＶＤ法、スパッタリング法等の公知の方法による成膜、およびフォトリソグラフィー法によるパターニングを、適宜繰り返して行うことによって形成することができる。続いて、プラズマＣＶＤ法により、積層体１０３上にシリコン窒化膜１０４を形成する。
次に、アルミニウム合金配線１０２の表面のうち、ワイヤーボンディングを行うパッド部分の表面が露出するように、この時点で形成されている絶縁膜１０７およびシリコン窒化膜１０４に、互いに連通する開口部（パッド開口部）１０５を形成する。
次に、反応性イオンエッチング（ＲＩＥ）法により、シリコン窒化膜１０４に対してプラズマ処理（プラズマエッチング）を行う。具体的には、反応室内に導入した不活性ガスＤをプラズマ化し、図２に示すように、シリコン窒化膜の表面１０４ａに衝突させ、表面１０４ａの一部をエッチングする。このエッチングによって生じた除去物が、露出しているアルミニウム合金配線のパッド部分（ボンディングパッド）の表面１０２ａ、および開口部の内壁（パッド側壁）１０５ａに再付着することによって、皮膜１０６が形成されることになる。
不活性ガスＤとしては、アルゴン（Ａｒ）、キセノン（Ｘｅ）等を用いることができる。
ここでのプラズマ処理の時間は、３０秒以上１２０秒以下とすることが好ましい。プラズマ処理の時間をこの範囲とすることにより、上述した好適な厚さを有する皮膜１０６を形成することができる。
プラズマ処理中の反応室内の圧力は、６００ｍＴｏｒｒ程度とすることが好ましい。
＜第二実施形態＞
［半導体装置の構成］
図３は、本発明の第二実施形態に係る半導体装置２００の断面図である。半導体装置２００では、アルミニウム合金配線２０２の表面のうち、開口部２０５から露出する部分（パッド部分）２０２ａの周囲に、窒化チタン（ＴｉＮ）膜２０８が形成されている。この窒化チタン膜２０８の厚さは、２５ｎｍ以上６０ｎｍ以下であることが好ましい。窒化チタン膜２０８が形成されている点を除いた構成については、第一実施形態に係る半導体装置１００の構成と同様であり、半導体装置１００と同等の効果を得ることができる。
半導体装置２００では、開口部２０５から露出するアルミニウム合金配線２０２の表面だけでなく、開口部の内壁２０５ａにも、堆積物が付着して皮膜２０６が形成されており、窒化チタン膜２０８の開口部２０５からの露出部分が、この皮膜２０６で覆われている。
窒化チタン膜２０８は、パターニング時の光の反射を抑制する反射防止膜として機能するものであり、従来構造の半導体装置でも用いられている。しかしながら、従来構造の半導体装置における窒化チタン膜は、ワイヤーボンディング用に設けられた開口部の内壁において露出しているため、長期信頼性試験（ＴＨＢ）等の湿度が高い環境下において、水分が付着して腐食してしまうという問題があった。これに対し、本実施形態の半導体装置２００では、窒化チタン膜２０８が露出しない構造を有しているため、当該腐食の問題を回避することができる。
［半導体装置の製造方法］
半導体装置２００の製造方法は、最上層に位置するアルミニウム合金配線２０２の上に、ＣＶＤ法等の公知の方法により、窒化チタン膜２０８を形成する工程を有する点において、第一実施形態に係る半導体装置１００の製造方法と異なる。なお、半導体装置２００の製造方法では、シリコン窒化膜２０４を形成した後のパッド開口を行う際に、開口部２０５の位置において、絶縁膜２０７およびシリコン窒化膜２０４とともに、窒化チタン膜２０８も除去することになる。窒化チタン膜２０８を形成・加工する工程以外の各工程については、第一実施形態に係る半導体装置１００の製造方法における各工程と同様である。
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
［パッド表面部分の組成分析］
（実施例１）
本発明の実施例１として、第一実施形態に係る半導体装置１００のサンプルを用いて、パッド表面部分の厚さ方向における組成分析を行った。
最上層のアルミニウム合金配線１０２の上に、シリコン酸化膜（ＳｉＯ2）１０７Ａ、シリコン窒化膜（ＳｉＮ）１０４を、それぞれ２０００Å、７０００Åの厚さで順に形成し、パッド開口を行った。パッド開口後のシリコン窒化膜１０４に対するプラズマ処理時間を６０秒とし、プラズマ処理中の反応室内の圧力を６００ｍＴｏｒｒ程度とした。
図４は、組成分析の結果を示すグラフである。グラフの横軸は、プラズマ処理後の開口部１０５から露出する、パッド領域の最表面からの深さ［ｎｍ］を示している。グラフの縦軸は、深さ方向における各元素の含有率［％］の分布を示している。
パッド領域の最表面から、深さ方向に約１０ｎｍの範囲にわたって、Ｓｉ、Ｎ、Ｏ元素を高い割合で含有する表面異常層が見られている。この表面異常層が、アルミニウム合金配線１０２の上に形成された皮膜１０６に相当する。なお、表面異常層に含有されているＣ、Ｆは、実施環境に応じて発生する不可避不純物であり、本発明に影響を及ぼすことはない。
（比較例１）
本発明の比較例１として、図５に示すような従来構造の半導体装置３００のサンプルを用いて、パッド領域の最表面からの深さ方向における組成分析を行った。
実施例１と同様に、最上層のアルミニウム合金配線３０２の上に、ＳｉＯ2膜３０７Ａ、ＳｉＮ膜３０４を、それぞれ２０００Å、７０００Åの厚さで順に形成し、パッド開口を行った。ただし、パッド開口後のＳｉＮ膜３０４に対するプラズマ処理は行わなかった。
図６は、組成分析の結果を示すグラフである。グラフの横軸、縦軸については、図４と同様である。プラズマ処理後のパッド領域の最表面から、深さ方向に約６．３ｎｍの範囲にわたって、アルミナ（Ａｌ2Ｏ3）からなる酸化膜が形成されていることが分かる。この酸化膜は、アルミニウム合金配線の表面の露出部分３０２ａに大気が触れることによって、そこに形成された自然酸化膜である。
［プラズマ処理時間とパッド表面に形成される膜との関係］
実施例１のサンプルを用いて、パッド開口後のプラズマ処理時間とプラズマ処理後のパッド表面状態との関係を調べた。
図７は、プラズマ処理時間と、パッド上に形成される膜（皮膜）の厚さとの関係について示すグラフである。グラフの横軸は、プラズマ処理時間［ｓｅｃ（秒）］を示している。グラフの縦軸は、パッド上に形成される皮膜の厚さ［ｎｍ］を示している。グラフから、パッド上に形成される皮膜は、プラズマ処理を行うことによって形成される膜であり、その厚さは、プラズマ処理時間に比例して変化することが分かる。
［ダイシング時間とパッド表面状態との関係］
実施例１、比較例１のサンプルの所定の位置において、ブレードダイシングを行った上で、パッド表面の状態を観察した。図８は、ダイシング時間と、ダイシングに伴うパッド表面の変色度合との関係を示すグラフである。グラフの横軸はダイシング時間［ｍｉｎ（分）］を示している。グラフの縦軸はパッド表面の変色度合［％］を示している。
実施例１のサンプル（菱形プロットで表示）では、ダイシング時間によらず、パッド表面の変色度合は０［％］のままであることから、ガルバニック腐食の発生が抑えられていることが分かる。これに対し、比較例１のサンプル（四角プロットで表示）では、ダイシング時間を長くするにつれて、変色度合が大きくなっていることが分かる。
実施例１のサンプルに対し、ダイシング時間を５５分、８５分、１４０分とした場合について、パッドの表面状態を、それぞれ図９（ａ）〜（ｃ）に示す。パッドの表面状態は、図９（ａ）〜（ｃ）のいずれにおいても良好であり、ダイシング時間に依存した変化は見られない。これらの結果から、実施例１のサンプルでは、ブレードダイシングを行ってもガルバニック腐食によるアルミ欠損が生じず、ボンディング強度を維持できると考えられる。
比較例１のサンプルに対し、ダイシング時間を５５分、８５分、１４０分とした場合について、パッドの表面状態を、それぞれ図１０（ａ）〜（ｃ）に示す。図９（ａ）〜（ｃ）と比較すると、パッドの表面が、図１０（ａ）〜（ｃ）のいずれにおいても変色しており、ダイシング時間を長くするほど、変色の度合いが増大している。これらの結果から、比較例１のサンプルでは、ダイシングに伴ってパッド表面にガルバニック腐食が発生し、ダイシング時間が長くなるにつれて腐食がさらに進むため、アルミ欠損によるボンディング強度の低下は避けられないと考えられる。
［ダイシング時間とシェア強度との関係］
実施例１、比較例１のサンプルの所定の位置において、ブレードダイシングを行った上で、パッド部分に対してワイヤボンディングを行った。図１１は、ブレードダイシング時間とワイヤボンディング部分のシェア強度（ボンディング強度）との関係について示すグラフである。グラフの横軸はダイシング時間［ｍｉｎ（分）］を示し、グラフの縦軸はシェア強度［ｇｆ］を示している。
実施例１のサンプルは、ダイシング時間によらず、一定のシェア強度を維持している。これに対し、比較例１のサンプルは、ダイシング時間が長くなるにつれてシェア強度が低下している。これらの結果から、図８〜１０のグラフに基づく上記推定が正しいことが分かる。
１００、２００、３００・・・半導体装置
１０１、２０１、３０１・・・基板
１０１ａ、２０１ａ、３０１ａ・・・基板の一方の主面
１０２、２０２、３０２・・・アルミニウム合金配線
１０２Ａ、２０２Ａ、３０２Ａ・・・パッド部分
１０２ａ、２０２ａ、３０２ａ・・・パッド部分の表面
１０３、２０３、３０３・・・積層体
１０４、２０４、３０４・・・シリコン窒化膜
１０４ａ、２０４ａ・・・シリコン窒化膜の表面
１０５、２０５、３０５・・・開口部
１０５ａ、２０５ａ・・・開口部の内壁
１０６、２０６・・・皮膜
１０７、２０７、３０７・・・絶縁膜
１０７Ａ、２０７Ａ、３０７Ａ・・・シリコン酸化膜
２０８・・・窒化チタン膜
Ｄ・・・不活性ガス

Claims (9)

  1. 基板と、
    基板の一方の主面側に設けられ、アルミニウム合金配線とそれを囲む絶縁膜とを含む積層体と、
    前記積層体を覆うシリコン窒化膜とを有し、
    前記シリコン窒化膜および前記絶縁膜には、前記アルミニウム合金配線のパッド部分と重なる位置において、互いに連通する開口部が設けられており、
    前記開口部から露出している前記パッド部分の表面に、シリコンと窒素を含む逆スパッタリング残渣からなる堆積物が付着し、皮膜が形成されていることを特徴とする半導体装置。
  2. 前記皮膜に、シリコンが５０％以上７０％以下、窒素が５％以上２５％以下の割合で、それぞれ含まれていることを特徴とする請求項１に記載の半導体装置。
  3. 前記皮膜が、さらに酸素を含んでいることを特徴とする請求項１または２のいずれかに記載の半導体装置。
  4. 前記皮膜が、前記開口部の内壁にも形成されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記アルミニウム合金配線の表面のうち、前記開口部から露出する部分の周囲に窒化チタン膜が形成されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記皮膜の厚さが、１００Å以上２００Å以下であることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
  7. 請求項１〜６のいずれか一項に記載の半導体装置の製造方法であって、
    前記開口部の形成後に、前記シリコン窒化膜に対して、不活性ガスを用いたプラズマ処理を行う工程を有することを特徴とする半導体装置の製造方法。
  8. 前記不活性ガスとして、アルゴンガスを用いることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記プラズマ処理の時間を、３０秒以上１２０秒以下とすることを特徴とする請求項７または８のいずれかに記載の半導体装置の製造方法。
JP2017043156A 2017-03-07 2017-03-07 半導体装置とその製造方法 Expired - Fee Related JP6793575B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017043156A JP6793575B2 (ja) 2017-03-07 2017-03-07 半導体装置とその製造方法
US15/906,477 US10586776B2 (en) 2017-03-07 2018-02-27 Semiconductor device and method of manufacturing the same
CN201810178281.8A CN108573947A (zh) 2017-03-07 2018-03-05 半导体装置及其制造方法
TW107107268A TWI742251B (zh) 2017-03-07 2018-03-05 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017043156A JP6793575B2 (ja) 2017-03-07 2017-03-07 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2018148090A JP2018148090A (ja) 2018-09-20
JP6793575B2 true JP6793575B2 (ja) 2020-12-02

Family

ID=63445661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017043156A Expired - Fee Related JP6793575B2 (ja) 2017-03-07 2017-03-07 半導体装置とその製造方法

Country Status (4)

Country Link
US (1) US10586776B2 (ja)
JP (1) JP6793575B2 (ja)
CN (1) CN108573947A (ja)
TW (1) TWI742251B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483108B2 (en) 2017-04-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN111599822A (zh) * 2020-05-28 2020-08-28 Tcl华星光电技术有限公司 阵列基板、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2003142521A (ja) * 2001-11-01 2003-05-16 Nec Electronics Corp 半導体装置およびその製造方法
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20070238304A1 (en) * 2006-04-11 2007-10-11 Jui-Hung Wu Method of etching passivation layer
WO2009058543A1 (en) * 2007-10-10 2009-05-07 Kovio, Inc. High reliability surveillance and/or identification tag/devices and methods of making and using the same
JP5909852B2 (ja) * 2011-02-23 2016-04-27 ソニー株式会社 半導体装置の製造方法
JP6368850B2 (ja) * 2015-03-02 2018-08-01 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
US20180261562A1 (en) 2018-09-13
TWI742251B (zh) 2021-10-11
JP2018148090A (ja) 2018-09-20
US10586776B2 (en) 2020-03-10
CN108573947A (zh) 2018-09-25
TW201836077A (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
US7294565B2 (en) Method of fabricating a wire bond pad with Ni/Au metallization
US7279775B2 (en) Semiconductor die with protective layer and related method of processing a semiconductor wafer
US9425147B2 (en) Semiconductor device
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
JPH0778821A (ja) 半導体装置およびその製造方法
JP2003031575A (ja) 半導体装置及びその製造方法
JP2005217411A (ja) 集積回路を製造する方法および集積回路
US10964653B2 (en) Method of forming a semiconductor device comprising top conductive pads
JP2004296905A (ja) 半導体装置
JP6793575B2 (ja) 半導体装置とその製造方法
JP2000091341A (ja) 銅ボンド・パッドの処理
US8623759B2 (en) Method for manufacturing semiconductor device
JP2001203205A (ja) 半導体装置及びその製造方法
JP3768480B2 (ja) 半導体装置及びその製造方法
JP3449333B2 (ja) 半導体装置の製造方法
JP3480416B2 (ja) 半導体装置
JP2007103593A (ja) 半導体装置及びその製造方法
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
US6479402B1 (en) Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer
US20050191767A1 (en) Focused ion beam circuit repair using a hardmask and wet chemistry
US6888258B2 (en) Semiconductor device including copper interconnect line and bonding pad, and method of manufacturing the same
US6004877A (en) Method of forming a tungsten layer with N2 plasma treatment
JP6783689B2 (ja) 半導体装置および半導体装置の製造方法
JP2009117739A (ja) 電子装置及びその製造方法
TW457637B (en) Manufacturing process of metal line

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201110

R150 Certificate of patent or registration of utility model

Ref document number: 6793575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees