JP6783689B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6783689B2
JP6783689B2 JP2017048802A JP2017048802A JP6783689B2 JP 6783689 B2 JP6783689 B2 JP 6783689B2 JP 2017048802 A JP2017048802 A JP 2017048802A JP 2017048802 A JP2017048802 A JP 2017048802A JP 6783689 B2 JP6783689 B2 JP 6783689B2
Authority
JP
Japan
Prior art keywords
film
antireflection film
wiring
forming
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017048802A
Other languages
English (en)
Other versions
JP2018152507A (ja
Inventor
伸二郎 加藤
伸二郎 加藤
勝 秋野
勝 秋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017048802A priority Critical patent/JP6783689B2/ja
Priority to TW107108006A priority patent/TW201901905A/zh
Priority to CN201810193403.0A priority patent/CN108573943A/zh
Priority to US15/918,405 priority patent/US10607954B2/en
Publication of JP2018152507A publication Critical patent/JP2018152507A/ja
Priority to US16/794,443 priority patent/US10978414B2/en
Application granted granted Critical
Publication of JP6783689B2 publication Critical patent/JP6783689B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体装置として、基板上に設けられたアルミニウムまたはアルミニウム合金からなる配線と、配線上に設けられた窒化チタンからなる反射防止膜と、反射防止膜上に設けられたシリコン酸化膜と、シリコン酸化膜上に設けられたシリコン窒化膜とを有し、シリコン窒化膜に形成された開口部とシリコン酸化膜に形成された開口部と反射防止膜に形成された開口部とが平面視で重なる位置に、配線が露出されてなるパッド部が形成されたものがある。
このような半導体装置では、高温高湿度環境下でのバイアス印加を伴う長期信頼性試験（ＴＨＢ）により、開口部を囲む反射防止膜を形成している窒化チタンが腐食することがある。
この問題を解決するために、反射防止膜を形成している窒化チタンが、開口部内に露出しない半導体装置が提案されている。
例えば、特許文献１には、パッド上に第１開口部が形成された第１表面保護膜と、パッド上に第２開口部が形成され、パッドおよび第１表面保護膜上に形成された第２表面保護膜とを備え、パッドは、第１導体膜と、第１導体膜上に形成された反射防止膜とを有し、第１開口部の内部領域に第２開口部が内包されており、第１開口部の内部領域では反射防止膜が除去されている半導体装置が提案されている。
特許第５４４３８２７号
しかしながら、特許文献１に示す方法では、パッド開口部を形成するために２回のフォトリソグラフィー工程が必要となり、工数が増えてしまうという問題がある。
また、従来の半導体装置においては、特に、窒化チタンからなる反射防止膜上にシリコン酸化膜が設けられている場合、高温高湿度環境下でのバイアス印加を伴う長期信頼性試験（ＴＨＢ）により、反射防止膜が酸化チタンとなって外観不良をおこすことがある。
本発明は、上記事情に鑑みてなされたものであり、窒化チタンからなる反射防止膜の上にシリコン酸化膜が設けられていても、反射防止膜を形成している窒化チタンの酸化が生じにくく、１回のフォトリソグラフィー工程によりパッド開口部を形成することができる半導体装置およびその製造方法を提供することを課題とする。
本発明者は、上記課題を解決するために鋭意研究を重ねた。
その結果、反射防止膜上に設けられた酸化膜と反射防止膜との対向面と、開口部に露出する反射防止膜の露出面の一方または両方の少なくとも一部に、反射防止膜中よりも未結合手の少ない金属窒化物領域が形成されていればよいことを見出し、本発明を想到した。
すなわち、本発明は以下の事項に関する。
基板と、
前記基板上に設けられた配線と、
前記配線上に設けられた窒化チタンからなる反射防止膜と、
前記反射防止膜上に設けられたシリコン酸化膜とを有し、
前記シリコン酸化膜に形成された第１開口部と前記反射防止膜に形成された第２開口部とが平面視で重なる位置に、前記配線が露出されてなるパッド部が形成され、
前記反射防止膜上の前記シリコン酸化膜との対向面と前記第２開口部に露出する前記反射防止膜の露出面の一方または両方の少なくとも一部に、前記反射防止膜中よりも未結合手の少ない金属窒化物領域が形成されていることを特徴とする半導体装置。
基板上に配線を形成する配線工程と、
前記配線上に、アルゴンガスと窒素ガスを用いる反応性スパッタ法により窒化チタンからなる反射防止膜を形成する反射防止膜形成工程と、
前記反射防止膜上に、前記反射防止膜の形成時よりもアルゴンガスに対する窒素ガスの割合を多くした反応性スパッタ法により、前記反射防止膜中よりも未結合手の少ない金属窒化物膜を形成する工程と、
前記未結合手の少ない金属窒化物膜上にシリコン酸化膜を形成する酸化膜形成工程と、
前記シリコン酸化膜と前記未結合手の少ない金属窒化物膜と前記反射防止膜とを貫通し、底面に前記配線が露出する開口を設ける開口部形成工程とを有することを特徴とする半導体装置の製造方法。
基板上に、配線を形成する配線工程と、
前記配線上に、窒化チタンからなる反射防止膜を形成する反射防止膜形成工程と、
前記反射防止膜の表面に、窒化処理を行うことにより、前記反射防止膜中よりも未結合手の少ない金属窒化物膜を形成する工程と、
前記未結合手の少ない金属窒化物膜上にシリコン酸化膜を形成する酸化膜形成工程と、
前記シリコン酸化膜と前記未結合手の少ない金属窒化物膜と前記反射防止膜とを貫通し、底面に前記配線が露出する開口を設ける開口部形成工程とを有することを特徴とする半導体装置の製造方法。
基板上に配線を形成する配線工程と、
前記配線上に、窒化チタンからなる反射防止膜を形成する反射防止膜形成工程と、
前記反射防止膜上にシリコン酸化膜を形成する酸化膜形成工程と、
前記シリコン酸化膜と前記反射防止膜とを貫通し、底面に前記配線が露出する開口を設ける開口部形成工程と、
前記開口内に露出する前記反射防止膜に、窒化処理を行うことにより、前記反射防止膜中よりも未結合手の少ない金属窒化物領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
本発明の半導体装置では、反射防止膜上のシリコン酸化膜との対向面と、反射防止膜に形成された開口部に露出する反射防止膜の露出面の一方または両方の少なくとも一部に、反射防止膜中よりも未結合手の少ない金属窒化物領域が形成されている。このため、反射防止膜を形成している窒化チタンの酸化が生じにくく、高い信頼性が得られる。
また、本発明の半導体装置は、１回のフォトリソグラフィー工程によりパッド開口部を形成でき、生産性に優れる。
本発明の半導体装置の一例を示した断面模式図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。 図１に示す半導体装置の製造方法の一例を説明するための工程図である。 図１に示す半導体装置の製造方法の他の例を説明するための工程図である。 図１に示す半導体装置の製造方法の他の例を説明するための工程図である。 本発明の半導体装置の他の例を示した断面模式図である。 図９に示す半導体装置の製造方法の一例を説明するための工程図である。 図９に示す半導体装置の製造方法の一例を説明するための工程図である。 図９に示す半導体装置の製造方法の一例を説明するための工程図である。 図９に示す半導体装置の製造方法の一例を説明するための工程図である。 本発明の半導体装置の他の例を示した断面模式図である。
本発明者は、鋭意検討した結果、以下に示す知見を得た。
すなわち、従来の半導体装置において、高温高湿度環境下でのバイアス印加を伴う長期信頼性試験（ＴＨＢ）を行うことにより生じる窒化チタンの腐食について調べた。その結果、配線上に窒化チタンからなる反射防止膜とシリコン酸化膜とがこの順に設けられ、シリコン酸化膜に形成された第１開口部と反射防止膜に形成された第２開口部とが平面視で重なる位置に、配線が露出されてなるパッド部が形成されている場合、反射防止膜上のシリコン酸化膜との対向面の開口部（特許請求の範囲における第２開口部）側から窒化チタンが酸化することが分かった。
反射防止膜上のシリコン酸化膜との対向面における酸化は、反射防止膜中のチタン原子とシリコン酸化膜を通過する水分とが反応して生じるものと推定される。また、第２開口部に露出する反射防止膜の露出面における酸化は、反射防止膜中のチタン原子と第２開口部に侵入した水分とが反応して生じるものと推定される。
そこで、本発明者は、反射防止膜中のチタン原子の未結合手に着目して、検討を重ねた。一般に、窒化チタンからなる反射防止膜の表面のチタン原子には、窒素と結合していない未結合手が存在している。窒素と結合していないチタン原子の未結合手は反応性が高いため、酸化膜中を通過する水分または第２開口部に侵入した水分と容易に反応する。
よって、窒化チタンからなる反射防止膜の酸化を防止するには、反射防止膜の酸化されやすい面に存在している、窒素と結合していないチタン原子の未結合手の数を低減することが有効であると推定される。
窒素と結合していないチタン原子の未結合手の数は、例えば、反射防止膜の酸化されやすい面に、窒化処理を行って、窒素と結合していないチタン原子の未結合手に、窒素原子を結合させることにより低減できる。このようにして得られた反射防止膜のチタン原子の未結合手の数が低減された面は、金属酸化膜中よりも未結合手の少ない金属窒化物領域となる。
また、窒化チタンからなる反射防止膜の酸化を防止するには、反射防止膜の酸化されやすい面上に、反射防止膜中よりも未結合手の少ない金属窒化物領域を設けることも有効であると推定される。この場合、窒化チタン中に存在する窒素と結合していないチタン原子と、開口部から反射防止膜上に設けられたシリコン酸化膜中を通過して侵入した水分または第２開口部に侵入した水分との反応が、未結合手の少ない金属窒化物領域によって妨げられると推定される。
未結合手の少ない金属窒化物領域を形成する窒化物としては、例えば、アルゴンガスに対する窒素ガスの割合を多くした反応性スパッタ法により得られた窒化物などが挙げられる。アルゴンガスに対する窒素ガスの割合を通常よりも多くした反応性スパッタ法により形成できる窒化物としては、具体的には、窒化チタン、窒化タンタル、窒化モリブデン、窒化タングステンなどが挙げられる。
このようにして、本発明者は、反射防止膜上のシリコン酸化膜との対向面と第２開口部に露出する反射防止膜の露出面の一方または両方の少なくとも一部に、未結合手の少ない金属窒化物領域を形成し、反射防止膜中の窒素と結合していないチタン原子の未結合手と、シリコン酸化膜中を通過する水分または第２開口部に侵入した水分との反応を生じにくくすることで、窒化チタンの酸化を防止できることを見出し、本発明を想到した。
以下、本発明について、図面を参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率等は実際とは異なっていることがある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施できる。
＜第一実施形態＞
［半導体装置］
図１は、本発明の半導体装置の一例を示した断面模式図である。
本実施形態の半導体装置１０は、基板１と、基板１上に層間絶縁膜２を介して設けられた配線６と、配線６上に設けられた反射防止膜７と、反射防止膜７上に設けられたシリコン酸化膜３と、シリコン酸化膜３上に設けられた保護膜４とを有する。
図１に示すように、本実施形態の半導体装置１０では、シリコン酸化膜３に形成された第１開口部９１と、反射防止膜７に形成された第２開口部９２と、保護膜４に形成された第３開口部９３とが平面視で重なる位置に、配線６が露出されてなるパッド部８が形成されている。
図１に示す半導体装置１０では、反射防止膜７上のシリコン酸化膜３との対向面の全域に、反射防止膜７中よりも未結合手の少ない金属窒化物領域７ａが形成されている。
基板１としては、シリコンなど公知の材料からなるものを用いることができる。
層間絶縁膜２としては、ＳｉＯ2膜、ＴＥＯＳ（オルトケイ酸テトラエチル（Ｓｉ（ＯＣ2Ｈ5）4））を原料とする酸化膜など公知の絶縁膜を用いることができる。
シリコン酸化膜３は、上面に反射防止膜７および未結合手の少ない金属窒化物領域７ａの設けられた配線６を覆うように設けられている。
シリコン酸化膜３としては、具体的には、ＳｉＯ2膜、ＴＥＯＳを原料とする酸化膜などを用いることができる。
シリコン酸化膜３の厚みは、２０００〜８０００Åとすることが好ましく、５０００Å程度とすることがより好ましい。
保護膜４としては、シリコン窒化膜、シリコン酸窒化膜などを用いることができ、シリコン窒化膜を用いることが好ましい。図１に示す半導体装置１０では、保護膜４と反射防止膜７との間に酸化膜３が設けられているので、保護膜４と反射防止膜７とが接している場合と比較して、保護膜４と反射防止膜７との間の応力を緩和できる。その結果、図１に示す半導体装置１０では、反射防止膜７と酸化膜３と保護層４との密着性が良好であり、好ましい。
保護膜４の厚みは、５０００〜１５０００Åであることが好ましく、１００００Å程度であることがより好ましい。
配線６は、アルミニウムまたはアルミニウム合金からなる。アルミニウム合金としては、例えば、アルミニウムとシリコンと銅との合金、アルミニウムと銅との合金、アルミニウムとシリコンとの合金などが挙げられる。
配線６の厚みは、３０００〜３００００Åであることが好ましく、５０００Å程度であることがより好ましい。
反射防止膜７は、配線としても機能する。反射防止膜７は、窒化チタンからなる。
反射防止膜７の厚みは、２５０〜８００Åであることが好ましく、４００Å程度であることがより好ましい。
未結合手の少ない金属窒化物領域７ａは、配線６および反射防止膜７とともに配線としても機能する。未結合手の少ない金属窒化物領域７ａは、１層の金属窒化物膜で形成されていてもよいし、複数層の金属窒化物膜で形成された積層膜であってもよい。
未結合手の少ない金属窒化物領域７ａを形成している金属窒化物としては、例えば、後述する方法により形成された窒化チタン、窒化タンタル、窒化モリブデン、窒化タングステンなどが挙げられる。未結合手の少ない金属窒化物領域７ａを形成している金属窒化物は、後述する方法により容易に形成できるため窒化チタンであることが好ましい。
［半導体装置の製造方法］
（第１製造方法）
次に、本発明の半導体の製造方法の一例として、図１に示す半導体装置の製造方法を例に挙げて説明する。図２〜図６は、図１に示す半導体装置の製造方法の一例を説明するための工程図である。
図１に示す半導体装置１０を製造するには、まず、基板１の一方の主面に、層間絶縁膜２、配線６、反射防止膜７、化合物膜７１からなる積層体５を形成する。
具体的には、図２に示すように、基板１上にＣＶＤ法などにより層間絶縁膜２を形成する。その後、層間絶縁膜２上にスパッタリング法などにより配線６を形成する（配線工程）。
次に、図３に示すように、配線６上に、アルゴンガス（Ａｒ）と窒素ガス（Ｎ2）を用いる反応性スパッタ法により窒化チタンからなる反射防止膜７を形成する（反射防止膜形成工程）。
反射防止膜７を形成する際のアルゴンガスに対する窒素ガスの割合（Ａｒ：Ｎ2）は、流量比で例えば、１：２〜１：５とすることが好ましく、３：７程度とすることが好ましい。上記割合（Ａｒ：Ｎ2）１：２以上に窒素を多くすると、反射防止膜７を形成している窒化チタン中の窒素と結合していない未結合手の数が多くなり過ぎることがない。上記割合（Ａｒ：Ｎ2）１：５以下に窒素を少なくすると、充分に速い成膜速度で反射防止膜７を形成でき、優れた生産性が得られる。
次に、反射防止膜７上に、反射防止膜７の形成時よりもアルゴンガスに対する窒素ガスの割合を多くした反応性スパッタ法により、金属窒化物膜７１を形成する（未結合手の少ない金属窒化物膜を形成する工程）。反射防止膜７の形成時よりもアルゴンガスに対する窒素ガスの割合を多くすることにより、反射防止膜７中のチタン原子の未結合手よりも未結合手が少ない金属窒化物膜７１が得られる。
未結合手の少ない金属窒化物膜を形成する工程においては、チタンを含むターゲットを用いる反応性スパッタ法により、金属窒化物膜７１として窒化チタン膜を形成することが好ましい。このことにより、反射防止膜７を形成する際に使用したターゲットを用いて、反射防止膜７の形成と連続して金属窒化物膜７１を形成することができ、容易に金属窒化物膜７１を形成できる。
金属窒化物膜７１として窒化チタン膜を形成する際のアルゴンガスに対する窒素ガスの割合（Ａｒ：Ｎ2）は、流量比で例えば、１：８〜１：１０とすることが好ましく、１：９程度とすることが好ましい。上記割合（Ａｒ：Ｎ2）１：８以上に窒素を多くすると、窒素と結合していないチタン原子の未結合手の数が少ない窒化チタン膜が得られやすい。上記割合（Ａｒ：Ｎ2）１：１０以下に窒素を少なくすると、充分に速い成膜速度で金属窒化膜７１を形成でき、優れた生産性が得られる。
未結合手の少ない金属窒化物膜を形成する工程においては、ターゲットとして、チタンを含むものに代えて、タンタル、モリブデン、タングステンから選ばれる１種の金属を含むものを用いてもよい。この場合、金属窒化物膜７１として、窒化タンタル、窒化モリブデン、窒化タングステンから選ばれる１種の金属窒化膜を形成できる。
金属窒化物膜７１として上記いずれかの金属窒化膜を形成する際のアルゴンガスに対する窒素ガスの割合（Ａｒ：Ｎ2）は、流量比で例えば、１：８〜１：１０とすることが好ましく、１：９とすることが好ましい。上記割合（Ａｒ：Ｎ2）１：８以上に窒素を多くすると、窒素と結合していない金属原子の結合手の数が少ない金属窒化膜が得られやすい。上記割合（Ａｒ：Ｎ2）１：１０以下に窒素を少なくすると、充分に速い成膜速度で金属窒化物膜７１を形成でき、優れた生産性が得られる。
次に、図４に示すように、従来公知のフォトリソグラフィー法およびエッチング法を用いて、配線６と反射防止膜７と金属窒化物膜７１とを所定の形状にパターニングする。図１に示す例では、配線６と反射防止膜７と金属窒化物膜７１とを同形状にパターニングすることにより、配線６と反射防止膜７と金属窒化物膜７１とからなる配線層が形成される。
次に、図５に示すように、配線６と反射防止膜７と金属窒化物膜７１とからなる配線層上に、配線層を覆うように、プラズマＣＶＤ法などにより、シリコン酸化膜３を形成する（酸化膜形成工程）。
次に、図６に示すように、シリコン酸化膜３上に、プラズマＣＶＤ法などにより、保護膜４を形成する（保護膜形成工程）。
次に、従来公知のフォトリソグラフィー法およびエッチング法を用いて、保護膜４とシリコン酸化膜３と金属窒化物膜７１と反射防止膜７とを貫通し、底面に配線６が露出する開口を設ける（開口部形成工程）。このことにより、図１に示すように、シリコン酸化膜３に形成された第１開口部９１と、反射防止膜７に形成された第２開口部９２と、保護膜４に形成された第３開口部９３とが平面視で重なる位置に、配線６が露出されてなるパッド部８が形成される。
以上の工程により、図１に示す半導体装置１０が得られる。
本実施形態の半導体装置１０の製造方法は、反射防止膜形成工程後、酸化膜形成工程前に、反射防止膜７上に、反射防止膜７の形成時よりもアルゴンガスに対する窒素ガスの割合を多くした反応性スパッタ法により、反射防止膜中よりも未結合手の少ない金属窒化物膜７１を形成する工程を有する。したがって、未結合手の少ない金属窒化物膜７１を形成する工程の後、酸化膜形成工程と開口部形成工程とをこの順に行うことにより、反射防止膜７上のシリコン酸化膜３との対向面の全域に、反射防止膜７中よりも未結合手の少ない金属窒化物膜７１からなる未結合手の少ない金属窒化物領域７ａが形成されている図１に示す半導体装置１０が得られる。
また、本実施形態の半導体装置１０の製造方法は、未結合手の少ない金属窒化物領域７ａを形成するための露光工程が不要であるため、効率よく未結合手の少ない金属窒化物領域７ａを形成でき、生産性が良好である。
（第２製造方法）
図１に示す半導体装置１０の製造方法は、上記の第１製造方法に限定されるものではなく、例えば、以下に示す第２製造方法により製造してもよい。
図７および図８は、図１に示す半導体装置の製造方法の他の例を説明するための工程図である。
以下に示す第２製造方法が、上述した第１製造方法と異なるところは、未結合手の少ない金属窒化物膜を形成する工程である。すなわち、上述した第１製造方法と同様にして、図７に示すように、配線６上に反射防止膜７を形成する（反射防止膜形成工程）までの各工程を行う。その後、酸化膜形成工程前に、図８に示すように、反射防止膜７の表面（図７では反射防止膜７上）に、窒化処理を行うことにより、未結合手の少ない金属窒化物膜７１として、窒化チタン膜が形成される（未結合手の少ない金属窒化物膜を形成する工程）。
未結合手の少ない金属窒化物膜を形成する工程における窒化処理は、窒素含有ガス雰囲気中での熱処理、または窒素含有ガスを用いたプラズマ処理であることが好ましい。窒化処理において使用する窒素含有ガスとしては、窒素ガスおよび／またはアンモニアガスを用いることが好ましく、特に窒素ガスを用いることが好ましい。
窒素含有ガス雰囲気中での熱処理としては、例えば、窒素含有ガス雰囲気中で３５０℃〜６５０℃で１分間程度保持する熱処理（ＲＴＡ(Rapid Thermal Annealing)）などが挙げられる。
プラズマ処理としては、窒素含有ガス雰囲気中でプラズマエッチング装置を用いて行う処理などが挙げられる。
上述した第２製造方法は、反射防止膜形成工程後、酸化膜形成工程前に、反射防止膜７の表面に、窒化処理を行う未結合手の少ない金属窒化物膜を形成する工程を有する。したがって、未結合手の少ない金属窒化物膜を形成する工程の後、酸化膜形成工程と開口部形成工程とをこの順に行うことにより、反射防止膜７上の酸化膜３との対向面の全域に未結合手の少ない金属窒化物領域７ａが形成されている図１に示す半導体装置１０が得られる。
また、第２製造方法においては、未結合手の少ない金属窒化物領域７ａを形成するための露光工程が不要であるため、効率よく未結合手の少ない金属窒化物領域７ａを形成でき、生産性が良好である。
なお、第２製造方法における未結合手の少ない金属窒化物膜を形成する工程は、必要に応じて、上述した第１製造方法における未結合手の少ない金属窒化物膜を形成する工程の後、酸化膜形成工程前に行ってもよい。
この場合、反射防止膜７上に金属窒化物膜７１として、第１製造方法で形成された膜と、第２製造方法で形成された膜との積層膜が形成される。
＜第二実施形態＞
［半導体装置］
図９は、本発明の半導体装置の他の例を示した断面模式図である。
図９に示す本実施形態の半導体装置２０が、第一実施形態の半導体装置１０と異なるところは、未結合手の少ない金属窒化物領域の形成されている位置のみである。したがって、本実施形態においては、第一実施形態の半導体装置１０と同じ部材についての説明を省略する。
図１に示す半導体装置１０では、反射防止膜７上の酸化膜３との対向面の全域に、未結合手の少ない金属窒化物領域７ａが形成されているが、図９に示す半導体装置２０では、第２開口部９２に露出する反射防止膜７の露出面の全域に、未結合手の少ない金属窒化物領域７ｂが形成されている。
未結合手の少ない金属窒化物領域７ｂを形成している金属窒化物としては、反射防止膜７中よりも未結合手の少ない金属窒化物であればよく、例えば、後述する方法により形成された窒化チタンが挙げられる。
［半導体装置の製造方法］
次に、図９に示す半導体装置の製造方法を、例を挙げて説明する。図１０〜図１３は、図９に示す半導体装置の製造方法の一例を説明するための工程図である。
図９に示す半導体装置２０を製造するには、まず、図１に示す半導体装置１０を製造する際と同様にして反射防止膜形成工程までの各工程を行う。
次に、図１０に示すように、従来公知のフォトリソグラフィー法およびエッチング法を用いて、配線６と反射防止膜７とを所定の形状にパターニングする。図９に示す例では、配線６と反射防止膜７とを同形状にパターニングすることにより、配線６と反射防止膜７とからなる配線層が形成される。
次に、図１１に示すように、配線６と反射防止膜７とからなる配線層上に、配線層を覆うように、プラズマＣＶＤ法などにより、シリコン酸化膜３を形成する（酸化膜形成工程）。
次に、図１２に示すように、シリコン酸化膜３上に、プラズマＣＶＤ法などにより、保護膜４を形成する（保護膜形成工程）。
次に、図１３に示すように、フォトリソグラフィー法およびエッチング法を用いて、保護膜４と酸化膜３と反射防止膜７とを貫通し、底面に配線６が露出する開口（図１３に示す例では、第１開口部９１、第２開口部９２、第３開口部９３）を設ける（開口部形成工程）。このことにより、図１３に示すように、酸化膜３に形成された第１開口部９１と、反射防止膜７に形成された第２開口部９２と、保護膜４に形成された第３開口部９３とが平面視で重なる位置に、配線６が露出されてなるパッド部８が形成される。
次に、第２開口部９２内に露出する反射防止膜７に、窒化処理を行う（未結合手の少ない金属窒化物領域を形成する工程）ことにより、図９に示すように、第２開口部９２内に露出する反射防止膜７の露出面が、反射防止膜７中よりも未結合手の少ない金属窒化物領域７ｂとなる。
未結合手の少ない金属窒化物領域を形成する工程における窒化処理は、図１に示す半導体装置１０の製造工程において、窒化処理を行う場合と同様にして行うことができる。
以上の工程により、図９に示す半導体装置２０が得られる。
本実施形態の半導体装置２０の製造方法は、開口部形成工程後、第２開口部９２内に露出する反射防止膜７に、窒化処理を行う未結合手の少ない金属窒化物領域を形成する工程を有する。したがって、未結合手の少ない窒化物領域を形成する工程の後に、第２開口部９２に露出する露出面の全域に、反射防止膜７中よりも未結合手の少ない金属窒化物膜からなる未結合手の少ない金属窒化物領域７ｂが形成されている図９に示す半導体装置２０が得られる。
また、本実施形態の半導体装置２０の製造方法は、未結合手の少ない金属窒化物領域７ｂを形成するための露光工程が不要であるため、効率よく未結合手の少ない金属窒化物領域７ｂを形成でき、生産性が良好である。
＜第三実施形態＞
［半導体装置］
図１４は、本発明の半導体装置の他の例を示した断面模式図である。
図１４に示す本実施形態の半導体装置３０が、第一実施形態の半導体装置１０と異なるところは、未結合手の少ない金属窒化物領域の形成されている位置のみである。したがって、本実施形態においては、第一実施形態の半導体装置１０と同じ部材についての説明を省略する。
図１に示す半導体装置１０では、反射防止膜７上の酸化膜３との対向面の全域に未結合手の少ない金属窒化物領域７ａが形成されているが、図１４に示す半導体装置３０では、反射防止膜７上の酸化膜３との対向面だけでなく、第２開口部９２に露出する反射防止膜７の露出面の全域にも、未結合手の少ない金属窒化物領域７ｃが形成されている。
また、未結合手の少ない金属窒化物領域７ｃは、１種類の金属窒化物膜で形成されていてもよいし、複数種の金属窒化物膜で形成されていてもよい。複数種の金属窒化物膜で形成されている未結合手の少ない金属窒化物領域７ｃとしては、例えば、反射防止膜７上の酸化膜３との対向面と、第２開口部９２に露出する反射防止膜７の露出面とが、異なる金属窒化物膜で形成されているものが挙げられる。
未結合手の少ない金属窒化物領域７ｃのうち、反射防止膜７上の酸化膜３との対向面を形成している金属窒化物としては、第一実施形態の半導体装置１０の未結合手の少ない金属窒化物領域７ａと同様の金属窒化物が挙げられる。
また、未結合手の少ない金属窒化物領域７ｃのうち、第２開口部９２に露出する反射防止膜７の露出面を形成している金属窒化物としては、第二実施形態の半導体装置２０の未結合手の少ない金属窒化物領域７ｂと同様の金属窒化物が挙げられる。
［半導体装置の製造方法］
次に、図１４に示す半導体装置の製造方法を、例を挙げて説明する。図１４に示す半導体装置３０を製造するには、まず、上述した製造方法により、図１に示す第一実施形態の半導体装置１０を製造する。
次に、図１に示す第一実施形態の半導体装置１０に、第二実施形態の半導体装置２０を製造する際に行った未結合手の少ない金属窒化物領域を形成する工程と同様の未結合手の少ない金属窒化物領域を形成する工程を行う。このことにより、図１４に示すように、反射防止膜７上の酸化膜３との対向面および第２開口部９２に露出する反射防止膜７の露出面が、反射防止膜７中よりも未結合手の少ない金属窒化物膜からなる未結合手の少ない金属窒化物領域７ｃとなる。
以上の工程により、図１４に示す半導体装置３０が得られる。
本実施形態の半導体装置３０の製造方法は、第一実施形態の半導体装置１０の開口内に露出する反射防止膜７に、窒化処理行う未結合手の少ない金属窒化物領域を形成する工程を有する。したがって、反射防止膜７上の酸化膜３との対向面および第２開口部９２に露出する反射防止膜７の露出面の全域に、反射防止膜７中よりも未結合手の少ない金属窒化物膜からなる未結合手の少ない金属窒化物領域７ｃが形成されている図１４に示す半導体装置３０が得られる。
また、本実施形態の半導体装置３０の製造方法は、未結合手の少ない金属窒化物領域７ｃを形成するための露光工程が不要であるため、効率よく未結合手の少ない金属窒化物領域７ｃを形成でき、生産性が良好である。
＜他の例＞
本発明の半導体装置は、上述した第一実施形態〜第三実施形態の半導体装置１０、２０、３０に限定されない。例えば、未結合手の少ない金属窒化物領域は、反射防止膜７上の酸化膜３との対向面と第２開口部９２に露出する反射防止膜７の露出面の一方または両方の少なくとも一部に、設けられていれば良い。
また、上述した第一および第三実施形態の半導体装置１０、３０では、配線６と反射防止膜７と未結合手の少ない金属窒化物領域とからなる（第二実施形態では、配線６と反射防止膜７とからなる）１層の配線層を有する場合を例に挙げて説明したが、上記の配線層の他に、公知の材料からなる１層以上の配線層が含まれていてもよい。配線層が複数設けられている場合、配線６と反射防止膜７と未結合手の少ない金属窒化物領域とからなる（第二実施形態では、配線６と反射防止膜７とからなる）配線層が、最上層の配線層であることが好ましい。
また、本発明の半導体装置には、用途に応じて、さらに様々な機能を有する層が含まれていてもよい。
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施できる。
（実施例１）
以下に示す製造方法により、図１に示す実施例１の半導体装置を得た。
まず、図２に示すように、シリコンからなる基板１上に、ＣＶＤ法により、ＳｉＯ2膜からなる層間絶縁膜２を形成した。その後、層間絶縁膜２上にスパッタリング法により、アルミニウムとＳｉと銅との合金からなる厚み５０００Åの配線６を形成した（配線工程）。
次に、図３に示すように、配線６上に、チタンを含むターゲットを用い、アルゴンガス（Ａｒ）と窒素ガス（Ｎ2）を用いる反応性スパッタ法により、窒化チタンからなる厚み４００Åの反射防止膜７を形成した（反射防止膜形成工程）。反射防止膜７を形成する際のアルゴンガスに対する窒素ガスの割合（Ａｒ：Ｎ2）は、体積比で３：７とした。
次に、反射防止膜７上に、アルゴンガスに対する窒素ガスの割合（Ａｒ：Ｎ2）を体積比で１：９とし、反射防止膜７の形成と連続して反応性スパッタ法により、窒化チタン膜からなる金属窒化物膜７１を形成した（未結合手の少ない金属窒化物膜を形成する工程）。
次に、図４に示すように、フォトリソグラフィー法およびエッチング法を用いて、配線６と反射防止膜７と金属窒化物膜７１とをパターニングし、配線６と反射防止膜７と金属窒化物膜７１とからなる配線層を形成した。
次に、図５に示すように、配線６と反射防止膜７と金属窒化物膜７１とからなる配線層上に、配線層を覆うように、プラズマＣＶＤ法により、ＳｉＯ2膜からなる厚み２０００Åのシリコン酸化膜３を形成した（酸化膜形成工程）。
次に、図６に示すように、シリコン酸化膜３上に、プラズマＣＶＤ法により、シリコン窒化膜からなる厚み７０００Åの保護膜４を形成した（保護膜形成工程）。
次に、フォトリソグラフィー法およびエッチング法を用いて、保護膜４とシリコン酸化膜３と金属窒化物膜７１と反射防止膜７とを貫通し、底面に配線６が露出する開口を設け（開口部形成工程）、パッド部８を形成した。
以上の工程により、図１に示す実施例１の半導体装置１０を得た。
（実施例２）
実施例１の半導体装置１０を製造する際に行った未結合手の少ない金属窒化物膜を形成する工程に代えて、以下に示す未結合手の少ない金属窒化物膜を形成する工程を行ったこと以外は、実施例１と同様にして、実施例２の半導体装置１０を得た。
実施例２では、未結合手の少ない金属窒化物膜を形成する工程として、反射防止膜７の表面に窒化処理を行った。窒化処理としては、窒素ガス雰囲気中で３５０℃で１分間保持する熱処理を行った。
（実施例３）
以下に示す製造方法により、図９に示す実施例３の半導体装置を得た。
実施例１と同様にして反射防止膜形成工程までの各工程を行った。次に、図１０に示すように、フォトリソグラフィー法およびエッチング法を用いて、配線６と反射防止膜７とをパターニングし、配線６と反射防止膜７とからなる配線層を形成した。
次に、配線６と反射防止膜７とからなる配線層上に、実施例１と同様にしてシリコン酸化膜３と、保護膜４とをこの順に形成した。
次に、フォトリソグラフィー法およびエッチング法を用いて、保護膜４とシリコン酸化膜３と反射防止膜７とを貫通し、底面に配線６が露出する開口を設け（開口部形成工程）、パッド部８を形成した。
次に、第２開口部９２内に露出する反射防止膜７に、実施例２における未結合手の少ない金属窒化物膜を形成する工程での窒化処理と同様の窒化処理を行い、図９に示す実施例３の半導体装置２０を得た。
（実施例４）
実施例１の半導体装置１０に、実施例３の半導体装置２０を製造する際に行った未結合手の少ない金属窒化物膜を形成する工程での窒化処理と同様の窒化処理を行い、図１４に示す実施例４の半導体装置３０を得た。
（比較例１）
未結合手の少ない金属窒化物膜を形成する工程を行わなかったこと以外は、実施例１と同様にして、比較例１の半導体装置を得た。
このようにして得られた実施例１〜４、比較例１の半導体装置に対し、以下に示す高温高湿度環境下でのバイアス印加を伴う長期信頼性試験（ＴＨＢ）を行ない、外観を評価した。
「長期信頼性試験（ＴＨＢ）」
実施例１〜４、比較例１の半導体装置をそれぞれパッケージに実装し、２２個ずつサンプルを形成した。そして、各サンプルに、温度８５℃、湿度（ＲＨ）８５％の環境下で、１０００時間電圧を印加した。その後、パッケージを開封し、パッド部周辺を顕微鏡により観察し、下記の基準により外観検査を行なった。
「基準」
外観が良好である：パッド部またはその周辺に腐食・剥離・変色が存在しない
外観が不良である（ＮＧ）：パッド部またはその周辺に腐食・剥離・変色が存在する
長期信頼性試験（ＴＨＢ）後の実施例１〜４、比較例１の半導体装置における外観不良の数は、以下の通りである。すなわち、実施例１〜実施例４の（外観不良数／全サンプル数）は、いずれも０／２２であり、比較例１の（外観不良数／全サンプル数）は、３／２２であった。
長期信頼性試験（ＴＨＢ）の結果、実施例１〜４の半導体装置は、比較例１の半導体装置と比較して、信頼性が高いことが分かった。これは、実施例１〜４の半導体装置では、未結合手の少ない金属窒化物領域が形成されていることにより、反射防止膜を形成している窒化チタンの酸化が防止されたためであると推定される。
また、実施例１〜４の半導体装置の中でも特に、反射防止膜７上の酸化膜３との対向面と第２開口部９２に露出する反射防止膜７の露出面の両方の全域に未結合手の少ない金属窒化物領域が形成されている実施例４の半導体装置は、本長期信頼性試験においては差がないものの、信頼性はより高いと考えられる。
１・・・基板、２・・・層間絶縁膜、３・・・シリコン酸化膜、４・・・保護膜、５・・・積層体、６・・・配線、７・・・反射防止膜、７ａ、７ｂ、７ｃ・・・未結合手の少ない金属窒化物領域、８・・・パッド部、１０、２０、３０・・・半導体装置、７１・・・金属窒化物膜、９１・・・第１開口部、９２・・・第２開口部、９３・・・第３開口部。

Claims (10)

  1. 基板と、
    前記基板上に設けられた配線と、
    前記配線上に設けられた窒化チタンからなる反射防止膜と、
    前記反射防止膜上に設けられたシリコン酸化膜とを有し、
    前記シリコン酸化膜に形成された第１開口部と前記反射防止膜に形成された第２開口部とが平面視で重なる位置に、前記配線が露出されてなるパッド部が形成され、
    前記反射防止膜上の前記シリコン酸化膜との対向面と前記第２開口部に露出する前記反射防止膜の露出面の一方または両方の少なくとも一部に、前記反射防止膜中よりも未結合手の少ない金属窒化物領域が形成されていることを特徴とする半導体装置。
  2. 前記対向面に前記未結合手の少ない金属窒化物領域が形成されている請求項１に記載の半導体装置。
  3. 前記未結合手の少ない金属窒化物領域が、窒化チタン、窒化タンタル、窒化モリブデン、窒化タングステンのいずれかで形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記シリコン酸化膜上にシリコン窒化膜からなる保護膜が設けられ、
    前記パッド部が、前記保護膜に形成された第３開口部と前記第１開口部と前記第２開口部とが平面視で重なる位置に形成されていることを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体装置。
  5. 基板上に配線を形成する配線工程と、
    前記配線上に、アルゴンガスと窒素ガスを用いる反応性スパッタ法により窒化チタンからなる反射防止膜を形成する反射防止膜形成工程と、
    前記反射防止膜上に、前記反射防止膜の形成時よりもアルゴンガスに対する窒素ガスの割合を多くした反応性スパッタ法により、前記反射防止膜中よりも未結合手の少ない金属窒化物膜を形成する工程と、
    前記未結合手の少ない金属窒化物膜上にシリコン酸化膜を形成する酸化膜形成工程と、
    前記シリコン酸化膜と前記未結合手の少ない金属窒化物膜と前記反射防止膜とを貫通し、底面に前記配線が露出する開口を設ける開口部形成工程とを有することを特徴とする半導体装置の製造方法。
  6. 前記未結合手の少ない金属窒化物膜を形成する工程において、チタンを含むターゲットを用いる反応性スパッタ法により、窒化チタン膜を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 基板上に配線を形成する配線工程と、
    前記配線上に、窒化チタンからなる反射防止膜を形成する反射防止膜形成工程と、
    前記反射防止膜の表面に、窒化処理を行うことにより、前記反射防止膜中よりも未結合手の少ない金属窒化物膜を形成する工程と、
    前記未結合手の少ない金属窒化物膜上にシリコン酸化膜を形成する酸化膜形成工程と、
    前記シリコン酸化膜と前記未結合手の少ない金属窒化物膜と前記反射防止膜とを貫通し、底面に前記配線が露出する開口を設ける開口部形成工程とを有することを特徴とする半導体装置の製造方法。
  8. 基板上に配線を形成する配線工程と、
    前記配線上に、窒化チタンからなる反射防止膜を形成する反射防止膜形成工程と、
    前記反射防止膜上にシリコン酸化膜を形成する酸化膜形成工程と、
    前記シリコン酸化膜と前記反射防止膜とを貫通し、底面に前記配線が露出する開口を設ける開口部形成工程と、
    前記開口内に露出する前記反射防止膜に、窒化処理を行うことにより、前記反射防止膜中よりも未結合手の少ない金属窒化物領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
  9. 前記窒化処理が、窒素含有ガス雰囲気中での熱処理、または窒素含有ガスを用いたプラズマ処理であることを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
  10. 前記酸化膜形成工程後、前記シリコン酸化膜上にシリコン窒化膜からなる保護膜を設ける保護膜形成工程を有し、
    前記開口部形成工程において、前記保護膜を貫通し、底面に前記配線が露出する開口を設けることを特徴とする請求項５〜請求項８のいずれか一項に記載の半導体装置の製造方法。
JP2017048802A 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法 Expired - Fee Related JP6783689B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017048802A JP6783689B2 (ja) 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法
TW107108006A TW201901905A (zh) 2017-03-14 2018-03-09 半導體裝置以及半導體裝置的製造方法
CN201810193403.0A CN108573943A (zh) 2017-03-14 2018-03-09 半导体装置和半导体装置的制造方法
US15/918,405 US10607954B2 (en) 2017-03-14 2018-03-12 Semiconductor device and method of manufacturing a semiconductor device
US16/794,443 US10978414B2 (en) 2017-03-14 2020-02-19 Semiconductor device and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017048802A JP6783689B2 (ja) 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018152507A JP2018152507A (ja) 2018-09-27
JP6783689B2 true JP6783689B2 (ja) 2020-11-11

Family

ID=63520317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017048802A Expired - Fee Related JP6783689B2 (ja) 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US10607954B2 (ja)
JP (1) JP6783689B2 (ja)
CN (1) CN108573943A (ja)
TW (1) TW201901905A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275863A (en) 1975-12-20 1977-06-25 Kikumi Shidori Constant ouantity cleanser feeder for washer
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP5443827B2 (ja) 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6508601B2 (ja) * 2014-08-11 2019-05-08 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
US10607954B2 (en) 2020-03-31
US10978414B2 (en) 2021-04-13
TW201901905A (zh) 2019-01-01
CN108573943A (zh) 2018-09-25
US20200185343A1 (en) 2020-06-11
JP2018152507A (ja) 2018-09-27
US20180269171A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
KR0145649B1 (ko) 반도체 장치 및 이의 제조방법
US6521523B2 (en) Method for forming selective protection layers on copper interconnects
KR100761467B1 (ko) 금속배선 및 그 형성 방법
US20110097890A1 (en) Method of fabricating semiconductor device
US8946083B2 (en) In-situ formation of silicon and tantalum containing barrier
TW560002B (en) Semiconductor device and process for the same
US8623759B2 (en) Method for manufacturing semiconductor device
JP6783689B2 (ja) 半導体装置および半導体装置の製造方法
US10388618B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US20090289366A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP6793575B2 (ja) 半導体装置とその製造方法
JP6783688B2 (ja) 半導体装置および半導体装置の製造方法
TWI322471B (en) A semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
JPH08139090A (ja) 半導体集積回路装置
JP5569561B2 (ja) 半導体装置の製造方法
JPH0629294A (ja) 半導体装置の製造方法
JP2008147252A (ja) 半導体装置とその製造方法
US7439175B2 (en) Method for fabricating a thin film and metal line of semiconductor device
JPH06310597A (ja) 半導体装置
JPH03237745A (ja) 半導体装置
TW406139B (en) Isolated protection process of the copper metal
US20090136724A1 (en) Method of fabricating semiconductor device
KR100525089B1 (ko) 반도체 소자의 금속배선 형성방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20140183720A1 (en) Methods of manufacturing integrated circuits having a compressive nitride layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191205

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201022

R150 Certificate of patent or registration of utility model

Ref document number: 6783689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees