JP6508601B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6508601B2
JP6508601B2 JP2016542501A JP2016542501A JP6508601B2 JP 6508601 B2 JP6508601 B2 JP 6508601B2 JP 2016542501 A JP2016542501 A JP 2016542501A JP 2016542501 A JP2016542501 A JP 2016542501A JP 6508601 B2 JP6508601 B2 JP 6508601B2
Authority
JP
Japan
Prior art keywords
layer
protective film
electrode pad
adhesion layer
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016542501A
Other languages
English (en)
Other versions
JPWO2016024387A1 (ja
Inventor
文智 井腰
文智 井腰
正洋 引田
正洋 引田
松永　啓一
啓一 松永
佐藤　高広
高広 佐藤
柳原　学
学 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2016024387A1 publication Critical patent/JPWO2016024387A1/ja
Application granted granted Critical
Publication of JP6508601B2 publication Critical patent/JP6508601B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Description

本発明は、半導体装置に関し、特に、インバータ、パワーコンディショナーや電源回路等に用いられるパワートランジスタに関する。
近年、高周波大電力デバイスとして窒化ガリウム（ＧａＮ）系の窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の開発が活発に行われている。ＧａＮは、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）と様々な混晶を作ることができる。
特に、窒化物半導体のヘテロ接合は、自発分極又はピエゾ分極によって、ドーピングなしの状態においても高濃度の２次元電子ガス（２ＤＥＧ：２ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が接合界面に発生するという特徴がある。この高濃度の２ＤＥＧ層をキャリアとして用いた電界効果トランジスタやショットキーバリアダイオード（ＳＢＤ：Ｓｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）が、高周波用及び大電力用のデバイスとして注目を集めている。
ここで、ＧａＮは、新規材料であるが故に信頼性に関する課題も多く、特に耐湿性が低いという問題が生じている。耐湿性を改善する手段としては、例えば電極パッドを覆う保護膜に設けられた開口部を、Ｔｉ、Ｔａ、Ｐｔのいずれかからなる金属層によって覆うことで水が浸入する経路を遮断するという技術が開示されている（特許文献１参照）。
特開２０１０−１５３７０７号公報
しかしながら、特許文献１に開示された技術では、水の浸入を抑制する効果が必ずしも十分ではなく、耐湿性を改善する余地がある。
本開示は、上述の課題を解決するものであり、電極パッドや配線層への水の浸入を抑制し、パワートランジスタの高耐湿性を確保できる半導体装置を提供することを目的とする。
上述の目的を達成する為、本開示に係る半導体装置は、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成された第１の保護膜と、前記第１の保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、前記第１の保護膜上であって且つ前記第１の密着層の側面及び上面の一部に接触するように形成された電極パッドと、前記電極パッド及び前記第１の密着層とを覆うように接触して形成された第２の保護膜と、前記電極パッドの上面が露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、前記第１の密着層は、平面視したときに前記電極パッドの周囲を連続的に囲み、かつ前記電極パッドから前記電極パッドの周囲の方向に突出した第１の突出し部を備え、前記第２の保護膜は、前記電極パッドの上面の一部及び側面の一部と、前記第１の突出し部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っている。
このような構成とすることにより、第１の密着層が電極パッドから水平方向に突出し、突出した部分の第１の密着層上面及び側面は第２の保護膜に接触し、突出した部分の第１の密着層下面は第１の保護膜と接触している。このため、電極パッド及び第２の保護膜界面から水が浸入したとしても第１の密着層及び第２の保護膜界面で完全に遮断することが可能となり、高耐湿性を確保することが可能となる。
また、上述の目的を達成する為、本開示に係る半導体装置は、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成された第１の保護膜と、前記第１の保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、前記第１の密着層の上面の一部に形成された電極パッドと、前記電極パッド及び前記第１の密着層を覆うように接触して形成された第２の保護膜と、前記電極パッドの上面が露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、前記第１の密着層は、平面視したときに前記電極パッドから前記電極パッドの周囲の方向に全周で突出した第２の突出し部を備え、前記第２の保護膜は、前記電極パッドの上面の一部及び側面と、前記第１の突出部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っている。
このような構成とすることにより、第１の密着層が電極パッドから水平方向に突出し、突出した部分の第１の密着層上面及び側面は第２の保護膜に接触し、突出した部分の第１の密着層下面は、第１の保護膜と接触している。このため、電極パッド及び第２の保護膜界面から水が浸入したとしても、第１の密着層及び第２の保護膜の界面で完全に遮断することが可能となり、高耐湿性を確保することが可能となる。
また、上述の目的を達成する為、本開示に係る半導体装置は、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成された第１の保護膜と、前記第１の保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、前記第１の密着層と所定の間隔を空けて形成された電極パッドと、前記電極パッド及び前記第１の密着層を覆うように接触して形成された第２の保護膜と、前記電極パッドが露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、前記第１の密着層は、平面視したときに前記電極パッドと所定の間隔を空けて前記電極パッドを連続的に囲み、前記第２の保護膜は、前記電極パッドの上面の一部及び側面と、前記第１の保護膜と、前記第１の密着層の上面及び側面とを、連続して接触して覆っている。
このような構成とすることにより、第１の密着層が電極パッドから間隔を空けて電極パッドを囲み、第１の密着層上面及び側面は第２の保護膜と接触し、第１の密着層下面は第１の保護膜と接触している。このため、電極パッド及び第２の保護膜界面から水が浸入したとしても、第１の密着層及び第２の保護膜界面で完全に遮断することが可能となり、高耐湿性を確保することが可能となる。
また、前記第１の密着層の上に、第２の密着層を形成してもよい。
このような構成とすることにより、第１の保護膜及び第２の保護膜に合わせてそれぞれの密着層と保護膜間の密着性を上げることが可能となり、水の浸入を抑制することが可能となる。
本発明のトランジスタにおいて、第１の密着層下部の第１の保護膜を開口し、第１の密着層下面は半導体層に接触することが好ましい。
また、前記第１の密着層は、前記電極パッドが形成された面側から前記第１の保護膜を貫通して、前記半導体層に接触していてもよい。
このような構成とすることにより、半導体層表面との密着性を上げることが可能となり、半導体層表面を介しての水の浸入を抑制することが可能となる。
また、前記半導体層上に形成されたオーミック電極と、前記オーミック電極の上面及び側面を覆うように形成された前記第１の保護膜と、前記オーミック電極の上面が露出するように、前記第１の保護膜の一部が開口された第２の開口部と、前記第２の開口部の側面及び前記第１の保護膜上面の一部に接触して形成されたＴｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第３の密着層と、前記第３の密着層上に形成された第１のフィンガー配線層と、前記第１のフィンガー配線層及び前記第３の密着層を覆うように接触して形成された前記第２の保護膜とを備え、前記第３の密着層は、平面視したときに、前記第１のフィンガー配線層から前記第１のフィンガー配線層の周囲の方向に突出した第３の突出し部を備え、かつ前記第１のフィンガー配線層の幅全域で前記第１の密着層と接触し、前記第２の保護膜は、前記第１のフィンガー配線層の上面及び側面と、前記第３の突出し部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っていてもよい。
このような構成とすることにより、フィンガー配線層を用いてトランジスタを形成した場合においても電極パッド及び第１のフィンガー配線層からの水の浸入を抑制することが可能となる。
また、前記第１の密着層の下部及び前記第３の密着層の下部に第２のフィンガー配線層を備え、前記電極パッドと前記第２のフィンガー配線層との間に前記第１の密着層が配置され、前記第１のフィンガー配線層と前記第２のフィンガー配線層との間に前記第３の密着層が配置されてもよい。
このような構成とすることにより、第１のフィンガー配線層への水の浸入を抑制可能となる。
また、前記半導体層上であって、且つ、前記第１の密着層の側面の直下を囲むように配置された第１のｐ型層と、前記半導体層上であって、且つ、前記第３の密着層の側面の直下を囲むように配置された第２のｐ型層とを備えてもよい。
また、前記半導体層上であって、且つ、前記第１の密着層の側面の直下を囲むように配置された第１のｎ型層と、前記半導体層上であって、且つ、前記第３の密着層の側面の直下を囲むように配置された第２のｎ型層とを備えてもよい。
このような構成とすることにより、電極パッドへ高電圧が印加された際に第１の密着層や第３に密着層の直下の半導体層への電界集中を緩和し、水の浸入の効果を低減することが可能となる。
本発明に係る半導体装置によれば、電極パッドまたは配線層からの水の浸入を抑制し、高い耐湿性を確保できる半導体装置を提供することができる。
図１は、第１の実施形態に係る半導体装置を示す概略図である。 図２は、第２の実施形態に係る半導体装置を示す概略図である。 図３は、第３の実施形態に係る半導体装置を示す概略図である。 図４は、第３の実施形態に係る半導体装置を示す概略図である。 図５は、第３の実施形態に係る半導体装置を示す概略図である。 図６Ａは、第４の実施形態に係る半導体装置を示す平面図である。 図６Ｂは、図６Ａに示したＡ−Ａ’線における断面図である。 図６Ｃは、図６Ａに示したＢ−Ｂ’線における断面図である。 図７Ａは、第４の実施形態に係る半導体装置を示す平面図である。 図７Ｂは、図７Ａに示したＡ−Ａ’線における断面図である。 図７Ｃは、図７Ａに示したＢ−Ｂ’線における断面図である。 図８Ａは、第４の実施形態に係る半導体装置を示す平面図である。 図８Ｂは、図８Ａに示したＡ−Ａ’線における断面図である。 図８Ｃは、図８Ａに示したＢ−Ｂ’線における断面図である。 図９Ａは、第５の実施形態に係る半導体装置を示す平面図である。 図９Ｂは、図９Ａに示したＡ−Ａ’線における断面図である。 図９Ｃは、図９Ａに示したＢ−Ｂ’線における断面図である。 図１０Ａは、第６の実施形態に係る半導体装置を示す平面図である。 図１０Ｂは、図１０Ａに示したＡ−Ａ’線における断面図である。 図１０Ｃは、図１０Ａに示したＢ−Ｂ’線における断面図である。 図１０Ｄは、図１０Ａに示したＣ−Ｃ’線における断面図である。 図１１Ａは、第６の実施形態に係る半導体装置を示す平面図である。 図１１Ｂは、図１１Ａに示したＡ−Ａ’線における断面図である。 図１１Ｃは、図１１Ａに示したＢ−Ｂ’線における断面図である。 図１１Ｄは、図１１Ａに示したＣ−Ｃ’線における断面図である。 図１２は、従来技術に係る半導体装置に類似する構造の半導体装置である。 図１３は、第１〜第６の実施形態に係る半導体装置の耐湿性検討結果である。 図１４は、従来技術に係る半導体装置の耐湿性検討結果である。 図１５は、従来技術に係る半導体装置の概略図である。
（本発明の基礎となった知見）
本発明の実施形態を説明する前に、本発明の基礎となった知見について説明する。
上述したように、ＧａＮは、新規材料であるが故に信頼性に関する課題が多い。従来のパワートランジスタを本願発明者らが実際に作製したところ、電極パッドや配線層を覆う保護膜との密着性に課題があり、これにより、耐湿性が低いという問題が発生した。具体的に耐湿性を改善する手段としては、上述した特許文献１のように、Ａｕからなる電極パッドを覆う保護膜開口部を、Ｔｉ、Ｔａ、Ｐｔのいずれかからなる金属層によって覆うことで、水が浸入する経路を遮断するという技術が開示されている。
一般的に、耐湿性が低いという課題に対する有効な対策は、電極パッド等の主たる金属層とそれを覆う保護膜との密着性を上げることが挙げられる。電極パッド等の主たる金属層とそれを覆う保護膜との密着性を上げることにより、半導体装置に水が浸入するのを抑制し、耐湿性を向上することが可能となる。しかし、特許文献１の方法は、耐湿性向上を目論む発明の開示であるが課題もある。
図１５は、従来技術に係る電極パッド構造である。図１５に示すように、半導体装置２０００は、Ａｕからなる電極パッド２０１０と、電極パッド２０１０を覆う窒化シリコン膜２００６とを有している。保護層としての窒化シリコン膜２００６には開口部２００５が形成されている。また、窒化シリコン膜２００６の開口部２００５の端部２００６ａに接するように、Ｔｉ、Ｔａ、Ｐｔのいずれかの金属層２０１４を電極パッド２０１０が露出するように形成している。
しかし、ＳｉＮからなる保護膜２００６の開口端２００６ａを、Ｔｉ等の密着層（金属層２０１４）を設けて水の浸入を抑制し、耐湿性を向上させることは困難である。耐湿性を向上させることが困難であることのメカニズムとしては、Ａｕからなる電極パッド２０１０の表面の凹凸が、例えば０．５μｍ程度と大きく、Ｔｉが凹凸の影響を受けることでＡｕ／Ｔｉ間またはＴｉ／ＳｉＮ間の密着性が良好ではないことが考えられる。
そこで、本願発明者は、以下に説明するように、電極パッドや配線層への水の浸入を抑制し、パワートランジスタの高耐湿性を確保できる半導体装置を実現している。以下、本発明の実施形態について説明する。
（第１の実施形態）
第１の実施形態について、図面を参照しながら説明する。なお、本開示について、以下の実施の形態及び添付の図面を用いて説明を行うが、これは例示を目的としており、本開示がこれらに限定されることを意図しない。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは一例であり、本開示を限定する主旨ではない。以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。各図は、必ずしも各寸法または各寸法比等を厳密に図示したものではない。
図１は、本実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図１の（ｂ）では、第２の保護膜１０６の図示を省略している。
図１の（ａ）に示すように、半導体装置１００は、基板１０１と、半導体層１０２と、第１の保護膜１０３と、第１の密着層１０４と、電極パッド１０５と、第２の保護膜１０６とを備えている。
基板１０１は、シリコンで構成されている。図１の（ａ）に示すように、基板１０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層１０２が形成されている。半導体層１０２は、例えば基板１０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。なお、本開示では、ＧａＮを一例に挙げて説明する。
半導体層１０２上には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜１０３が形成されている。第１の保護膜１０３は、例えばプラズマＣＶＤ法などを用いて半導体層１０２上の全面に形成される。
第１の保護膜１０３上には、第１の密着層１０４が形成されている。第１の密着層１０４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され、厚さは２００ｎｍ程度である。図１の（ａ）および（ｂ）に示すように、第１の密着層１０４は、平面視したときに矩形の枠形状になるように形成されている。
詳細には、第１の密着層１０４は、第１の保護膜１０３上の表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域に形成されている。第１の密着層１０４は、スパッタリング法などを用いて第１の保護膜１０３上の全面に堆積され、さらに、ドライエッチング法などを用いて、平面視したときに所定の大きさの枠形状となるように形成されている。
次に、第１の密着層１０４の側面及び上面の一部に接触するように、Ａｕ、Ａｌ、Ｃｕで構成される電極パッド１０５が、電解メッキ法などで厚さ５μｍ程度に形成される。
詳細には、電極パッド１０５は、第１の密着層１０４の電極パッド１０５と接触していない部分の上面と側面が、断面視で見て電極パッド１０５から水平方向に突出するように形成される。
すなわち、枠形状に形成された第１の密着層１０４の枠内部、および、第１の密着層１０４の枠形状の内周の周縁から上面の一部を覆うように、電極パッド１０５が形成されている。したがって、図１の（ｂ）に示すように、平面視したときに、第１の密着層１０４は、内周部が電極パッド１０５に敷き込まれ、外周部が電極パッド１０５の輪郭からはみ出して、電極パッド１０５の外周を囲むように形成されている。このとき、第１の密着層１０４が電極パッド１０５に対して水平方向に突出している長さは、例えば１〜２μｍが好ましいが、電極パッド１０５から突出していればよい。第１の密着層１０４の幅は、例えば５〜１０μｍが好ましい。
電極パッド１０５の形成後には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第２の保護膜１０６が、第１の保護膜１０３、第１の密着層１０４および電極パッド１０５を覆うように、例えばプラズマＣＶＤ法などを用いて形成される。電極パッド１０５上の第２の保護膜１０６には、電極パッド１０５の周縁部分に形成された第２の保護膜１０６を残して、第１の開口部１０７が形成されている。第１の開口部１０７は、例えばドライエッチング法などを用いて、平面視したときに矩形状に形成されている。これにより、第２の保護膜１０６の第１の開口部１０７内には、電極パッド１０５が露出される。
一般的に、上述したような半導体装置は、電極パッド１０５と第２の保護膜１０６との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド１０５の表面の凹凸が大きい上に、電極パッド１０５と第２の保護膜１０６との元々の密着性も非常に弱い。そのため、電極パッド１０５と第２の保護膜１０６との界面を通じて水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
そこで、本実施形態では、第１の保護膜１０３上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層１０４を設けている。これにより、電極パッド１０５と第２の保護膜１０６との間の密着性と比べて、第１の密着層１０４と電極パッド１０５との間、及び第１の密着層１０４と第２の保護膜１０６との間で、より高い密着性が確保される。
すなわち、第１の保護膜１０３と、第１の密着層１０４の側面およびこれに連続する上面と、電極パッド１０５の側面とこれに連続する上面とが、第２の保護膜１０６により連続して覆われることになる。したがって、電極パッド１０５と第２の保護膜１０６との密着性が水の浸入を抑制するために十分でなかったとしても、より高い密着性が確保された第１の保護膜１０３と第１の密着層１０４の界面、および、第１の密着層１０４と電極パッド１０５との界面で、水が浸入するのを抑制することができる。
以上、本実施形態に係る半導体装置１００によると、電極パッド１０５と第２の保護膜１０６の界面を通じて水が浸入することを第１の密着層１０４により抑制することが可能となる。
（第２の実施形態）
次に、第２の実施形態について、図面を参照しながら説明する。図２は、本実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図２の（ｂ）では、第２の保護膜２０６の図示を省略している。
本実施形態に係る半導体装置２００が第１の実施形態で示した半導体装置１００と異なる点は、第１の密着層の形状が異なる点である。
図２の（ａ）に示すように、本実施形態に係る半導体装置２００は、基板２０１と、半導体層２０２と、第１の保護膜２０３と、第１の密着層２０４と、電極パッド２０５と、第２の保護膜２０６とを備えている。なお、基板２０１、半導体層２０２、第１の保護膜２０３については、第１の実施形態で示した半導体装置１００の基板１０１、半導体層１０２と、第１の保護膜１０３の構成と同様であるため、詳細な説明は省略する。
図２の（ａ）に示すように、シリコンで構成される基板２０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層２０２が形成されている。半導体層２０２は、例えば基板２０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。
半導体層２０２上には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜２０３が形成されている。第１の保護膜２０３は、例えばプラズマＣＶＤ法などを用いて形成される。
第１の保護膜２０３上には、第１の密着層２０４が形成されている。第１の密着層２０４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され、厚さは２００ｎｍ程度である。図２の（ａ）および（ｂ）に示すように、第１の密着層２０４は、平面視したときに矩形状になるように形成されている。
詳細には、第１の密着層２０４は、第１の保護膜２０３上の表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域に形成されている。第１の密着層２０４は、スパッタリング法などを用いて第１の保護膜２０３上の全面に堆積され、さらに、ドライエッチング法などを用いて、平面視したときに所定の大きさの矩形状となるように形成されている。
次に、第１の密着層２０４の上面に接触するように、Ａｕ、Ａｌ、Ｃｕのうちの少なくとも１つで構成される電極パッド２０５が、電解メッキ法などで厚さ５μｍ程度に形成される。
詳細には、電極パッド２０５は、第１の密着層２０４の電極パッド２０５と接触していない部分の上面と側面が、断面視で見て電極パッド２０５から水平方向に突出するように形成される。
すなわち、矩形状に形成された第１の密着層２０４の矩形状の外周の周縁から所定の幅を残して、上面の一部を覆うように電極パッドが形成されている。したがって、図１の（ｂ）に示すように、平面視したときに、第１の密着層２０４は、中央部が電極パッド２０５に敷き込まれ、周縁部が電極パッド２０５の輪郭からはみ出して、電極パッド２０５の外周を囲むように形成されている。
第１の密着層２０４が電極パッド２０５に対して水平方向に突出している長さは、例えば１〜２μｍが好ましいが、電極パッド２０５から突出していればよい。
電極パッド２０５形成後には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第２の保護膜２０６が、第１の保護膜２０３、第１の密着層２０４および電極パッド２０５を覆うように、例えばプラズマＣＶＤ法などを用いて形成される。電極パッド２０５上の第２の保護膜２０６には、電極パッド２０５の周縁部分に形成された第２の保護膜２０６を残して、第１の開口部２０７が形成されている。第１の開口部２０７は、例えばドライエッチング法などを用いて、平面視したときに矩形状に形成されている。これにより、第２の保護膜２０６の第１の開口部２０７内には、電極パッド２０５が露出される。
一般的に、上述したような半導体装置は、電極パッド２０５と第２の保護膜２０６との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド２０５の表面の凹凸が大きい上に、電極パッド２０５と第２の保護膜２０６との元々の密着性も非常に弱い。そのため、電極パッド２０５と第２の保護膜２０６との界面を通じて水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
そこで、本実施形態では、第１の保護膜２０３上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層２０４を設けている。これにより、電極パッド２０５と第２の保護膜２０６との間の密着性と比べて、第１の密着層２０４と電極パッド２０５との間、及び第１の密着層２０４と第２の保護膜２０６との間で、より高い密着性が確保される。
すなわち、第１の保護膜２０３と、第１の密着層２０４の側面およびこれに連続する上面と、電極パッド２０５の側面とこれに連続する上面とが、第２の保護膜２０６により連続して覆われることになる。したがって、電極パッド２０５と第２の保護膜２０６との密着性が水の浸入を抑制するために十分でなかったとしても、より高い密着性が確保された第１の保護膜２０３と第１の密着層２０４との界面、および、第１の密着層２０４と電極パッド２０５との界面で、水が浸入するのを抑制することができる。
以上により、電極パッド２０５と第２の保護膜２０６の界面を通じて水が浸入することを第１の密着層２０４により抑制することが可能となる。
さらに、第１の密着層２０４を矩形状とすることで、第１の保護膜２０３と第１の密着層２０４との接触面積が増加するため、第１の保護膜２０３と第１の密着層２０４との密着性も向上することができる。
（第３の実施形態）
次に、第３の実施形態について、図面を参照しながら説明する。図３は、本実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図３の（ｂ）では、第２の保護膜３０６の図示を省略している。
本実施形態に係る半導体装置３００が第１の実施形態で示した半導体装置１００と異なる点は、第１の密着層が電極パッドと接触していない点である。
図３の（ａ）に示すように、シリコンで構成される基板３０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層３０２が形成されている。半導体層３０２は、例えば基板３０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。
半導体層３０２上には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜３０３が形成されている。第１の保護膜３０３は、例えばプラズマＣＶＤ法などを用いて形成される。
第１の保護膜３０３上には、第１の密着層３０４が形成されている。第１の密着層３０４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され、厚さは２００ｎｍ程度である。図３の（ａ）および（ｂ）に示すように、第１の密着層３０４は、平面視したときに、電極パッド３０５の周囲を囲むように矩形の枠形状に形成されている。
詳細には、第１の密着層３０４は、第１の保護膜３０３上の表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域に形成されている。第１の密着層３０４は、スパッタリング法などを用いて第１の保護膜３０３上の全面に堆積され、さらに、ドライエッチング法などを用いて、平面視したときに、以下に詳述する所定の大きさの枠形状となるように形成されている。
電極パッド３０５は、第１の密着層３０４と、例えば５〜１０μｍ程度の間隔をあけて形成されている。電極パッド３０５は、Ａｕ、Ａｌ、Ｃｕのうちの少なくとも１つで構成され、電解メッキ法などで厚さ５μｍ程度に形成されている、第１の密着層３０４の上面と側面は、断面視で見て電極パッド３０５から例えば５〜１０μｍ程度の間隔をあけて形成されている。ここで、第１の密着層３０４は、電極パッド３０５の外周を囲むように形成されている。第１の密着層３０４の幅は、例えば５〜１０μｍが好ましい。
電極パッド３０５の形成後には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第２の保護膜３０６が、第１の保護膜３０３、第１の密着層３０４および電極パッド３０５を覆うように、例えばプラズマＣＶＤ法などを用いて形成される。電極パッド３０５上の第２の保護膜３０６には、電極パッド３０５の周縁部分に形成された第２の保護膜３０６を残して、第１の開口部３０７が形成されている。第１の開口部３０７は、例えばドライエッチング法などを用いて、平面視したときに矩形状に形成されている。これにより、第１の開口部３０７内には、電極パッド３０５が露出される。
一般的に、上述したような半導体装置は、電極パッド３０５と第２の保護膜３０６との密着性及び第１の保護膜３０３と第２の保護膜３０６との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド３０５の表面の凹凸が大きい上に、電極パッド３０５と第２の保護膜３０６との元々の密着性も非常に弱い。そのため、電極パッド３０５と第２の保護膜３０６との界面を通じて水が浸入した場合、耐湿性は、第１の保護膜３０３と第２の保護膜３０６との密着性に依存することとなる。
そこで、本実施形態では、第１の保護層３０３上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層３０４を設けている。これにより、第１の保護膜３０３と第２の保護膜３０６との間の密着性と比べて、第１の密着層３０４の上面及び側面と第２の保護膜３０６との間、及び第１の密着層３０４の下面と第１の保護層３０３との間で、より高い密着性が確保される。
すなわち、第１の保護膜３０３と、第１の密着層３０４の側面およびこれに連続する上面と、電極パッド３０５の側面とこれに連続する上面とが、第２の保護膜３０６により連続して覆われることになる。したがって、第１の保護膜３０３と第２の保護膜３０６との密着性が水の浸入を抑制するために十分でなかったとしても、より高い密着性が確保された第１の保護膜３０３と第１の密着層３０４との界面、および、第１の密着層３０４と第２の保護膜３０６との界面で、水が浸入するのを抑制することができる。
以上により、電極パッド３０５と第２の保護膜３０６との界面及び第１の保護膜３０３と第２の保護膜３０６との界面を通じて水が浸入することを第１の密着層３０４により抑制することが可能となる。
（第３の実施形態の変形例１）
以下、第３の実施形態の変形例１について説明する。図４は、実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図４の（ｂ）では、第２の保護膜４０６の図示を省略している。
本変形例に係る半導体装置４００が第３の実施形態に係る半導体装置３００と異なる点は、第１の密着層の上に第２の密着層が積層されている点である。その他の構成については、第３の実施形態に示した半導体装置３００と同様であるため、詳細な説明は省略する。
図４の（ａ）に示すように、半導体装置４００は、基板４０１と、半導体層４０２と、第１の保護膜４０３と、第１の密着層４０４と、電極パッド４０５と、第２の保護膜４０６と、第２の密着層４０８とを備えている。
第２の密着層４０８は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され、第１の密着層４０４上にスパッタリング法及びドライエッチング法などを用いて形成されている。第２の密着層４０８の厚さは、例えば２００ｎｍ程度である。第２の密着層４０８は、第１の密着層４０４と密着性のよい材料により構成される。例えば、第１の密着層４０４がＴｉで構成されるとき、第２の密着層４０８はＴｉＮで構成される。第１の密着層４０４はＴｉを選択することが好ましく、第２の密着層４０８はＴａ、ＴｉＮ、ＴａＮを選択することが好ましい。また、第１の密着層４０４上に形成された第２の密着層の上にＴｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも一つ以上の密着層を形成し、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮから任意に選択された３層以上からなる密着層を形成してもよい。
詳細には、第３の実施形態に示した第１の密着層３０４と同様に、第１の密着層４０４が第１の保護膜４０３の上の全面にスパッタリング法により形成され、続けて、第２の密着層４０８が第１の密着層４０４の上の全面にスパッタリング法により形成される。その後、第１の密着層４０４と第２の密着層４０８とは、ドライエッチング法で所定の形状に形成される。本変形例では、図４の（ｂ）に示すように、第１の密着層４０４と第２の密着層４０８とは、第３の実施形態に示した第１の密着層３０４と同様、枠状の形状に形成される。
これにより、第１の保護膜４０３及び第２の保護膜４０６とそれぞれ密着性として相性の良い金属の組合せを選択することで、第１の密着層４０４及び第２の密着層４０８により、電極パッド４０５と第２の保護膜４０６の界面を通じて水が浸入することを抑制することが可能となる。
（第３の実施形態の変形例２）
次に、第３の実施形態の変形例２について説明する。図５は、実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図５の（ｂ）では、第２の保護膜５０６の図示を省略している。
本変形例に係る半導体装置５００が第３の実施形態に係る半導体装置３００と異なる点は、第１の密着層が第１の保護膜に形成された開口部に設けられている点である。その他の構成については、第３の実施形態に示した半導体装置３００と同様であるため、詳細な説明は省略する。
図５の（ａ）に示すように、半導体装置５００は、基板５０１と、半導体層５０２と、第１の保護膜５０３と、第１の密着層５０４と、電極パッド５０５と、第２の保護膜５０６とを備えている。
第１の密着層５０４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成されている。第１の密着層５０４の下の第１の保護膜５０３には、ドライエッチング法などで、半導体層５０２まで貫通する第２の開口部５０８が設けられている。第２の開口部５０８は、例えば図５の（ｂ）に示すように、平面視したときに電極パッド５０５の周囲を囲む枠状の形状に形成されている。
第１の密着層５０４は、第２の開口部５０８内において半導体層５０２の上に、第１の保護膜５０３の表面からの厚さが２００ｎｍ程度となるように形成されている。したがって、第１の密着層５０４は、電極パッド５０５が形成された面側から第１の密着層５０４を貫通して半導体層５０２に密着している。また、第１の密着層５０４は、平面視したときに電極パッド５０５の周囲を囲む枠状の形状に形成されている。
これにより、第１の保護膜５０３において水が浸入するのを抑制することが不十分であっても、第１の保護膜５０３と半導体層５０２との密着性を確保することにより、十分に第１の密着層５０４で水の浸入を抑制することが可能となる。
（第４の実施形態）
次に、第４の実施形態について、図面を参照しながら説明する。図６Ａは本形態に係る半導体装置の平面図である。図６Ｂは、図６Ａに示したＡ−Ａ’線における断面図である。図６Ｃは、図６Ａに示したＢ−Ｂ’線における断面図である。
本実施の形態に係る半導体装置６００が実施の形態１に示した半導体装置１００と異なる点は、電極パッド構造と、電極パッドと電気的に接続されたいわゆるフィンガー配線構造を有する点である。
図６Ａ〜図６Ｃに示すように、半導体装置６００は、基板６０１と、半導体層６０２と、オーミック電極６０３と、第１の保護膜６０４と、第３の密着層６０６と、フィンガー配線層６０７と、第２の保護膜６０８と、第１の密着層６０９と、電極パッド６１０とを備えている。また、第１の保護膜６０４には、第２の開口部６０５が形成され、第２の保護膜６０８には、第１の開口部６１１が形成されている。第１の密着層６０９は、第１の実施形態に示した密着層１０４と同様、平面視したときに枠形状を有している。
図６Ｂに示すように、シリコンで構成される基板６０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層６０２が形成されている。半導体層６０２は、例えば基板６０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。
半導体層６０２上には、例えばＴｉ／Ａｌの積層体からなるオーミック電極６０３が形成され、半導体層６０２上にオーミック電極６０３を覆うようにＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜６０４が形成されている。
オーミック電極６０３上の第１の保護膜６０４には、ドライエッチング法などを用いて形成された第２の開口部６０５が形成されている。第２の開口部６０５および第１の保護膜６０４の上には、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成された第３の密着層６０６が形成されている。第３の密着層６０６は、表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域にスパッタリング法などを用いて厚さ２００ｎｍ程度堆積され、ドライエッチング法などを用いて所定の形状に形成されている。
次に、第３の密着層６０６の上面の一部及び側面の一部に接触するように厚さ５μｍ程度のＡｕ、Ａｌ、Ｃｕからなる第１のフィンガー配線層６０７が電解メッキ法などで形成され、第３の密着層６０６の第１のフィンガー配線層６０７と接触していない部分の上面と側面は、断面視で見て第１のフィンガー配線層６０７から水平方向に突出するように形成されている。第３の密着層６０６の水平方向に突出している長さは、例えば１〜２μｍが好ましいが、第１のフィンガー配線層６０７から突出していればよい。第１のフィンガー配線層６０７は、例えばドレイン電極である。
また、図６Ｃに示すように、オーミック電極６０３上に形成された第３の密着層６０６は、第１の密着層６０９と接続され、第１のフィンガー配線層６０７は、電極パッド６１０と接続され、第２の保護膜６０８及び電極パッド６１０上には、第１の開口部６１１が形成される。第１の密着層６０９と第３の密着層６０６とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
電極パッド６１０と第１のフィンガー配線層６０７とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
以上のように形成することで、図６Ａに示したように、第１の密着層６０９及び第３の密着層６０６は、それぞれ電極パッド６１０及び第１のフィンガー配線層６０７から突出して形成され、平面視したときに電極パッド６１０及び第１のフィンガー配線層６０７を囲むように形成されている。
一般的に、上述したような半導体装置６００は、電極パッド６１０及び第１のフィンガー配線層６０７の各々と第２の保護膜６０８との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド６１０及び第１のフィンガー配線層６０７の表面の凹凸が大きい上に、電極パッド６１０及び第１のフィンガー配線層６０７の各々と第２の保護膜６０８との元々の密着性も非常に弱い。そのため、電極パッド６１０と第２の保護膜６０８との界面及び第１のフィンガー配線層６０７と第２の保護膜６０８との界面を通じて第１のフィンガー配線層６０７の上部へ水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
そこで、本実施形態では、第１の保護膜６０４上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層６０９及び第３の密着層６０６を設けている。これにより、電極パッド６１０及び第１のフィンガー配線層６０７の各々と第２の保護膜６０８との間の密着性と比べて、第１の密着層６０９と電極パッド６１０、第２の保護膜６０８及び第１のフィンガー配線層６０７の各々との間、及び、第３の密着層６０６と第１のフィンガー配線層６０７及び第２の保護膜６０８の各々との間で、より高い密着性が確保される。
以上により、電極パッド６１０と第２の保護膜６０８の界面を通じて第１のフィンガー配線層６０７の上部から水が浸入することを第１の密着層６０９及び第３の密着層６０６により抑制することが可能となる。
（第４の実施形態の変形例１）
以下、第４の実施形態の変形例１について説明する。図７Ａは、本発明の本実施形態に係る半導体装置の平面図である。図７Ｂは、図７Ａに示したＡ−Ａ’線における断面図である。図７Ｃは、図７Ａに示したＢ−Ｂ’線における断面図である。
本変形例に係る半導体装置７００が第４の実施形態に係る半導体装置６００と異なる点は、第１の密着層が、平面視したときに矩形状の形状を有している点である。その他の構成については、第４の実施形態に示した半導体装置６００と同様であるため、詳細な説明は省略する。
図７Ａおよび図７Ｂに示すように、オーミック電極７０３上に形成された第３の密着層７０６は、第１の密着層７０９と接続され、第１のフィンガー配線層７０７は、電極パッド７１０と接続され、第２の保護膜７０８及び電極パッド７１０上には、第１の開口部７１１が形成される。
また、図７Ｃに示すように、第１の密着層７０９は、第２の実施形態に示した第１の密着層２０４と同様、平面視したときに矩形状の形状を有している。
第１の密着層７０９と第３の密着層７０６とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。電極パッド７１０と第１のフィンガー配線層７０７とは、異なる材料で異なるプロセスにて形成してもよいが同一の材料で同一のプロセスにて形成することが好ましい。
以上のように形成することで、図７Ａに示したように、第１の密着層７０９及び第３の密着層７０６はそれぞれ電極パッド７１０及び第１のフィンガー配線層７０７から突出して形成され、電極パッド７１０及び第１のフィンガー配線層７０７を囲むように形成される。
以上により、第４の実施形態で示した半導体装置６００における効果と同様の水浸入抑制効果が、第１の密着層７０９及び第３の密着層７０６により得られる。
（第４の実施形態の変形例２）
以下、第４の実施形態の変形例２について説明する。図８Ａは本発明の本実施形態に係る半導体装置の平面図である。図８Ｂは、図８Ａに示したＡ−Ａ’線における断面図である。図８Ｃは、図８Ａに示したＢ−Ｂ’線における断面図である。
本変形例に係る半導体装置８００が第４の実施形態に係る半導体装置６００と異なる点は、第１の密着層が電極パッドと接触していない点である。その他の構成については、第４の実施形態に示した半導体装置６００と同様であるため、詳細な説明は省略する。
図８Ａおよび図８Ｂに示すように、オーミック電極８０３上に形成された第３の密着層８０６は、第１の密着層８０９と接続され、第１のフィンガー配線層８０７は、電極パッド８１０と接続され、第２の保護膜８０８及び電極パッド８１０上には、第１の開口部８１１が形成される。
また、図８Ｃに示すように、第１の密着層８０９は、第３の実施形態に示した第１の密着層３０４と同様、電極パッド８１０と接触せず、電極パッド８１０の周囲を囲むように配置されている。第１の密着層８０９は、平面視したときに矩形状の形状を有している。
第１の密着層８０９と第３の密着層８０６は、異なる材料で異なるプロセスにて形成してもよいが同一の材料で同一のプロセスにて形成することが好ましい。電極パッド８１０と第１のフィンガー配線層８０７は異なる材料で異なるプロセスにて形成してもよいが同一の材料で同一のプロセスにて形成することが好ましい。
以上のように形成することで、図８Ａに示したように、第１の密着層８０９及び第３の密着層８０６はそれぞれ電極パッド８１０及び第１のフィンガー配線層８０７から突出して形成され、電極パッド８１０及び第１のフィンガー配線層８０７を囲むように形成されている。
以上により、第４の実施形態で示した半導体装置６００における効果と同様の水浸入抑制効果が、第１の密着層８０９及び第３の密着層８０６により得られる。
（第５の実施形態）
次に、第５の実施形態について、図面を参照しながら説明する。図９Ａは本実施形態に係る半導体装置の平面図である。図９Ｂは、図９Ａに示したＡ−Ａ’線における断面図である。図９Ｃは、図９Ａに示したＢ−Ｂ’線における断面図である。
本変形例に係る半導体装置９００が第４の実施形態に係る半導体装置６００と異なる点は、電極パッドと第１のフィンガー配線層とが直接接触せず、第２のフィンガー配線層を介して接続されている点である。その他の構成については、第４の実施形態に示した半導体装置６００と同様であるため、詳細な説明は省略する。
図９Ｂに示すように、シリコンで構成される基板９０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層９０２が形成されている。半導体層９０２は、例えば基板９０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。
半導体層９０２上には、例えばＴｉ／Ａｌの積層体からなるオーミック電極９０３が形成され、半導体層９０２上にオーミック電極９０３を覆うようにＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜９０４が形成されている。
オーミック電極９０３上の第１の保護膜９０４には、ドライエッチング法などを用いて形成された第２の開口部９０５が形成されている。第２の開口部９０５および第１の保護膜９０４の上には、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成された第３の密着層９０６が形成されている。第３の密着層９０６は、表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域上にスパッタリング法などを用いて厚さ２００ｎｍ程度堆積され、ドライエッチング法などを用いて所定の形状に形成されている。
次に、第３の密着層９０６の上面の一部及び側面の一部に接触するように厚さ５μｍ程度のＡｕ、Ａｌ、Ｃｕのうちの少なくとも１つからなる第１のフィンガー配線層９０７が電解メッキ法などで形成され、第３の密着層９０６の第１のフィンガー配線層９０７と接触していない部分の上面と側面は、図９Ｂに示すように、第１のフィンガー配線層９０７から水平方向に突出するように形成されている。
第３の密着層９０６の水平方向に突出している長さは、例えば１〜２μｍが好ましいが、第１のフィンガー配線層９０７から突出していればよい。第１のフィンガー配線層９０７は、例えばドレイン電極である。
また、図９Ｃに示すように、オーミック電極９０３上の第１の保護膜９０４には、ドライエッチング法などを用いて第２の開口部９０５が形成されている。第１の保護膜９０４上には、電極パッド９１０と第１のフィンガー配線層９０７とを電気的に接続する為の厚さ５μｍ程度の、Ａｕ、Ａｌ、Ｃｕのうちの少なくとも１つで構成される第２のフィンガー配線層９１２が形成されている。
さらに、第２のフィンガー配線層９１２の上面の一部及び側面を覆うように、それぞれ第１の密着層９０９及び第３の密着層９０６が形成されている。図９Ｃに示すように、第１の密着層９０９及び第３の密着層９０６とは接続されている。第１の密着層９０９と第３の密着層９０６とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
以上のように形成することで、図９Ａに示すように、第１の密着層９０９及び第３の密着層９０６は、それぞれ電極パッド９１０及び第１のフィンガー配線層９０７から突出して形成され、電極パッド９１０及び第１のフィンガー配線層９０７を囲むように形成されている。
一般的に、上述したような半導体装置は、電極パッド９１０及び第１のフィンガー配線層９０７の各々と第２の保護膜９０８との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド９１０及び第１のフィンガー配線層９０７の表面の凹凸が大きい上に、電極パッド９１０及び第１のフィンガー配線層９０７の各々と第２の保護膜９０８との元々の密着性も非常に弱い。そのため、電極パッド９１０と第２の保護膜９０８との界面及び第１のフィンガー配線層９０７と第２の保護膜９０８との界面を通じて水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
そこで、本実施形態では、第１の保護膜９０４上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層９０９及び第３の密着層９０６を設けている。これにより、電極パッド９１０及び第１のフィンガー配線層９０７の各々と第２の保護膜９０８との間の密着性と比べて、第１の密着層９０９と電極パッド９１０、第２の保護膜９０８及び第１のフィンガー配線層９０７の各々との間、及び、第３の密着層９０６と第１のフィンガー配線層９０７及び第２の保護膜９０８の各々との間で、より高い密着性が確保される。
さらに、第２のフィンガー配線層９１２を経由して電極パッド９１０と第１のフィンガー配線層９０７とを電気的に接続させることにより、第１のフィンガー配線層９０７への水が浸入することを抑制することが可能となる。
以上により、電極パッド９１０と第２の保護膜９０８の界面を通じて第１のフィンガー配線層９０７へ水が浸入することを、第１の密着層９０９及び第３の密着層９０６により抑制することが可能となる。
（第６の実施形態）
次に、第６の実施形態について、図面を参照しながら説明する。図１０Ａは、本実施形態に係る半導体装置の平面図である。図１０Ｂは、図１０Ａに示したＡ−Ａ’線における断面図である。図１０Ｃは、図１０Ａに示したＢ−Ｂ’線における断面図である。図１０Ｄは、図１０Ａに示したＣ−Ｃ’線における断面図である。
本変形例に係る半導体装置１０００が第４の実施形態に係る半導体装置６００と異なる点は、第１のｐ型層、第２のｐ型層、オーミック電極および第３の密着層を有している点である。その他の構成については、第４の実施形態に示した半導体装置６００と同様であるため、詳細な説明は省略する。
図１０Ａに示すように、シリコンで構成される基板１００１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層１００２が形成されている。半導体層１００２は、例えば超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。半導体層１００２の上には、例えば２００ｎｍ程度のｐ型のＧａＮ層が形成された第２のｐ型層１０１３が形成されている。第２のｐ型層１０１３を設けることにより、第３の密着層１００６の端部における、半導体層１００２にかかる電界を緩和することができる。
第２のｐ型層１０１３は、Ｓｉ、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＮｉＯ、ＦｅＯ２、ＣｏＯ２、ＭｎＯ、ＣｕＯ、ＺｎＯ、Ｉｎ２Ｏ３、ＳｎＯ２、Ｙ２Ｏ３、ＳｒＴｉＯ３、ＳｒＰｂＯ３、及びＴｉＯ２のうちの少なくとも１つからなる材料で形成されている。ｐ型の不純物材料としては、例えばマグネシウム（Ｍｇ）を用いてもよく、Ｍｇの濃度は１×１０−１８ｃｍ−３〜１×１０−２１ｃｍ−３程度とすればよい。また、第２のｐ型層１０１３の厚さは、５０ｎｍ〜３００ｎｍ程度とすればよく、１５０ｎｍ〜２５０ｎｍ程度とすることが好ましい。
第２のｐ型層１０１３の上面の一部と側面及び半導体層１００２上に接触するように、例えばＴｉ／Ａｌの積層体からなるオーミック電極１００３が形成され、半導体層１００２上にオーミック電極１００３及び第２のｐ型層１０１３のオーミック電極１００３と接触していない上面の残部及び側面を覆うようにＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜１００４が形成されている。
オーミック電極１００３上の第１の保護膜１００４には、ドライエッチング法などを用いて第２の開口部１００５が形成されている。第１の保護膜１００４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され第３の密着層１００６が形成されている。第３の密着層１００６は、表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域にスパッタリング法などを用いて厚さ２００ｎｍ程度堆積され、ドライエッチング法などを用いて所定の形状に形成されている。
第３の密着層１００６の側面と第２のｐ型層１０１３のオーミック電極１００３と接触していない側面とは、断面視で見て水平方向の同一位置にあることが好ましいが、図１０Ｂに示すように、第２のｐ型層１０１３が第３の密着層１００６よりも水平方向に突出していてもよい。
次に、第３の密着層１００６の上面の一部及び側面の一部に接触するように、厚さ５μｍ程度のＡｕ、Ａｌ、Ｃｕで構成される第１のフィンガー配線層１００７が、電解メッキ法などで形成されている。第３の密着層１００６の第１のフィンガー配線層１００７と接触していない部分の上面と側面とは、断面視で見て第１のフィンガー配線層１００７から水平方向に突出するように形成されている。
第３の密着層１００６の水平方向に突出している長さは、例えば１〜２μｍが好ましいが、第１のフィンガー配線層１００７から突出していればよい。第１のフィンガー配線層１００７は、例えばドレイン電極である。
また、図１０Ｃ及び図１０Ｄに示すように、第１の密着層１００９直下の半導体層１００２上には、第１のｐ型層１０１２が形成されている。第１のｐ型層１０１２を設けることにより、第１の密着層１００９の端部における、半導体層１００２にかかる電界を緩和することができる。
第１のｐ型層１０１２は、Ｓｉ、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＮｉＯ、ＦｅＯ２、ＣｏＯ２、ＭｎＯ、ＣｕＯ、ＺｎＯ、Ｉｎ２Ｏ３、ＳｎＯ２、Ｙ２Ｏ３、ＳｒＴｉＯ３、ＳｒＰｂＯ３、及びＴｉＯ２のうちの少なくとも１つからなる材料で形成され、ｐ型の不純物材料としては、例えばマグネシウム（Ｍｇ）とすればよく、Ｍｇの濃度は１×１０−１８ｃｍ−３〜１×１０−２１ｃｍ−３程度とすればよい。また、第１のｐ型層１０１２の厚さは５０ｎｍ〜３００ｎｍ程度とすればよく、１５０ｎｍ〜２５０ｎｍ程度とすることが好ましい。
第１の密着層１００９の側面と第１のｐ型層１０１２の側面とは、断面視で見て水平方向に同一位置にあることが好ましいが、第１のｐ型層１０１２が第１の密着層１００９よりも水平方向に突出していてもよい。
オーミック電極１００３上に形成された第３の密着層１００６は、第１の密着層１００９と接続され、第１のフィンガー配線層１００７は電極パッド１０１０と接続され、第２の保護膜１００８及び電極パッド１０１０上に第１の開口部１０１１が形成される。
半導体層１００２上に形成された第１のｐ型層１０１２は、電極パッド１０１０直下において平面視で見て囲むように形成され、第２のｐ型層１０１３と電気的に接続される。よって、第１の密着層１００９及び第１のｐ型層１０１２は、平面視で見て電極パッド１０１０を囲み、第３の密着層１００６及び第２のｐ型層１０１３は、平面視で見て第１のフィンガー配線層１００７を囲んでいる。
第１の密着層１００９と第３の密着層１００６は、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
電極パッド１０１０と第１のフィンガー配線層１００７とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
第１のｐ型層１０１２及び第２のｐ型層は、同一のプロセスで形成し、電気的に接続されることが好ましいが、ｐ型のキャリア濃度に差をつけてもよい。また、第１のｐ型層１０１２及び第２のｐ型層１０１３とは連続的に形成されることが好ましいが、不連続に形成してもよい。
以上のように形成することで、図１０Ａ〜図１０Ｄに示すように、第１の密着層１００９及び第３の密着層１００６は、それぞれ電極パッド１０１０及び第１のフィンガー配線層１００７から突出して、かつ、電極パッド１０１０及び第１のフィンガー配線層１００７を囲むように形成されている。また、第１のｐ型層１０１２及び第２のｐ型層１０１３は、それぞれ電極パッド１０１０及び第１のフィンガー配線層１００７から、平面視で見て同一領域または突出して形成され、かつ、電極パッド１０１０及び第１のフィンガー配線層１００７を囲むように形成されている。
一般的に、上述したような半導体装置１０００は、電極パッド１０１０及び第１のフィンガー配線層１００７の各々と第２の保護膜１００８との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド１０１０の表面の凹凸が大きい上に、電極パッド１０１０及び第１のフィンガー配線層１００７の各々と第２の保護膜１００８との元々の密着性も非常に弱い。そのため、電極パッド１０１０と第２の保護膜１００８との界面及び第１のフィンガー配線層１００７と第２の保護膜１００８との界面を通じて水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
そこで、本実施形態では、第１の保護膜１００４上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層１００９及び第３の密着層１００６を設けている。これにより、電極パッド１０１０及び第１のフィンガー配線層１００７の各々と第２の保護膜１００８との間の密着性と比べて、第１の密着層１００９と電極パッド１０１０、第２の保護膜１００８及び第１のフィンガー配線層１００７との間、及び、第３の密着層１００６と第１のフィンガー配線層１００７及び第２の保護膜１００８との間で、より高い密着性が確保される。
さらに、第１のｐ型層１０１２及び第２のｐ型層１０１３がそれぞれ電極パッド１０１０と第１のフィンガー配線層１００７とを囲むことで、第１の密着層１００９の端部と第３の密着層１００６の端部における、半導体層１００２にかかる電界を緩和することが可能となる。
以上により、電極パッド１０１０と第２の保護膜１００８の界面を通じて水が浸入することを、第１のｐ型層１０１２及び第２のｐ型層１０１３により電界緩和させることでさらに抑制し、第１の密着層１００９及び第３の密着層１００６により水が浸入するのを抑制することが可能となる。
なお、図１１Ｂ〜図１１Ｄに示すように、図１０Ｂ〜図１０Ｄの第１のｐ型層１０１２と第２のｐ型層１０１３とを、それぞれ第１のｎ型層１１１２と第２のｎ型層１１１３とに置き換えても、同様の効果が得られる。
（比較例）
ここで、上記した第１〜第６の実施形態に示した半導体装置と、従来技術に係る半導体装置と類似する構成を有する半導体装置との比較を行う。図１２は、比較に用いた従来技術に類似する半導体装置の構造を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図１２の（ｂ）では、第２の保護膜１３０５の図示を省略している。図１３は、第１の実施形態に係る半導体装置におけるワイブルプロット、図１４は、比較に用いた従来技術に係る半導体装置におけるワイブルプロットである。
図１２に示すように、比較に用いた従来技術に係る電極パッドに類似する電極パッド１３００は、基板１３０１と、半導体層１３０２と、第１の保護膜１３０３と、電極パッド１３０４と、第２の保護層１３０５と、密着層１３０６とを備えている。第２の保護層１３０５には、開口部１３０７が設けられている。
第２の保護層１３０５は、ＳｉＮで構成されている。電極パッド１３０４は、Ａｕで構成されている。開口部１３０７と電極パッド１３０４の間には、Ｔｉで構成される密着層１３０６が形成されている。
ここで、従来技術に係る半導体装置と、上述した半導体装置１３００と、第１〜第６の実施形態に係る半導体装置とについて、耐湿性の確認のための試験を行った。試験は、ＨＡＳＴ（Ｈｉｇｈｌｙ Ａｃｃｅｌｅｒａｔｅｄ ｔｅｍｐｅｒａｔｕｒｅ ａｎｄ ｈｕｍｉｄｉｔｙ Ｓｔｒｅｓｓ Ｔｅｓｔ）であり、試験条件は、電極パッドに４８０Ｖを印加し、Ｔａ＝１３０℃、ＲＨ＝８５％の環境下で実施した。その結果を図１３および図１４に示す。
図１３および図１４を比較すると、従来例を含めた従来技術に類似する半導体装置よりも上述した第１〜第５の実施形態に関連する半導体装置のほうが、耐湿性に対する半導体装置の寿命が大幅に改善していることが分かる。
すなわち、図１３に示すように、第１〜第５の実施形態に係る半導体装置では、Ｌｉｆｅ Ｔｉｍｅが６０時間〜１４０時間程度である。また、第６の実施形態に係る半導体装置では、Ｌｉｆｅ Ｔｉｍｅは１５０時間程度である。
これに対し、従来技術に係る半導体装置では、図１３および図１４に示すように、Ｌｉｆｅ Ｔｉｍｅは８時間〜３０時間程度である。また、従来技術に類似する構成の半導体装置では、図１４に示すように、Ｌｉｆｅ Ｔｉｍｅは１０〜３０時間程度である。
従来技術に類似する構成の半導体装置１３００では、Ｔｉからなる密着層１３０６の有無によって耐湿性寿命に優位差は見られなかった。よって、ＳｉＮからなる保護膜の開口端をＴｉ等の密着層で覆うことにより、水の浸入を抑制し、耐湿性を向上させることは困難であった。これに対し、第１〜第６の実施形態に係る半導体装置では、Ｌｉｆｅ Ｔｉｍｅが延びており、耐湿性が向上していることが分かる。
推定されるメカニズムとしては、従来技術に類似する構成の半導体装置１３００では、Ａｕで構成される電極パッド１３０４は、例えば５μｍ程度の膜厚で電解メッキにて形成される為、電極パッド１３０４の表面は凹凸が０．５μｍ程度と大きく、Ｔｉが凹凸の影響を受けることでＡｕ／Ｔｉ間またはＴｉ／ＳｉＮ間の密着性が良好ではないことが考えられる。
一方、第１〜第６の実施形態に係る半導体装置では、第１の密着層、第２の密着層または第３の密着層を設けることにより密着性が良好となり、耐湿性寿命は大幅に改善されている。さらに、第６の実施形態に関連する電極パッド及びフィンガー配線構造の耐湿性寿命は、さらに改善されている。
以上説明したように、第１〜第６の実施形態に係る半導体装置は、従来の耐湿性寿命が低い課題を解決し、電極パッドや配線層への水の浸入を抑制し、パワートランジスタの高耐湿性を確保できる半導体装置を実現できる。
以上、本開示の実施形態に係る半導体装置について説明したが、本開示は、この実施形態に限定されるものではない。
例えば、上述した実施形態に係る半導体装置における密着層（第１の密着層、第２の密着層、第３の密着層）の形状は、上述したものに限らず他の形状であってもよい。また、密着層を構成する材料は、上述した実施形態に示したＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のいずれを用いてもよいし、これらを組み合わせてもよい。また、上述した材料以外のその他の材料であってもよい。
また、電極パッドを構成する材料は、上述したＡｕ、Ａｌ、Ｃｕのいずれかに限らず、これらを組み合わせてもよいし、他の材料であってもよい。
また、本発明に係る半導体装置には、上記実施形態における任意の構成要素を組み合わせて実現される別の実施形態や、実施形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る半導体装置を備えた各種デバイスなども本発明に含まれる。
本発明に係る半導体装置は、インバータ、パワーコンディショナーや電源回路等に用いられるパワートランジスタとして有用である。
１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００、１１００、１３００、２０００ 半導体装置
１０１、２０１、３０１、４０１、５０１、６０１、７０１、８０１、９０１、１００１、１１０１ 基板
１０２、２０２、３０２、４０２、５０２、６０２、７０２、８０２、９０２、１００２、１１０２ 半導体層
１０３、２０３、３０３、４０３、５０３、６０４、７０４、８０４、９０４、１００４、１１０４ 第１の保護膜
１０４、２０４、３０４、４０４、５０４、６０９、７０９、８０９、９０９、１００９、１１０９ 第１の密着層
１０５、２０５、３０５、４０５、５０５、６１０、７１０、８１０、９１０、１０１０、１１１０ 電極パッド
１０６、２０６、３０６、４０６、５０６、６０８、７０８、８０８、９０８、１００８、１１０８ 第２の保護膜
１０７、２０７、３０７、４０７、５０７、６１１、７１１、８１１、９１１、１０１１、１１１１ 第１の開口部
５０８、６０５、７０５、８０５、９０５、１００５、１１０５ 第２の開口部
６０３、７０３、８０３、９０３、１００３、１１０３ オーミック電極
６０６、７０６、８０６、９０６、１００６、１１０６ 第３の密着層
６０７、７０７、８０７、９０７、１００７、１１０７ 第１のフィンガー配線層
９１２ 第２のフィンガー配線層
１０１２ 第１のｐ型層
１０１３ 第２のｐ型層
１１１２ 第１のｎ型層
１１１３ 第２のｎ型層

Claims (10)

  1. 基板と、
    前記基板上に形成された半導体層と、
    前記半導体層上に形成された第１の保護膜と、
    前記第１の保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、
    前記第１の保護膜上であって且つ前記第１の密着層の側面及び上面の一部に接触するように形成された電極パッドと、
    前記電極パッド及び前記第１の密着層を覆うように接触して形成された第２の保護膜と、
    前記電極パッドの上面が露出するように、前記第２の保護膜の一部が開口された第１の開口部と、を備え、
    前記第１の密着層は、平面視したときに前記電極パッドの周囲を連続的に囲み、かつ前記電極パッドから前記電極パッドの周囲の方向に突出した第１の突出し部を備え、
    前記第２の保護膜は、前記電極パッドの上面の一部及び側面の一部と、前記第１の突出し部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っている
    半導体装置。
  2. 前記第１の密着層の上に、第２の密着層が形成された
    請求項１に記載の半導体装置。
  3. 前記第１の密着層は、前記電極パッドが形成された面側から前記第１の保護膜を貫通して、前記半導体層に接触している
    請求項１または２に記載の半導体装置。
  4. 前記半導体層上に形成されたオーミック電極と、
    前記オーミック電極の上面及び側面を覆うように形成された前記第１の保護膜と、
    前記オーミック電極の上面が露出するように、前記第１の保護膜の一部が開口された第２の開口部と、
    前記第２の開口部の側面及び前記第１の保護膜の上面の一部に接触して形成されたＴｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第３の密着層と、
    前記第３の密着層上に形成された第１のフィンガー配線層と、
    前記第１のフィンガー配線層及び前記第３の密着層を覆うように接触して形成された前記第２の保護膜と、を備え、
    前記第３の密着層は、平面視したときに、前記第１のフィンガー配線層から前記第１のフィンガー配線層の周囲の方向に突出した第３の突出し部を備え、かつ前記第１のフィンガー配線層の幅全域で前記第１の密着層と接触し、
    前記第２の保護膜は、前記第１のフィンガー配線層の上面及び側面と、前記第３の突出し部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っている
    請求項１に記載の半導体装置。
  5. 前記半導体層上の前記第１の保護膜下にあり、且つ、前記第１の密着層の側面の直下を連続的に囲むように配置された第１のｐ型層又は第１のｎ型層と、
    前記半導体層上の前記第１の保護膜下にあり、且つ、前記第３の密着層の側面の直下を連続的に囲むように配置された第２のｐ型層又は第２のｎ型層と、を備える
    請求項４に記載の半導体装置。
  6. 基板と、
    前記基板上に形成された半導体層と、
    前記半導体層上に形成された第１の保護膜と、
    前記第１の保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、
    前記第１の密着層の上面の一部に形成された電極パッドと、
    前記電極パッド及び前記第１の密着層を覆うように接触して形成された第２の保護膜と、
    前記電極パッドの上面が露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、
    前記第１の密着層は、平面視したときに前記電極パッドから前記電極パッドの周囲の方向に全周で突出した第２の突出し部を備え、
    前記第２の保護膜は、前記電極パッドの上面の一部及び側面と、前記第２の突出し部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っていて、
    前記第１の密着層は、前記電極パッドが形成された面側から前記第１の保護膜を貫通して、前記半導体層に接触している
    半導体装置。
  7. 基板と、
    前記基板上に形成された半導体層と、
    前記半導体層上に形成された第１の保護膜と、
    前記第１の保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、
    前記第１の密着層の上面の一部に形成された電極パッドと、
    前記電極パッド及び前記第１の密着層を覆うように接触して形成された第２の保護膜と、
    前記電極パッドの上面が露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、
    前記第１の密着層は、平面視したときに前記電極パッドから前記電極パッドの周囲の方向に全周で突出した第２の突出し部を備え、
    前記第２の保護膜は、前記電極パッドの上面の一部及び側面と、前記第２の突出し部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っていて、
    前記半導体層上に形成されたオーミック電極と、
    前記オーミック電極の上面及び側面を覆うように形成された前記第１の保護膜と、
    前記オーミック電極の上面が露出するように、前記第１の保護膜の一部が開口された第２の開口部と、
    前記第２の開口部の側面及び前記第１の保護膜の上面の一部に接触して形成されたＴｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第３の密着層と、
    前記第３の密着層上に形成された第１のフィンガー配線層と、
    前記第１のフィンガー配線層及び前記第３の密着層を覆うように接触して形成された前記第２の保護膜と、をさらに備え、
    前記第３の密着層は、平面視したときに、前記第１のフィンガー配線層から前記第１のフィンガー配線層の周囲の方向に突出した第３の突出し部を備え、かつ前記第１のフィンガー配線層の幅全域で前記第１の密着層と接触し、
    前記第２の保護膜は、前記第１のフィンガー配線層の上面及び側面と、前記第３の突出し部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っている
    半導体装置。
  8. 基板と、
    前記基板上に形成された半導体層と、
    前記半導体層上に形成された第１の保護膜と、
    前記第１の保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、
    前記第１の密着層の上面の一部に形成された電極パッドと、
    前記電極パッド及び前記第１の密着層を覆うように接触して形成された第２の保護膜と、
    前記電極パッドの上面が露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、
    前記第１の密着層は、平面視したときに前記電極パッドから前記電極パッドの周囲の方向に全周で突出した第２の突出し部を備え、
    前記第２の保護膜は、前記電極パッドの上面の一部及び側面と、前記第２の突出し部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っていて、
    前記半導体層上に形成されたオーミック電極と、
    前記オーミック電極の上面及び側面を覆うように形成された前記第１の保護膜と、
    前記オーミック電極の上面が露出するように、前記第１の保護膜の一部が開口された第２の開口部と、
    前記第２の開口部の側面及び前記第１の保護膜の上面の一部に接触して形成されたＴｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第３の密着層と、
    前記第３の密着層上に形成された第１のフィンガー配線層と、
    前記第１のフィンガー配線層及び前記第３の密着層を覆うように接触して形成された前記第２の保護膜と、をさらに備え、
    前記第３の密着層は、平面視したときに、前記第１のフィンガー配線層から前記第１のフィンガー配線層の周囲の方向に突出した第３の突出し部と、前記第１のフィンガー配線層の幅全域で前記第１の密着層と接触する接触部と、を備え、
    前記接触部の下部は、前記第１の密着層及び前記第３の密着層に各々接触して第２のフィンガー配線層を備え、
    前記第１のフィンガー配線層の長さ方向において、前記第２の保護膜は、前記第１のフィンガー配線層の上面及び側面と、前記第２のフィンガー配線層上の前記第３の突出し部の上面と、前記２のフィンガー配線層上の前記第２の突出し部の上面と、前記電極パッドの側面の一部と上面の一部とを、連続して接触して覆っていて、
    前記第１のフィンガー配線層の幅方向において、前記第２の保護膜は、前記第１のフィンガー配線層の上面及び側面と、前記第３の突出し部の上面及び側面と、前記第１の保護膜とを、連続して接触して覆っている
    半導体装置
  9. 前記半導体層上の前記第１の保護膜下にあり、且つ、前記第１の密着層の側面の直下を連続的に囲むように配置された第１のｐ型層又は第１のｎ型層と、
    前記半導体層上の前記第１の保護膜下にあり、且つ、前記第３の密着層の側面の直下を連続的に囲むように配置された第２のｐ型層又は第２のｎ型層と、を備える
    請求項７に記載の半導体装置。
  10. 基板と、
    前記基板上に形成された半導体層と、
    前記半導体層上に形成された第１の保護膜と、
    前記第１の保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、
    前記第１の密着層と所定の間隔を空けて形成された電極パッドと、
    前記電極パッド及び前記第１の密着層を覆うように接触して形成された第２の保護膜と、
    前記電極パッドの上面が露出するように、前記第２の保護膜の一部が開口された第１の開口部と、を備え、
    前記第１の密着層は、平面視したときに前記電極パッドと所定の間隔を空けて前記電極パッドを連続的に囲み、
    前記第２の保護膜は、前記電極パッドの上面の一部及び側面と、前記第１の保護膜と、前記第１の密着層の上面及び側面とを、連続して接触して覆っていて、
    前記第１の密着層は、前記電極パッドが形成された面側から前記第１の保護膜を貫通して、前記半導体層に接触している
    半導体装置。
JP2016542501A 2014-08-11 2015-07-30 半導体装置 Active JP6508601B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014163977 2014-08-11
JP2014163977 2014-08-11
PCT/JP2015/003837 WO2016024387A1 (ja) 2014-08-11 2015-07-30 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016024387A1 JPWO2016024387A1 (ja) 2017-06-01
JP6508601B2 true JP6508601B2 (ja) 2019-05-08

Family

ID=55304025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016542501A Active JP6508601B2 (ja) 2014-08-11 2015-07-30 半導体装置

Country Status (4)

Country Link
US (1) US10090220B2 (ja)
EP (1) EP3182443B1 (ja)
JP (1) JP6508601B2 (ja)
WO (1) WO2016024387A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7213824B2 (ja) 2017-04-04 2023-01-27 ジボダン エス エー 有機化合物における、またはそれらに関する改善

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6699867B2 (ja) * 2016-07-13 2020-05-27 住友電工デバイス・イノベーション株式会社 半導体装置
JP6783689B2 (ja) * 2017-03-14 2020-11-11 エイブリック株式会社 半導体装置および半導体装置の製造方法
US10804176B2 (en) * 2019-02-21 2020-10-13 Win Semiconductors Corp. Low stress moisture resistant structure of semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214633A (ja) * 1986-03-14 1987-09-21 Nec Corp 半導体集積回路装置
JPS62269332A (ja) * 1986-05-16 1987-11-21 Mitsubishi Electric Corp 半導体装置
JPS63208225A (ja) * 1987-02-24 1988-08-29 Nec Corp 半導体装置
JPH0214526A (ja) * 1988-07-01 1990-01-18 Matsushita Electron Corp 半導体装置
JP2000100816A (ja) * 1998-09-18 2000-04-07 Seiko Epson Corp 半導体装置
JP2002329722A (ja) * 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
JP3514314B2 (ja) * 2001-07-25 2004-03-31 ローム株式会社 半導体装置およびその製造方法
JP2003142521A (ja) * 2001-11-01 2003-05-16 Nec Electronics Corp 半導体装置およびその製造方法
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
US7993983B1 (en) * 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
JP4597653B2 (ja) 2004-12-16 2010-12-15 住友電工デバイス・イノベーション株式会社 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。
JP5192163B2 (ja) * 2007-03-23 2013-05-08 住友電工デバイス・イノベーション株式会社 半導体装置
JP5177551B2 (ja) 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置
JP5535475B2 (ja) * 2008-12-26 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7213824B2 (ja) 2017-04-04 2023-01-27 ジボダン エス エー 有機化合物における、またはそれらに関する改善

Also Published As

Publication number Publication date
EP3182443A4 (en) 2017-08-23
EP3182443B1 (en) 2019-12-18
JPWO2016024387A1 (ja) 2017-06-01
US10090220B2 (en) 2018-10-02
EP3182443A1 (en) 2017-06-21
US20170148701A1 (en) 2017-05-25
WO2016024387A1 (ja) 2016-02-18

Similar Documents

Publication Publication Date Title
TWI400801B (zh) 半導體元件
JP5457292B2 (ja) 窒化物半導体装置
US20190131214A1 (en) Semiconductor device
JP6508601B2 (ja) 半導体装置
JP5712231B2 (ja) 半導体装置
JP2008034438A (ja) 半導体装置
US9559218B2 (en) Semiconductor device and method of manufacturing the same
JP2009164158A (ja) 半導体装置及びその製造方法
JP6241099B2 (ja) 半導体装置
EP2551911A2 (en) Power semiconductor device
JP2013033918A (ja) 高電子移動度トランジスタ及びその製造方法
JP2008124409A (ja) 化合物半導体素子
US10672876B2 (en) Field-effect transistor having a bypass electrode connected to the gate electrode connection section
JP6179445B2 (ja) 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP2020068223A (ja) 半導体装置
US9831311B2 (en) Semiconductor device and method of manufacturing the same
JP2010278137A (ja) 半導体装置
JP6083259B2 (ja) 窒化物半導体装置
US20160079382A1 (en) Semiconductor device
JP2011142182A (ja) 電界効果トランジスタ
CN111354783A (zh) 一种半导体器件及其制备方法
US20140117374A1 (en) Semiconductor device
WO2016151905A1 (ja) 窒化物半導体装置
JP6860845B2 (ja) 化合物半導体装置
JP2020120110A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190322

R151 Written notification of patent or utility model registration

Ref document number: 6508601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151