JPS62269332A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62269332A
JPS62269332A JP11307186A JP11307186A JPS62269332A JP S62269332 A JPS62269332 A JP S62269332A JP 11307186 A JP11307186 A JP 11307186A JP 11307186 A JP11307186 A JP 11307186A JP S62269332 A JPS62269332 A JP S62269332A
Authority
JP
Japan
Prior art keywords
film
aluminum
titanium nitride
psg
aluminum film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11307186A
Other languages
English (en)
Other versions
JPH0451055B2 (ja
Inventor
Hiroshi Kawashita
川下 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11307186A priority Critical patent/JPS62269332A/ja
Publication of JPS62269332A publication Critical patent/JPS62269332A/ja
Publication of JPH0451055B2 publication Critical patent/JPH0451055B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/05186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係わシ、特に半導体素子上に形
成されるボンディングパッドの構造に関するものである
〔従来の技術〕
第5図は従来の半導体装置を構成する半導体素子のボン
ディングパッド部を示す断面図である。
同図において、1はシリコン基板、2はこの上に形成さ
れたフィールド酸化膜、3は二酸化硅素膜(PSGi)
、4はアルミニウム蒸着膜、5はアルミニウム蒸着膜4
上のボンディング部のみ開孔部を設けた絶縁保護膜であ
る。
〔発明が解決しようとする問題点〕
従来の半導体装置は、以上のような構造を有しているの
で、PSG膜3中の不純物、特にリンのアルミニウム膜
4中への拡散が起こシ、初期ボンディング性の低下、金
−アルミニウム合金の早期劣化あるいは水分の浸入によ
シ、リン酸が発生しアルミニウム膜を腐食させる耐湿性
不良を引き起こすなどの問題点があった。
本発明は、上記のような問題点を解決するためになされ
たもので、初期ボンディング性の低下を防げるとともに
、膜の界面を通じて浸入した水とPSG膜中のリンとの
反応を防止することが出来、さらに金−アルミニウム合
金層に悪影響を及はすリンの拡散を防ぐことが出来る半
導体装置を得ることを目的とする。
〔問題点を解決するための手段〕
本発明に係る半導体装置は、リンを含有する二酸化硅素
膜とアルミニウム膜との間に、アルミニウム膜の形状と
同等もしくはそれよりも大きいチタンナイトライド膜を
形成したものである。
〔作 用〕
本発明におけるチタンナイトライド膜は、PSG膜中に
含まれる不純物のアルミニウム膜への拡散および水分の
浸入を軽減させる。
〔実施例〕
以下、図面を用いて本発明の実施例を詳細に説明する。
第1図は本発明による半導体装置の一実施例を示す半導
体素子のボンディングパッド部の要部断面図でちゃ、前
述の図と同一部分には同一符号を付しである。同図にお
いて、リンを含有するPSG膜3とボンディングパッド
を形成するアルミニウム膜4との間にはチタンナイトラ
イド膜6が形成配置されている。この場合、このチタン
ナイトライド膜6は第2図に平面図で示すようにアルミ
ニウム膜4とほぼ同等の外形形状を有して形成されてい
る。
このような構成によれば、チタンナイトライド膜6がバ
リアメタルとして作用し、PSG膜3中に含有されてい
るリン等の不純物のアルミニウム膜4中への仏敦全防止
することができるとともに、PSG膜3への水分の浸入
を防止することができる。
第3図は本発明の他の実施例を示すボンディングパッド
部の要部断面図であシ、前述の図と同一部分には同一符
号を付しである。同図において、第1図と異なる点は、
PSG膜3とアルミニウム膜4との間に形成されるチタ
ンナイトライド膜6は、第4図に平面図で示すようにア
ルミニウム膜4の外形形状よりも大きくして形成されて
いる。
このような構成によれば、PSG膜3中に含有されてい
るリン酸等の不純物のアルミニウム膜〕中への拡散およ
びPSG膜3への水分の浸入をさらに確実に防止するこ
とができる。
〔発明の効果〕
以上説明したように本発明によれば、ボンディングパッ
ド部’1PsG膜とアルミニウム膜との間にチタンナイ
トライド膜を設けたことによシ、PSG膜中の不純物の
アルミニウム膜への拡散およびPSG膜中への水分の浸
入を防止できるので、ボンディング性の向上がはかれ、
金−アルミニウム接合部の早期劣化を防ぐことができ、
したがって半導体素子の長期にわたる信頼性を確保する
ことができるという極めて優れた効果が得られる。
【図面の簡単な説明】
第1図は本発明による半導体装置の一実施例を示す半導
体素子のボンディングパッド部の要部断面図、第2図は
第1図の要部平面図、第3図は本発明の他の実施例を示
す半導体素子のボンディングパッド部の要部断面図、第
4図は第3図の要部平面図、第5図は従来の半導体素子
のボンディングパッド部の要部断面図である。 1 ・・・会シリコン半導体基板、2・・・・フィール
ド酸化膜、3・・・・リンを含有する二酸化硅素膜(P
SG膜)、4・・・・アルミニウム膜、5・・・・絶縁
保護膜、6・・・・チタンナイトライド膜。 代  理  人    大  岩  増  雄第1図 第2図 第3図 第4図 !de    CG(オ 第″D図

Claims (2)

    【特許請求の範囲】
  1. (1)シリコン半導体基板上にフィールド酸化膜を形成
    しさらにその上に形成されるリンを含有する二酸化硅素
    膜とボンディングパッドのアルミニウム膜との間にチタ
    ンナイトライド膜を形成することを特徴とする半導体装
    置。
  2. (2)チタンナイトライド膜をアルミニウム膜の外形形
    状よりも大きく形成したことを特徴とする特許請求の範
    囲第1項記載の半導体装置。
JP11307186A 1986-05-16 1986-05-16 半導体装置 Granted JPS62269332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11307186A JPS62269332A (ja) 1986-05-16 1986-05-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11307186A JPS62269332A (ja) 1986-05-16 1986-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JPS62269332A true JPS62269332A (ja) 1987-11-21
JPH0451055B2 JPH0451055B2 (ja) 1992-08-18

Family

ID=14602755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11307186A Granted JPS62269332A (ja) 1986-05-16 1986-05-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS62269332A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016024387A1 (ja) * 2014-08-11 2016-02-18 パナソニックIpマネジメント株式会社 半導体装置
US20220148904A1 (en) * 2017-08-14 2022-05-12 Watlow Electric Manufacturing Company Method for joining quartz pieces and quartz electrodes and other devices of joined quartz

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016024387A1 (ja) * 2014-08-11 2016-02-18 パナソニックIpマネジメント株式会社 半導体装置
JPWO2016024387A1 (ja) * 2014-08-11 2017-06-01 パナソニックIpマネジメント株式会社 半導体装置
US10090220B2 (en) 2014-08-11 2018-10-02 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US20220148904A1 (en) * 2017-08-14 2022-05-12 Watlow Electric Manufacturing Company Method for joining quartz pieces and quartz electrodes and other devices of joined quartz

Also Published As

Publication number Publication date
JPH0451055B2 (ja) 1992-08-18

Similar Documents

Publication Publication Date Title
JPS62269332A (ja) 半導体装置
JPS63232447A (ja) 半導体装置
US4824801A (en) Method of manufacturing aluminum bonding pad with PSG coating
JPS6367751A (ja) 半導体装置
JPS6340333A (ja) 半導体装置
JPH01262654A (ja) 半導体装置
JPS62219541A (ja) 半導体装置
JPS6367754A (ja) 半導体装置
JPH0565055B2 (ja)
JPS59213165A (ja) 半導体装置
JPS6334938A (ja) 半導体装置
JPS6367750A (ja) 半導体装置
JPS6340332A (ja) 半導体装置
JPS5846644A (ja) 半導体素子
JPS6276536A (ja) 半導体集積回路装置
JPH03286541A (ja) 半導体装置
JPH03227539A (ja) 半導体装置
JPH01214126A (ja) 半導体装置
JPS61187269A (ja) 半導体装置
JPS6367752A (ja) 半導体装置
JPS6367753A (ja) 半導体装置
JPS5994848A (ja) 半導体装置の製造方法
JPS61253832A (ja) 半導体装置
JPS61198651A (ja) 半導体集積回路装置
JPS5898939A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term