JP6241099B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6241099B2 JP6241099B2 JP2013148169A JP2013148169A JP6241099B2 JP 6241099 B2 JP6241099 B2 JP 6241099B2 JP 2013148169 A JP2013148169 A JP 2013148169A JP 2013148169 A JP2013148169 A JP 2013148169A JP 6241099 B2 JP6241099 B2 JP 6241099B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- protective film
- interface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 486
- 230000001681 protective effect Effects 0.000 claims description 153
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 28
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 25
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 20
- 239000012777 electrically insulating material Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000010292 electrical insulation Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 579
- 238000000034 method Methods 0.000 description 71
- 230000008569 process Effects 0.000 description 52
- 239000000758 substrate Substances 0.000 description 41
- 238000001039 wet etching Methods 0.000 description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 25
- 239000010931 gold Substances 0.000 description 18
- 238000010304 firing Methods 0.000 description 14
- 239000011777 magnesium Substances 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 229910002601 GaN Inorganic materials 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 8
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 7
- 229910052749 magnesium Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012772 electrical insulation material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
本発明は、半導体装置に関する。
半導体装置（半導体デバイス、半導体素子）としては、窒化ガリウム（ＧａＮ）から主に成る１つ以上の半導体層を備えるＧａＮ系の半導体装置が知られている。ＧａＮ系の半導体装置には、ｐｎ接合ダイオード、トランジスタ、サイリスタなどとして機能するものがある。ＧａＮ系の半導体装置には、半導体層の界面におけるリーク電流の低減、半導体層における電界集中の緩和、２つの半導体層の間における接合面の保護などを目的として、半導体層を被覆する保護膜が形成されている。保護膜は、電気絶縁材料から成る。保護膜に対するエッチング加工には、半導体層の損傷を防止する観点から、ドライエッチングよりもウェットエッチングが好ましい。
特許文献１には、二酸化ケイ素（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）などから選択される１種類の電気絶縁材料から成る保護膜が記載されている。特許文献２には、フォトリソグラフィによる加工限界以下の開口部を形成するために、窒化ケイ素（ＳｉＮ）から成る保護膜を２つの層に分けて形成することが記載されている。特許文献３には、製造中におけるゲート絶縁膜の浸食を抑制するために、酸化アルミニウム（Ａｌ2Ｏ3）から成るゲート絶縁膜に、二酸化ケイ素（ＳｉＯ2）、酸窒化ケイ素（ＳｉＯＮ）などから成る保護膜を形成することが記載されている。
発明者による実験によれば、ＧａＮ系の半導体装置では、リーク電流を低減する観点から、保護膜の電気絶縁材料としてＡｌ2Ｏ3が効果的であった。しかしながら、Ａｌ2Ｏ3から成る保護膜は、絶縁破壊強度を十分に確保するために厚膜化された場合、ウェットエッチングによる加工時にエッチング不良（レジストマスクの剥離または欠落）を引き起こすという問題があった。
そのため、ＧａＮ系の半導体装置において、保護膜の電気的特性の向上と加工性の向上とを両立可能な技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の一形態は、半導体装置である。この半導体装置は、
窒化ガリウム（ＧａＮ）から主に成るｐ型半導体層と、
窒化ガリウム（ＧａＮ）から主に成り、前記ｐ型半導体層に接合されたｎ型半導体層と、
電気絶縁性を有し、前記ｐ型半導体層および前記ｎ型半導体層を被覆する保護膜と、
導電性を有し、前記ｐ型半導体層および前記ｎ型半導体層の少なくとも一方にオーミック接合された電極と
を備え、
前記保護膜は、
酸化アルミニウム（Ａｌ2Ｏ3）から成り、前記ｐ型半導体層および前記ｎ型半導体層に隣接し、前記ｐ型半導体層と前記ｎ型半導体層とが接合されたｐｎ接合面の端部を被覆する第１の層と、
酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、前記第１の層に積層された第２の層と、
前記第１の層および前記第２の層を貫通する開口部と
を含み、
前記第１の層と前記第２の層とを合わせた前記保護膜の全体の厚みは、４００ｎｍ以上であり、
前記電極は、前記開口部の内側に位置する。
また、本発明は、以下の形態として実現することも可能である。
本発明の一形態は、半導体装置である。この半導体装置は、
窒化ガリウム（ＧａＮ）から主に成るｐ型半導体層と、
窒化ガリウム（ＧａＮ）から主に成り、前記ｐ型半導体層に接合されたｎ型半導体層と、
電気絶縁性を有し、前記ｐ型半導体層および前記ｎ型半導体層を被覆する保護膜と、
導電性を有し、前記ｐ型半導体層および前記ｎ型半導体層の少なくとも一方にオーミック接合された電極と
を備え、
前記保護膜は、
酸化アルミニウム（Ａｌ2Ｏ3）から成り、前記ｐ型半導体層および前記ｎ型半導体層に隣接し、前記ｐ型半導体層と前記ｎ型半導体層とが接合されたｐｎ接合面の端部を被覆する第１の層と、
酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、前記第１の層に積層された第２の層と、
前記第１の層および前記第２の層を貫通する開口部と
を含み、
前記第１の層と前記第２の層とを合わせた前記保護膜の全体の厚みは、４００ｎｍ以上であり、
前記電極は、前記開口部の内側に位置する。
また、本発明は、以下の形態として実現することも可能である。
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、窒化ガリウム（ＧａＮ）から主に成るｐ型半導体層と；窒化ガリウム（ＧａＮ）から主に成り、前記ｐ型半導体層に接合されたｎ型半導体層と；電気絶縁性を有し、前記ｐ型半導体層および前記ｎ型半導体層を被覆する保護膜と；導電性を有し、前記ｐ型半導体層および前記ｎ型半導体層の少なくとも一方にオーミック接合された電極とを備える。前記保護膜は、酸化アルミニウム（Ａｌ2Ｏ3）から成り、前記ｐ型半導体層および前記ｎ型半導体層に隣接し、前記ｐ型半導体層と前記ｎ型半導体層とが接合されたｐｎ接合面の端部を被覆する第１の層と；酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、前記第１の層に積層された第２の層と；前記第１の層および前記第２の層を貫通する開口部とを含み、前記電極は、前記開口部の内側に位置する。この形態によれば、第１の層によって各半導体層の界面におけるリーク電流の低減を図るとともに、第２の層によって絶縁破壊強度を補強することにより第１の層の厚みを抑制することができる。その結果、保護膜の電気的特性の向上と加工性の向上とを両立できる。
（２）上述の半導体装置において、前記第２の層を形成する電気絶縁材料は、二酸化ケイ素（ＳｉＯ2）と、窒化ケイ素（ＳｉＮ）と、酸窒化ケイ素（ＳｉＯＮ）と、酸化ハフニウム（ＨｆＯ2）と、窒化アルミニウム（ＡｌＮ）と、酸化ジルコニウム（ＺｒＯ2）と、酸窒化ジルコニウム（ＺｒＯＮ）との少なくとも１つであってもよい。この形態によれば、電気絶縁材料が二酸化ケイ素（ＳｉＯ2）である場合、保護膜の絶縁破壊強度を効果的に向上できる。また、電気絶縁材料が、二酸化ケイ素（ＳｉＯ2）と、窒化ケイ素（ＳｉＮ）と、酸窒化ケイ素（ＳｉＯＮ）との少なくとも１つである場合、第２の層に対するエッチング加工としてウェットエッチングとドライエッチングとを選択できるため、保護膜の加工方法を選択する自由度を向上させることができ、ドライエッチングを選択することによって保護膜の加工性をさらに向上させることができる。また、電気絶縁材料が、酸化ハフニウム（ＨｆＯ2）と、窒化アルミニウム（ＡｌＮ）と、酸化ジルコニウム（ＺｒＯ2）と、酸窒化ジルコニウム（ＺｒＯＮ）との少なくとも１つである場合、電界集中を緩和させる保護膜の機能を効果的に向上できる。
（３）上述の半導体装置において、前記第１の層の厚みは、５００ｎｍ以下であってもよい。この形態によれば、第１の層に対するウェットエッチングによるエッチング不良を効果的に防止できる。
（４）上述の半導体層において、前記第１の層と前記第２の層とを合わせた前記保護膜の全体の厚みは、４００ｎｍ以上であってもよい。この形態によれば、保護膜の電気的特性を十分に確保できる。
（５）上述の半導体装置において、前記第１の層における前記開口部を画定する面は、前記半導体層側から前記第２の層側にわたって前記開口部の外側へと傾斜してもよい。この形態によれば、第１の層がこのような面を有する場合、開口部は、ウェットエッチングを用いて第１の層を半導体層から除去した構造であるため、ドライエッチングによって第１の層を除去した構造と比較して、半導体層の損傷を抑制できる。
本発明の一形態によれば、半導体装置の製造方法が提供される。この製造方法は、窒化ガリウム（ＧａＮ）から主に成るｐ型半導体層を形成する工程と；窒化ガリウム（ＧａＮ）から主に成り、前記ｐ型半導体層に接合されたｎ型半導体層を、形成する工程と；電気絶縁性を有し、前記ｐ型半導体層および前記ｎ型半導体層を被覆する保護膜を、形成する工程と；導電性を有し、前記ｐ型半導体層および前記ｎ型半導体層の少なくとも一方にオーミック接合された電極を、形成する工程とを備え、前記保護膜を形成する工程は、酸化アルミニウム（Ａｌ2Ｏ3）から成る第１の層を、前記ｐ型半導体層および前記ｎ型半導体層の表面であって、前記ｐ型半導体層と前記ｎ型半導体層とが接合されたｐｎ接合面の端部を含む表面に形成する工程と；酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成る第２の層を、前記第１の層に積層する工程と；前記第１の層および前記第２の層を貫通する開口部であって、前記開口部の内側に前記電極が位置する開口部を、ウエットエッチングによって形成する工程とを含む。この形態によれば、保護膜の電気的特性の向上と加工性の向上とを両立できる。
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、上述の半導体装置を備える電気機器、上述の半導体装置を製造する製造装置などの形態で実現することができる。
本願発明によれば、第１の層によって各半導体層の界面におけるリーク電流の低減を図るとともに、第２の層によって絶縁破壊強度を補強することにより第１の層の膜厚を抑制することができる。その結果、保護膜の電気的特性の向上と加工性の向上とを両立できる。
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。
図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０は、縦型ｐｎ接合ダイオードである。半導体装置１０は、基板１１０と、半導体層１２０と、半導体層１３０と、保護膜１８０と、オーミック電極１９２と、フィールドプレート電極１９３と、裏面電極１９８とを備える。
半導体装置１０の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体層である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有するｎ型半導体層である。
半導体装置１０の半導体層１２０は、Ｘ軸およびＹ軸に沿って広がる板状を成すｎ型半導体層である。本実施形態では、半導体層１２０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有する。半導体層１２０は、基板１１０の＋Ｚ軸方向側に積層されている。半導体層１２０は、Ｙ軸およびＺ軸に沿うとともに−Ｘ軸方向を向いた界面１２２と、Ｙ軸およびＺ軸に沿うとともに＋Ｚ軸方向を向いた界面１２３とを有する。
半導体装置１０の半導体層１３０は、Ｘ軸およびＹ軸に沿って広がる板状を成すｐ型半導体層である。本実施形態では、半導体層１３０は、窒化ガリウム（ＧａＮ）から主に成り、マグネシウム（Ｍｇ）をアクセプタとして含有する。半導体層１３０は、半導体層１２０の＋Ｚ軸方向側に積層されている。半導体層１３０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面１３１と、Ｙ軸およびＺ軸に沿うとともに−Ｘ軸方向を向いた界面１３２と、Ｙ軸およびＺ軸に沿うとともに＋Ｚ軸方向を向いた界面１３３とを有する。
本実施形態では、半導体層１３０は、キャリア濃度が異なる２つの半導体層１３５，１３６を備える。半導体層１３５は、半導体層１２０の＋Ｚ軸方向側に積層されたｐ型半導体層であり、半導体層１３６は、半導体層１３５の＋Ｚ軸方向側に積層されたｐ型半導体層である。他の実施形態では、半導体層１３０は、単層の半導体層であってもよいし、３つ以上の半導体層によって構成されてもよい。
半導体層１２０と半導体層１３０との間には、ｐｎ接合面１６０が形成されている。ｐｎ接合面１６０は、半導体層１２０と半導体層１３０とが接合された界面である。ｐｎ接合面１６０における−Ｘ軸方向側の端部１６２は、半導体層１２０の界面１２２と半導体層１３０の界面１３２との境界を形成する。ｐｎ接合面１６０における＋Ｘ軸方向側の端部１６３は、半導体層１２０の界面１２３と半導体層１３０の界面１３３との境界を形成する。
半導体装置１０の保護膜１８０は、電気絶縁性を有し、半導体層１２０および半導体層１３０の各界面を被覆する。本実施形態では、保護膜１８０は、半導体装置１０の−Ｘ軸方向側では、半導体層１２０の＋Ｚ軸方向側の界面から、半導体層１２０の界面１２２、ｐｎ接合面１６０の端部１６２、半導体層１３０の界面１３２を経て、半導体層１３０の界面１３１に至る範囲を被覆する。本実施形態では、保護膜１８０は、半導体装置１０の＋Ｘ軸方向側では、半導体層１２０の＋Ｚ軸方向側の界面から、半導体層１２０の界面１２３、ｐｎ接合面１６０の端部１６３、半導体層１３０の界面１３３を経て、半導体層１３０の界面１３１に至る範囲を被覆する。
本実施形態では、半導体装置１０に要求される耐電圧は６００Ｖ（ボルト）であり、半導体層１２０および半導体層１３０に印加される最大電圧は６００Ｖである。この仕様に合わせて、保護膜１８０の絶縁破壊強度が８〜１０ＭＶ／ｃｍ（メガボルト／センチメートル）を満たすように、保護膜１８０の厚みが設定されている。保護膜１８０の厚みは、４００ｎｍ（ナノメートル）以上が好ましい。本実施形態では、保護膜１８０の厚みは、６００ｎｍである。保護膜１８０の厚みは、例えば、耐電圧３ｋＶ（キロボルト）の場合には３μｍ（マイクロメートル）であってもよく、耐電圧が５０ｋＶの場合には５０μｍであってもよく、耐電圧が５００ｋＶの場合には５００μｍであってもよい。保護膜１８０は、第１の層１８１と、第２の層１８２とを備える。
保護膜１８０における第１の層１８１は、酸化アルミニウム（Ａｌ2Ｏ3）から成り、半導体層１２０および半導体層１３０の各界面（例えば、界面１２２，１２３，１３１，１３２，１３３）に隣接し、ｐｎ接合面１６０の端部１６２，１６３を被覆する。保護膜１８０の加工性を向上させる観点から、第１の層１８１の厚みは、５００ｎｍ以下が好ましく、３００ｎｍ以下がさらに好ましく、１００ｎｍ以下がいっそう好ましい。本実施形態では、第１の層１８１の厚みは、１００ｎｍである。第１の層１８１の厚みは、第１の層１８１の成膜を現実的に制御可能な限界値である１ｎｍ程度であってもよい。
保護膜１８０における第２の層１８２は、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、第１の層１８１に積層された層である。本実施形態では、第２の層１８２は、二酸化ケイ素（ＳｉＯ2）から成る。本実施形態では、第２の層１８２の厚みは、５００ｎｍである。
保護膜１８０には、第１の層１８１および第２の層１８２を貫通する開口部１８５が形成されている。開口部１８５は、半導体層１３０の界面１３１の上から保護膜１８０を界面１３１が露出するまで除去する過程において、少なくとも第１の層１８１をウェットエッチングによって半導体層１３０の界面１３１の上から除去した構造である。
半導体装置１０のオーミック電極１９２は、導電性を有し、半導体層１３０の界面１３１にオーミック接合された電極である。オーミック電極１９２は、保護膜１８０の開口部１８５の内側に位置する。本実施形態では、オーミック電極１９２は、ニッケル（Ｎｉ）から成る層に金（Ａｕ）から成る層を積層した後に焼成によって合金化した電極である。
半導体装置１０のフィールドプレート電極１９３は、導電性を有し、開口部１８５の内側から保護膜１８０に沿って広がる電極である。これによって、フィールドプレート電極１９３は、半導体層１２０および半導体層１３０との間に保護膜１８０を挟むフィールドプレート構造を形成する。本実施形態では、フィールドプレート電極１９３は、アルミニウム（Ａｌ）から成る。
半導体装置１０の裏面電極１９８は、導電性を有し、基板１１０の−Ｚ軸方向側にオーミック接合された電極である。本実施形態では、裏面電極１９８は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した後に焼成によって合金化した電極である。
Ａ−２．半導体装置の製造方法
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、製造者は、エピタキシャル成長によって基板１１０の上に半導体層１２０を形成し、続いて、エピタキシャル成長によって半導体層１２０の上に半導体層１３０を形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、基板１１０上に半導体層１２０および半導体層１３０を形成する。
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、製造者は、エピタキシャル成長によって基板１１０の上に半導体層１２０を形成し、続いて、エピタキシャル成長によって半導体層１２０の上に半導体層１３０を形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、基板１１０上に半導体層１２０および半導体層１３０を形成する。
半導体層１２０および半導体層１３０を形成した後（工程Ｐ１１０）、製造者は、素子間を電気的に分離するアイソレーションをエッチングによって形成する（工程Ｐ１２０）。これによって、半導体層１２０の界面１２２，１２３と、半導体層１３０の界面１３２，１３３とが形成される。
アイソレーションを形成した後（工程Ｐ１２０）、製造者は、半導体層１２０および半導体層１３０における＋Ｚ軸方向側に露出する各界面の上に、酸化アルミニウム（Ａｌ2Ｏ3）から成る第１の層１８１を形成する（工程Ｐ１５２）。本実施形態では、製造者は、ＡＬＤ(Atomic Layer Deposition）法によって第１の層１８１を形成する。
第１の層１８１を形成した後（工程Ｐ１５２）、製造者は、第１の層１８１の上に、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成る第２の層１８２を形成する（工程Ｐ１５４）。これによって、半導体層１２０および半導体層１３０の上に保護膜１８０が形成される。本実施形態では、製造者は、二酸化ケイ素（ＳｉＯ2）から成る第２の層１８２を形成する。本実施形態では、製造者は、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法によって第２の層１８２を形成する。
第２の層１８２を形成した後（工程Ｐ１５４）、製造者は、第１の層１８１および第２の層１８２を含む保護膜１８０に、ウェットエッチングを用いて開口部１８５を形成する（工程Ｐ１５６）。本実施形態では、製造者は、ウェットエッチングによって第１の層１８１と第２の層１８２とを除去することによって、開口部１８５を形成する。本実施形態では、開口部１８５の形成に用いられるエッチング液は、希フッ酸（ＤＨＦ）：バッファードフッ酸（ＢＨＦ）：水＝１：４：１００の混合比率で作製されたフッ酸系混合液である。本実施形態では、第１の層１８１および第２の層１８２に対するウェットエッチングの加工速度は、４０〜６０ｎｍ／分である。
図１０は、開口部１８５の詳細構成を示す説明図である。本実施形態では、開口部１８５は、等方性ウェットエッチングを用いて第１の層１８１および第２の層１８２を加工することによって形成される。第１の層１８１は、開口部１８５を画定する面１８１ａを有し、第２の層１８２は、開口部１８５を画定する面１８２ａを有する。第１の層１８１における面１８１ａは、等方性ウェットエッチングによって形成されるため、−Ｚ軸方向側から＋Ｚ軸方向側にわたって（半導体層１３０側から第２の層１８２側にわたって）、開口部１８５の外側へと傾斜する。第２の層１８２における面１８２ａは、等方性ウェットエッチングによって形成されるため、−Ｚ軸方向側から＋Ｚ軸方向側にわたって開口部１８５の外側へと傾斜する。
図１１は、他の実施形態における開口部１８５の詳細構成を示す説明図である。他の実施形態では、開口部１８５は、異方性ドライエッチングを用いて第２の層１８２を加工した後に、等方性ウェットエッチングを用いて第１の層１８１を加工することによって形成されてもよい。第１の層１８１は、開口部１８５を画定する面１８１ｂを有し、第２の層１８２は、開口部１８５を画定する面１８２ｂを有する。第１の層１８１における面１８１ｂは、等方性ウェットエッチングによって形成されるため、−Ｚ軸方向側から＋Ｚ軸方向側にわたって（半導体層１３０側から第２の層１８２側にわたって）、開口部１８５の外側へと傾斜する。第２の層１８２における面１８２ｂは、異方性ドライエッチングによって形成されるため、第２の層１８２の厚さ方向であるＺ軸にほぼ平行である。
図２の説明に戻り、開口部１８５を形成した後（工程Ｐ１５６）、製造者は、保護膜１８０の開口部１８５の内側に露出した半導体層１３０の界面１３１に、オーミック電極１９２を形成する（工程Ｐ１７２）。本実施形態では、製造者は、フォトリソグラフィによって保護膜１８０の上にマスクを形成した後、開口部１８５の内側に露出した半導体層１３０の界面１３１にニッケル（Ｎｉ）から成る層を蒸着によって形成し、その上に金（Ａｕ）から成る層を蒸着によってさらに形成し、これらの層を焼成によって合金化することによって、オーミック電極１９２を形成する。
オーミック電極１９２を形成した後（工程Ｐ１７２）、製造者は、保護膜１８０の開口部１８５の内側に形成したオーミック電極１９２の上から、保護膜１８０の開口部１８５を越える範囲にわたって、フィールドプレート電極１９３を形成する（工程Ｐ１７３）。本実施形態では、製造者は、フォトリソグラフィによって保護膜２８０の上にマスクを形成した後、アルミニウム（Ａｌ）から成るフィールドプレート電極１９３を蒸着によって形成する。
フィールドプレート電極１９３を形成した後（工程Ｐ１７３）、製造者は、基板１１０の−Ｚ軸方向側に裏面電極１９８を形成する（工程Ｐ１７４）。本実施形態では、製造者は、基板１１０の−Ｚ軸方向側にチタン（Ｔｉ）から成る層を蒸着によって形成し、その上にアルミニウム（Ａｌ）から成る層を蒸着によってさらに形成し、これらの層を焼成によって合金化することによって、裏面電極１９８を形成する。
これらの工程を経て、半導体装置１０が完成する。他の実施形態では、裏面電極１９８を形成する工程（工程Ｐ１７４）を、オーミック電極１９２を形成する工程（工程Ｐ１７２）やフィールドプレート電極１９３を形成する工程（工程Ｐ１７３）に先立って実施してもよい。
Ａ−３．半導体装置の評価
図３は、保護膜１８０の評価結果を示すグラフである。図３の評価試験では、試験者は、半導体装置として第１の試料と第２の試料とを用意し、各試料に対して逆方向電圧を印加した場合の逆方向電流密度を測定した。第１の試料は、上述の半導体装置１０である。第２の試料は、二酸化ケイ素（ＳｉＯ2）から成る絶縁膜を保護膜１８０に代えて備える点を除き、半導体装置１０と同様である。第２の試料における絶縁膜は、単層であり、その厚みは、６００ｎｍである。
図３は、保護膜１８０の評価結果を示すグラフである。図３の評価試験では、試験者は、半導体装置として第１の試料と第２の試料とを用意し、各試料に対して逆方向電圧を印加した場合の逆方向電流密度を測定した。第１の試料は、上述の半導体装置１０である。第２の試料は、二酸化ケイ素（ＳｉＯ2）から成る絶縁膜を保護膜１８０に代えて備える点を除き、半導体装置１０と同様である。第２の試料における絶縁膜は、単層であり、その厚みは、６００ｎｍである。
図３のグラフは、逆方向電圧に対する各試料の逆方向電流密度を示す片対数グラフである。図３のグラフでは、横軸は、逆方向電圧を示し、縦軸は、対数目盛を用いて逆方向電流密度を示す。図３のグラフでは、実線Ｌ２１は、第１の試料について測定された測定値を表し、破線Ｌ２２は、第２の試料について測定された測定値を表す。
図３の評価結果によれば、逆方向電圧が１００Ｖ以上の場合、第１の試料は、第２の試料よりも逆方向電流密度を抑制できる。すなわち、第１の試料は、第２の試料よりもリーク電流を抑制できる。
Ａ−４．効果
以上説明した第１実施形態によれば、Ａｌ2Ｏ3から成る第１の層１８１によって半導体層１２０，１３０の界面１２２，１２３，１３１，１３２，１３３およびｐｎ接合面の端部１６２，１６３におけるリーク電流の低減を図るとともに、ＳｉＯ2から成る第２の層１８２によって絶縁破壊強度を補強することにより第１の層１８１の厚みを抑制することができる。その結果、保護膜１８０の電気的特性の向上と加工性の向上とを両立できる。
以上説明した第１実施形態によれば、Ａｌ2Ｏ3から成る第１の層１８１によって半導体層１２０，１３０の界面１２２，１２３，１３１，１３２，１３３およびｐｎ接合面の端部１６２，１６３におけるリーク電流の低減を図るとともに、ＳｉＯ2から成る第２の層１８２によって絶縁破壊強度を補強することにより第１の層１８１の厚みを抑制することができる。その結果、保護膜１８０の電気的特性の向上と加工性の向上とを両立できる。
また、第２の層１８２の電気絶縁材料がＳｉＯ2であるため、絶縁膜の絶縁破壊強度を効果的に向上できる。また、第２の層１８２の電気絶縁材料が、ＳｉＯ2であるため、第２の層１８２に対するエッチング加工としてウェットエッチングとドライエッチングとを選択できるため、保護膜１８０の加工方法を選択する自由度を向上させることができ、ドライエッチングを選択することによって保護膜１８０の加工性をさらに向上させることができる。
また、第１の層１８１の厚みが５００ｎｍ以下であるため、第１の層１８１に対するウェットエッチングによるエッチング不良を効果的に防止できる。
また、開口部１８５が、ウェットエッチングを用いて第１の層１８１を半導体層１３０から除去した構造であるため、ドライエッチングによって第１の層１８１を除去する場合と比較して、半導体層１３０の損傷を抑制できる。
Ｂ．第２実施形態
Ｂ−１．半導体装置の構成
図４は、第２実施形態における半導体装置２０の構成を模式的に示す断面図である。図４には、図１と同様にＸＹＺ軸が図示されている。
Ｂ−１．半導体装置の構成
図４は、第２実施形態における半導体装置２０の構成を模式的に示す断面図である。図４には、図１と同様にＸＹＺ軸が図示されている。
半導体装置２０は、ＧａＮ系の半導体装置である。本実施形態では、半導体装置２０は、縦型ｐｎ接合ダイオードである。第２実施形態における半導体装置２０の構成は、保護膜およびオーミック電極の構成が異なる点を除き、第１実施形態における半導体装置１０の構成と同様である。半導体装置２０は、基板２１０と、半導体層２２０と、半導体層２３０と、保護膜２８０と、オーミック電極２９２と、フィールドプレート電極２９３と、裏面電極２９８とを備える。
半導体装置２０の基板２１０は、第１実施形態の基板１１０と同様である。半導体装置２０の半導体層２２０は、第１実施形態の半導体層１２０と同様である。半導体層２２０は、基板２１０の＋Ｚ軸方向側に積層されている。半導体層２２０は、Ｙ軸およびＺ軸に沿うとともに−Ｘ軸方向を向いた界面２２２と、Ｙ軸およびＺ軸に沿うとともに＋Ｚ軸方向を向いた界面２２３とを有する。
半導体装置２０の半導体層２３０は、第１実施形態の半導体層１３０と同様である。半導体層２３０は、半導体層２２０の＋Ｚ軸方向側に積層されている。半導体層２３０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面２３１と、Ｙ軸およびＺ軸に沿うとともに−Ｘ軸方向を向いた界面２３２と、Ｙ軸およびＺ軸に沿うとともに＋Ｚ軸方向を向いた界面２３３とを有する。本実施形態では、半導体層２３０は、第１実施形態の半導体層１３０と同様に、キャリア濃度が異なる２つの半導体層２３５，２３６を備える。
半導体層２２０と半導体層２３０との間には、ｐｎ接合面２６０が形成されている。ｐｎ接合面２６０は、半導体層２２０と半導体層２３０とが接合された界面である。ｐｎ接合面２６０における−Ｘ軸方向側の端部２６２は、半導体層２２０の界面２２２と半導体層２３０の界面２３２との境界を形成する。ｐｎ接合面２６０における＋Ｚ軸方向側の端部２６３は、半導体層２２０の界面２２３と半導体層２３０の界面２３３との境界を形成する。
半導体装置２０の保護膜２８０は、電気絶縁性を有し、半導体層２２０および半導体層２３０の各界面を被覆する。本実施形態では、保護膜２８０は、半導体装置２０の−Ｘ軸方向側では、半導体層２２０の＋Ｚ軸方向側の界面から、半導体層２２０の界面２２２、ｐｎ接合面２６０の端部２６２、半導体層２３０の界面２３２、半導体層２３０の界面２３１を経て、オーミック電極２９２の＋Ｚ軸方向側の縁に至る範囲を被覆する。本実施形態では、保護膜２８０は、半導体装置２０の＋Ｘ軸方向側では、半導体層２２０の＋Ｚ軸方向側の界面から、半導体層２２０の界面２２３、ｐｎ接合面２６０の端部２６３、半導体層２３０の界面２３３、半導体層２３０の界面２３１を経て、オーミック電極２９２の＋Ｚ軸方向側の縁に至る範囲を被覆する。
保護膜２８０の厚みは、４００ｎｍ以上が好ましく、本実施形態では、第１実施形態の保護膜１８０と同様に設定された６００ｎｍである。保護膜２８０の厚みは、例えば、耐電圧３ｋＶの場合には３μｍであってもよく、耐電圧が５０ｋＶの場合には５０μｍであってもよく、耐電圧が５００ｋＶの場合には５００μｍであってもよい。保護膜２８０は、第１の層２８１と、第２の層２８２とを備える。
保護膜２８０における第１の層２８１は、酸化アルミニウム（Ａｌ2Ｏ3）から成り、半導体層２２０および半導体層２３０の各界面（例えば、界面２２２，２２３，２３１，２３２，２３３）に隣接し、ｐｎ接合面２６０の端部２６２，２６３を被覆する。保護膜２８０の加工性を向上させる観点から、第１の層２８１の厚みは、５００ｎｍ以下が好ましく、３００ｎｍ以下がさらに好ましく、１００ｎｍ以下がいっそう好ましい。本実施形態では、第１の層２８１の厚みは、１００ｎｍである。第１の層２８１厚みは、第１の層２８１の成膜を現実的に制御可能な限界値である１ｎｍ程度であってもよい。
保護膜２８０における第２の層２８２は、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、第１の層２８１に積層された層である。本実施形態では、第２の層２８２は、二酸化ケイ素（ＳｉＯ2）から成る。本実施形態では、第２の層２８２の厚みは、５００ｎｍである。
保護膜２８０には、第１の層２８１および第２の層２８２を貫通する開口部２８５が形成されている。開口部２８５は、オーミック電極２９２の上から保護膜２８０を、オーミック電極２９２が露出するまで除去する過程において、少なくとも第１の層２８１をウェットエッチングによってオーミック電極２９２の上から除去した構造である。
半導体装置２０のオーミック電極２９２は、導電性を有し、半導体層２３０の界面２３１にオーミック接合された電極である。オーミック電極２９２は、開口部２８５の−Ｚ軸方向側に設けられ、Ｘ軸方向において開口部２８５よりも幅広い。オーミック電極２９２のＸ軸方向における中央部は、保護膜２８０の開口部２８５の内側に位置し、＋Ｚ軸方向側でフィールドプレート電極２９３と隣接する。本実施形態では、オーミック電極２９２は、ニッケル（Ｎｉ）から成る層に金（Ａｕ）から成る層を積層した後に焼成によって合金化した電極である。
半導体装置２０のフィールドプレート電極２９３は、導電性を有し、開口部２８５の内側から保護膜２８０に沿って広がる電極である。これによって、フィールドプレート電極２９３は、半導体層２２０および半導体層２３０との間に保護膜２８０を挟むフィールドプレート構造を形成する。本実施形態では、フィールドプレート電極２９３は、アルミニウム（Ａｌ）から成る。
半導体装置２０の裏面電極２９８は、第１実施形態の裏面電極１９８と同様である。裏面電極２９８は、基板２１０の−Ｚ軸方向側にオーミック接合されている。
Ｂ−２．半導体装置の製造方法
図５は、半導体装置２０の製造方法を示す工程図である。半導体装置２０を製造する際には、製造者は、第１実施形態の半導体層１２０および半導体層１３０と同様に、エピタキシャル成長によって基板２１０の上に半導体層２２０および半導体層２３０を形成する（工程Ｐ２１０）。
図５は、半導体装置２０の製造方法を示す工程図である。半導体装置２０を製造する際には、製造者は、第１実施形態の半導体層１２０および半導体層１３０と同様に、エピタキシャル成長によって基板２１０の上に半導体層２２０および半導体層２３０を形成する（工程Ｐ２１０）。
半導体層２２０を形成した後（工程Ｐ２１０）、製造者は、素子間を電気的に分離するアイソレーションをエッチングによって形成する（工程Ｐ２２０）。これによって、半導体層２２０の界面２２２，２２３と、半導体層２３０の界面２３２，２３３とが形成される。
アイソレーションを形成した後（工程Ｐ２２０）、製造者は、半導体層２３０の界面２３１の上に、オーミック電極２９２を形成する（工程Ｐ２３０）。本実施形態では、製造者は、フォトリソグラフィによって半導体層２２０および半導体層２３０の各界面の上にマスクを形成した後、半導体層２３０の界面２３１にニッケル（Ｎｉ）から成る層を蒸着によって形成し、その上に金（Ａｕ）から成る層を蒸着によってさらに形成し、これらの層を焼成によって合金化することによって、オーミック電極２９２を形成する。
オーミック電極２９２を形成した後（工程Ｐ２３０）、製造者は、半導体層１２０および半導体層１３０における＋Ｚ軸方向側に露出する各界面の上からオーミック電極２９２の上にわたって、酸化アルミニウム（Ａｌ2Ｏ3）から成る第１の層２８１を形成する（工程Ｐ２５２）。本実施形態では、製造者は、ＡＬＤ法によって第１の層２８１を形成する。
第１の層２８１を形成した後（工程Ｐ２５２）、製造者は、第１の層２８１の上に、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成る第２の層２８２を形成する（工程Ｐ２５４）。これによって、半導体層２２０、半導体層２３０およびオーミック電極２９２の上に保護膜２８０が形成される。本実施形態では、製造者は、二酸化ケイ素（ＳｉＯ2）から成る第２の層２８２を形成する。本実施形態では、製造者は、ＣＶＤ法によって第２の層２８２を形成する。
第２の層２８２を形成した後（工程Ｐ２５４）、製造者は、第１の層２８１および第２の層２８２を含む保護膜２８０に、ウェットエッチングを用いて開口部２８５を形成する（工程Ｐ２５６）。本実施形態では、製造者は、ウェットエッチングによって第１の層２８１と第２の層２８２とを除去することによって、開口部２８５を形成する。本実施形態では、開口部２８５の形成に用いられるエッチング液は、第１実施形態と同様のフッ酸系混合液である。本実施形態では、第１の層２８１および第２の層２８２に対するウェットエッチングの加工速度は、４０〜６０ｎｍ／分である。開口部２８５の詳細構成は、図１０および図１１を用いて説明した第１実施形態の開口部１８５と同様である。
開口部２８５を形成した後（工程Ｐ２５６）、製造者は、保護膜２８０の開口部２８５の内側に露出したオーミック電極２９２の上から、保護膜２８０の開口部２８５を越える範囲にわたって、フィールドプレート電極２９３を形成する（工程Ｐ２７３）。本実施形態では、製造者は、フォトリソグラフィによって保護膜２８０の上にマスクを形成した後、アルミニウム（Ａｌ）から成るフィールドプレート電極２９３を蒸着によって形成する。
フィールドプレート電極２９３を形成した後（工程Ｐ２７３）、製造者は、第１実施形態の裏面電極１９８と同様に、基板２１０の−Ｚ軸方向側に裏面電極２９８を形成する（工程Ｐ２７４）。
これらの工程を経て、半導体装置２０が完成する。他の実施形態では、裏面電極２９８を形成する工程（工程Ｐ２７４）を、オーミック電極２９２を形成する工程（工程Ｐ２２０）やフィールドプレート電極２９３を形成する工程（工程Ｐ２７３）に先立って実施してもよい。
Ｂ−３．効果
以上説明した第２実施形態によれば、第１実施形態と同様に、Ａｌ2Ｏ3から成る第１の層２８１によって半導体層２２０および半導体層２３０の各界面におけるリーク電流の低減を図るとともに、ＳｉＯ2から成る第２の層２８２によって絶縁破壊強度を補強することにより第１の層２８１の厚みを抑制することができる。その結果、保護膜２８０の電気的特性の向上と加工性の向上とを両立できる。
以上説明した第２実施形態によれば、第１実施形態と同様に、Ａｌ2Ｏ3から成る第１の層２８１によって半導体層２２０および半導体層２３０の各界面におけるリーク電流の低減を図るとともに、ＳｉＯ2から成る第２の層２８２によって絶縁破壊強度を補強することにより第１の層２８１の厚みを抑制することができる。その結果、保護膜２８０の電気的特性の向上と加工性の向上とを両立できる。
Ｃ．第３実施形態
図６は、第３実施形態における半導体装置３０の構成を模式的に示す断面図である。図６には、図１と同様にＸＹＺ軸が図示されている。
図６は、第３実施形態における半導体装置３０の構成を模式的に示す断面図である。図６には、図１と同様にＸＹＺ軸が図示されている。
半導体装置３０は、ＧａＮ系の半導体装置である。本実施形態では、半導体装置３０は、プレーナ型ｐｎ接合ダイオードである。半導体装置３０は、基板３１０と、半導体層３２０と、半導体層３３０と、保護膜３８０と、オーミック電極３９２と、オーミック電極３９８とを備える。
半導体装置３０の基板３１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体層である。本実施形態では、基板３１０は、窒化ガリウム（ＧａＮ）から主に成り、マグネシウム（Ｍｇ）をアクセプタとして含有するｐ型半導体層である。基板３１０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面３１１を、有する。
半導体装置３０の半導体層３２０は、基板３１０の＋Ｚ軸方向側における凹状部を埋めるｎ型半導体層である。本実施形態では、半導体層３２０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有する。半導体層３２０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面３２１を、有する。
半導体装置３０の半導体層３３０は、半導体層３２０の＋Ｚ軸方向側における凹状部を埋めるｐ型半導体層である。本実施形態では、半導体層３３０は、窒化ガリウム（ＧａＮ）から主に成り、マグネシウム（Ｍｇ）をアクセプタとして含有する。半導体層３３０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面３３１を、有する。
基板３１０と半導体層３２０との間には、ｐｎ接合面３６０が形成されている。ｐｎ接合面３６０は、基板３１０と半導体層３２０とが接合された界面である。ｐｎ接合面３６０における−Ｘ軸方向側の端部３６２は、ｐｎ接合面３６０における＋Ｘ軸方向側の端部３６３とともに、基板３１０の界面３１１と半導体層３２０の界面３２１との境界を形成する。
半導体層３２０と半導体層３３０との間には、ｐｎ接合面３７０が形成されている。ｐｎ接合面３７０は、半導体層３２０と半導体層３３０とが接合された界面である。ｐｎ接合面３７０における−Ｘ軸方向側の端部３７２は、ｐｎ接合面３７０における＋Ｘ軸方向側の端部３７３とともに、半導体層３２０の界面３２１と半導体層３３０の界面３３１との境界を形成する。
半導体装置３０の保護膜３８０は、電気絶縁性を有し、基板３１０、半導体層３２０および半導体層３３０の各界面を被覆する。保護膜３８０を形成する方法は、第１実施形態における保護膜１８０を形成する方法と同様である。
本実施形態では、保護膜３８０は、基板３１０の界面３１１から、ｐｎ接合面３６０の端部３６２、半導体層３２０の界面３２１、ｐｎ接合面３７０の端部３７２を経て、半導体層３３０の界面３３１に至る範囲を被覆する。本実施形態では、保護膜３８０は、半導体層３３０の界面３３１から、ｐｎ接合面３７０の端部３７３を経て、半導体層３２０の界面３２１に至る範囲を被覆する。本実施形態では、保護膜３８０は、半導体層３２０の界面３２１から、ｐｎ接合面３６０の端部３６３を経て、半導体層３３０の界面３１１に至る範囲を被覆する。
保護膜３８０の厚みは、４００ｎｍ以上が好ましく、本実施形態では、第１実施形態の保護膜１８０と同様に設定された６００ｎｍである。保護膜３８０の厚みは、例えば、耐電圧３ｋＶの場合には３μｍであってもよく、耐電圧が５０ｋＶの場合には５０μｍであってもよく、耐電圧が５００ｋＶの場合には５００μｍであってもよい。保護膜３８０は、第１の層３８１と、第２の層３８２とを備える。
保護膜３８０における第１の層３８１は、酸化アルミニウム（Ａｌ2Ｏ3）から成り、基板３１０、半導体層３２０および半導体層３３０の各界面（例えば、界面３１１，３２１，３３１）に隣接する。これによって、第１の層３８１は、ｐｎ接合面３６０の端部３６２，３６３を被覆するとともに、ｐｎ接合面３７０の端部３７２，３７３を被覆する。保護膜３８０の加工性を向上させる観点から、第１の層３８１の厚みは、５００ｎｍ以下が好ましく、３００ｎｍ以下がさらに好ましく、１００ｎｍ以下がいっそう好ましい。本実施形態では、第１の層３８１の厚みは、１００ｎｍである。第１の層３８１厚みは、第１の層３８１の成膜を現実的に制御可能な限界値である１ｎｍ程度であってもよい。
保護膜３８０における第２の層３８２は、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、第１の層３８１に積層された層である。本実施形態では、第２の層３８２は、二酸化ケイ素（ＳｉＯ2）から成る。本実施形態では、第２の層３８２の厚みは、５００ｎｍである。
保護膜３８０には、第１の層３８１および第２の層３８２を貫通する開口部３８５および開口部３８６が形成されている。開口部３８５は、半導体層３３０の界面３３１の上から保護膜３８０を、界面３３１が露出するまで除去する過程において、少なくとも第１の層３８１をウェットエッチングによって半導体層３３０の界面３３１の上から除去した構造である。開口部３８６は、半導体層３２０の界面３２１の上から保護膜３８０を、界面３２１が露出するまで除去する過程において、少なくとも第１の層３８１を半導体層３２０の界面３２１の上から除去した構造である。開口部３８５および開口部３８６を形成する方法は、第１実施形態において保護膜に開口部を形成する方法と同様である。
半導体装置３０のオーミック電極３９２は、導電性を有し、半導体層３３０の界面３３１にオーミック接合された電極である。オーミック電極３９２は、保護膜３８０の開口部３８５の内側に位置する。本実施形態では、オーミック電極３９２は、ニッケル（Ｎｉ）から成る層に金（Ａｕ）から成る層を積層した後に焼成によって合金化した電極である。
半導体装置３０のオーミック電極３９８は、導電性を有し、半導体層３２０の界面３２１にオーミック接合された電極である。オーミック電極３９８は、保護膜３８０の開口部３８６の内側に位置する。本実施形態では、オーミック電極３９８は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した後に焼成によって合金化した電極である。
図７は、第３実施形態の変形例における半導体装置３２の構成を模式的に示す断面図である。図７には、図１と同様にＸＹＺ軸が図示されている。半導体装置３２は、フィールドプレート電極３９３を備える点を除き、図６の半導体装置３０と同様である。フィールドプレート電極３９３は、導電性を有し、開口部３８５の内側から保護膜３８０に沿って広がる電極である。これによって、フィールドプレート電極３９３は、基板３１０、半導体層３２０および半導体層３３０との間に保護膜３８０を挟むフィールドプレート構造を形成する。本実施形態では、フィールドプレート電極３９３は、アルミニウム（Ａｌ）から成る。
以上説明した第３実施形態およびその変形例によれば、第１実施形態と同様に、保護膜３８０の電気的特性の向上と加工性の向上とを両立できる。
Ｄ．第４実施形態
図８は、第４実施形態における半導体装置４０の構成を模式的に示す断面図である。図８には、図１と同様にＸＹＺ軸が図示されている。
図８は、第４実施形態における半導体装置４０の構成を模式的に示す断面図である。図８には、図１と同様にＸＹＺ軸が図示されている。
半導体装置４０は、ＧａＮ系の半導体装置である。本実施形態では、半導体装置４０は、縦型バイポーラトランジスタである。半導体装置４０は、基板４１０と、半導体層４２０と、半導体層４３０と、半導体層４４０と、保護膜４８０と、ベース電極４９２と、エミッタ電極４９６と、ベース電極４９８とを備える。
半導体装置４０の基板４１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体層である。本実施形態では、基板４１０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有するｎ型半導体層である。
半導体装置４０の半導体層４２０は、Ｘ軸およびＹ軸に沿って広がる板状を成すｎ型半導体層である。本実施形態では、半導体層４２０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有する。半導体層４２０は、基板４１０の＋Ｚ軸方向側に積層されている。半導体層４２０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面４２１を、有する。
半導体装置４０の半導体層４３０は、Ｘ軸およびＹ軸に沿って広がる板状を成すｐ型半導体層である。本実施形態では、半導体層４３０は、窒化ガリウム（ＧａＮ）から主に成り、マグネシウム（Ｍｇ）をアクセプタとして含有する。半導体層４３０は、半導体層４２０の＋Ｚ軸方向側に積層されている。半導体層４３０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面４３１と、Ｙ軸およびＺ軸に沿うとともに−Ｘ軸方向を向いた界面４３２とを有する。半導体層４３０の界面４３２は、半導体層４２０の界面４２１と半導体層４３０の界面４３１との間を繋ぐ界面である。
半導体装置４０の半導体層４４０は、Ｘ軸およびＹ軸に沿って広がる板状を成すｎ型半導体層である。本実施形態では、半導体層４２０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有する。半導体層４４０のキャリア濃度は、基板４１０および半導体層４２０の各キャリア濃度よりも高い。半導体層４４０は、半導体層４３０の＋Ｚ軸方向側に積層されている。半導体層４４０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面４４１と、Ｙ軸およびＺ軸に沿うとともに−Ｘ軸方向を向いた界面４４２とを有する。半導体層４４０の界面４４２は、半導体層４３０の界面４３１と半導体層４４０の界面４４１との間を繋ぐ界面である。
半導体層４２０と半導体層４３０との間には、ｐｎ接合面４６０が形成されている。ｐｎ接合面４６０は、半導体層４２０と半導体層４３０とが接合された界面である。ｐｎ接合面４６０の端部４６２は、半導体層４２０の界面４２１と半導体層４３０の界面４３２との境界を形成する。
半導体層４３０と半導体層４４０との間には、ｐｎ接合面４７０が形成されている。ｐｎ接合面４７０は、半導体層４３０と半導体層４４０とが接合された界面である。ｐｎ接合面４７０の端部４７２は、半導体層４３０の界面４３１と半導体層４４０の界面４４２との境界を形成する。
半導体装置４０の保護膜４８０は、電気絶縁性を有し、半導体層４２０、半導体層４３０および４半導体層４４０の各界面を被覆する。保護膜４８０を形成する方法は、第１実施形態における保護膜１８０を形成する方法と同様である。
本実施形態では、保護膜４８０は、半導体層４２０の界面４２１から、ｐｎ接合面４６０の端部４６２、半導体層４３０の界面４３２を経て、半導体層４３０の界面４３１に至る範囲を被覆する。本実施形態では、保護膜４８０は、半導体層４３０の界面４３１から、ｐｎ接合面４７０の端部４７２、半導体層４４０の界面４４２を経て、半導体層４４０の界面４４１に至る範囲を被覆する。
保護膜４８０の厚みは、４００ｎｍ以上が好ましく、本実施形態では、第１実施形態の保護膜１８０と同様に設定された６００ｎｍである。保護膜４８０の厚みは、例えば、耐電圧３ｋＶの場合には３μｍであってもよく、耐電圧が５０ｋＶの場合には５０μｍであってもよく、耐電圧が５００ｋＶの場合には５００μｍであってもよい。保護膜４８０は、第１の層４８１と、第２の層４８２とを備える。
保護膜４８０における第１の層４８１は、酸化アルミニウム（Ａｌ2Ｏ3）から成り、半導体層４２０、半導体層４３０および４半導体層４４０の各界面（例えば、界面４２１，４３１，４３２，４４１，４４２）に隣接する。これによって、第１の層４８１は、ｐｎ接合面４６０の端部４６２を被覆するとともに、ｐｎ接合面４７０の端部４７２を被覆する。保護膜４８０の加工性を向上させる観点から、第１の層４８１の厚みは、５００ｎｍ以下が好ましく、３００ｎｍ以下がさらに好ましく、１００ｎｍ以下がいっそう好ましい。本実施形態では、第１の層４８１の厚みは、１００ｎｍである。第１の層４８１厚みは、第１の層４８１の成膜を現実的に制御可能な限界値である１ｎｍ程度であってもよい。
保護膜４８０における第２の層４８２は、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、第１の層４８１に積層された層である。本実施形態では、第２の層４８２は、二酸化ケイ素（ＳｉＯ2）から成る。本実施形態では、第２の層４８２の厚みは、５００ｎｍである。
保護膜４８０には、第１の層４８１および第２の層４８２を貫通する開口部４８５および開口部４８６が形成されている。開口部４８５は、半導体層４３０の界面４３１の上から保護膜４８０を、界面４３１が露出するまで除去する過程において、少なくとも第１の層４８１をウェットエッチングによって半導体層４３０の界面４３１の上から除去した構造である。開口部４８６は、半導体層４４０の界面４４１の上から保護膜４８０を、界面４４１が露出するまで除去する過程において、少なくとも第１の層４８１を半導体層４４０の界面４４１の上から除去した構造である。
半導体装置４０のベース電極４９２は、導電性を有し、半導体層４３０の界面４３１にオーミック接合された電極である。ベース電極４９２は、保護膜４８０の開口部４８５の内側に位置する。本実施形態では、ベース電極４９２は、ニッケル（Ｎｉ）から成る層に金（Ａｕ）から成る層を積層した後に焼成によって合金化した電極である。
半導体装置４０のエミッタ電極４９６は、導電性を有し、半導体層４４０の界面４４１にオーミック接合された電極である。エミッタ電極４９６は、保護膜４８０の開口部４８６の内側に位置する。本実施形態では、エミッタ電極４９６は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した後に焼成によって合金化した電極である。
半導体装置４０のベース電極４９８は、導電性を有し、基板４１０の−Ｚ軸方向側にオーミック接合された電極である。本実施形態では、ベース電極４９８は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した後に焼成によって合金化した電極である。
以上説明した第４実施形態によれば、第１実施形態と同様に、保護膜４８０の電気的特性の向上と加工性の向上とを両立できる。
Ｅ．第５実施形態
図９は、第５実施形態における半導体装置５０の構成を模式的に示す断面図である。図９には、図１と同様にＸＹＺ軸が図示されている。
図９は、第５実施形態における半導体装置５０の構成を模式的に示す断面図である。図９には、図１と同様にＸＹＺ軸が図示されている。
半導体装置５０は、ＧａＮ系の半導体装置である。本実施形態では、半導体装置５０は、縦型サイリスタである。半導体装置５０は、半導体層５１０と、半導体層５２０と、半導体層５３０と、半導体層５４０と、保護膜５８０と、ゲート電極５９２と、カソード電極５９６と、アノード電極５９８とを備える。
半導体装置５０の半導体層５１０は、Ｘ軸およびＹ軸に沿って広がる板状を成すｐ型半導体層である。本実施形態では、半導体層５１０は、窒化ガリウム（ＧａＮ）から主に成り、マグネシウム（Ｍｇ）をアクセプタとして含有する。
半導体装置５０の半導体層５２０は、Ｘ軸およびＹ軸に沿って広がる板状を成すｎ型半導体層である。本実施形態では、半導体層５２０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有する。半導体層５２０は、半導体層５１０の＋Ｚ軸方向側に積層されている。半導体層５２０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面５２１を、有する。
半導体装置５０の半導体層５３０は、半導体層５２０の＋Ｚ軸方向側における凹状部を埋めるｐ型半導体層である。本実施形態では、半導体層５３０は、窒化ガリウム（ＧａＮ）から主に成り、マグネシウム（Ｍｇ）をアクセプタとして含有する。半導体層５３０のキャリア濃度は、半導体層５１０のキャリア濃度よりも低い。半導体層５３０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面５３１を、有する。
半導体装置５０の半導体層５４０は、半導体層５３０の＋Ｚ軸方向側における凹状部を埋めるｎ型半導体層である。本実施形態では、半導体層５４０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有する。半導体層５４０のキャリア濃度は、半導体層５２０のキャリア濃度よりも高い。半導体層５４０は、Ｘ軸およびＹ軸に沿うとともに＋Ｚ軸方向を向いた界面５４１を、有する。
半導体層５２０と半導体層５３０との間には、ｐｎ接合面５６０が形成されている。ｐｎ接合面５６０は、半導体層５２０と半導体層５３０とが接合された界面である。ｐｎ接合面５６０の端部５６２は、半導体層５２０の界面５２１と半導体層５３０の界面５３１との境界を形成する。
半導体層５３０と半導体層５４０との間には、ｐｎ接合面５７０が形成されている。ｐｎ接合面５７０は、半導体層５３０と半導体層５４０とが接合された界面である。ｐｎ接合面５７０の端部５７２は、半導体層５３０の界面５３１と半導体層５４０の界面５４１との境界を形成する。
半導体装置５０の保護膜５８０は、電気絶縁性を有し、半導体層５２０、半導体層５３０および半導体層５４０の各界面を被覆する。保護膜５８０を形成する方法は、第１実施形態における保護膜１８０を形成する方法と同様である。
本実施形態では、保護膜５８０は、半導体層５２０の界面５２１から、ｐｎ接合面５６０の端部５６２を経て、半導体層５３０の界面５３１に至る範囲を被覆する。本実施形態では、保護膜５８０は、半導体層５３０の界面５３１から、ｐｎ接合面５７０の端部５７２を経て、半導体層５４０の界面５４１に至る範囲を被覆する。
保護膜５８０の厚みは、４００ｎｍ以上が好ましく、本実施形態では、第１実施形態の保護膜１８０と同様に設定された６００ｎｍである。保護膜５８０の厚みは、例えば、耐電圧３ｋＶの場合には３μｍであってもよく、耐電圧が５０ｋＶの場合には５０μｍであってもよく、耐電圧が５００ｋＶの場合には５００μｍであってもよい。保護膜５８０は、第１の層５８１と、第２の層５８２とを備える。
保護膜５８０における第１の層５８１は、酸化アルミニウム（Ａｌ2Ｏ3）から成り、半導体層５２０、半導体層５３０および半導体層５４０の各界面（例えば、界面５２１，５３１，５４１）に隣接する。これによって、第１の層５８１は、ｐｎ接合面５６０の端部５６２を被覆するとともに、ｐｎ接合面５７０の端部５７２を被覆する。保護膜５８０の加工性を向上させる観点から、第１の層５８１の厚みは、５００ｎｍ以下が好ましく、３００ｎｍ以下がさらに好ましく、１００ｎｍ以下がいっそう好ましい。本実施形態では、第１の層５８１の厚みは、１００ｎｍである。第１の層５８１厚みは、第１の層５８１の成膜を現実的に制御可能な限界値である１ｎｍ程度であってもよい。
保護膜５８０における第２の層５８２は、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、第１の層５８１に積層された層である。本実施形態では、第２の層５８２は、二酸化ケイ素（ＳｉＯ2）から成る。本実施形態では、第２の層５８２の厚みは、５００ｎｍである。
保護膜５８０には、第１の層５８１および第２の層５８２を貫通する開口部５８５および開口部５８６が形成されている。開口部５８５は、半導体層５３０の界面５３１の上から保護膜５８０を、界面５３１が露出するまで除去する過程において、少なくとも第１の層５８１をウェットエッチングによって半導体層５３０の界面５３１の上から除去した構造である。開口部５８６は、半導体層５４０の界面５４１の上から保護膜５８０を、界面５４１が露出するまで除去する過程において、少なくとも第１の層５８１をウェットエッチングによって半導体層５４０の界面５４１の上から除去した構造である。開口部５８５および開口部５８６を形成する方法は、第１実施形態において保護膜に開口部を形成する方法と同様である。
半導体装置５０のゲート電極５９２は、導電性を有し、半導体層５３０の界面５３１にオーミック接合された電極である。ゲート電極５９２は、保護膜５８０の開口部５８５の内側に位置する。本実施形態では、ゲート電極５９２は、ニッケル（Ｎｉ）から成る層に金（Ａｕ）から成る層を積層した後に焼成によって合金化した電極である。
半導体装置５０のカソード電極５９６は、導電性を有し、半導体層５４０の界面５４１にオーミック接合された電極である。カソード電極５９６は、保護膜５８０の開口部５８６の内側に位置する。本実施形態では、カソード電極５９６は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した後に焼成によって合金化した電極である。
半導体装置５０のアノード電極５９８は、導電性を有し、半導体層５１０の−Ｚ軸方向側にオーミック接合された電極である。本実施形態では、アノード電極５９８は、ニッケル（Ｎｉ）から成る層に金（Ａｕ）から成る層を積層した後に焼成によって合金化した電極である。
Ｆ．他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
上述の実施形態における絶縁膜は、上述の実施形態とは異なる構造を有する半導体装置の絶縁膜に適用されてもよい。
上述の実施形態において、保護膜における第１の層は、２つ以上の複数の層から形成されてもよい。第１の層が複数の層から形成される場合、これらの層の厚みの合計は、５００ｎｍ以下が好ましく、３００ｎｍ以下がさらに好ましく、１００ｎｍ以下がいっそう好ましい。
上述の実施形態において、保護膜における第２の層の電気絶縁材料は、二酸化ケイ素（ＳｉＯ2）と、窒化ケイ素（ＳｉＮ）と、酸窒化ケイ素（ＳｉＯＮ）と、酸化ハフニウム（ＨｆＯ2）と、窒化アルミニウム（ＡｌＮ）と、酸化ジルコニウム（ＺｒＯ2）と、酸窒化ジルコニウム（ＺｒＯＮ）との少なくとも１つであってもよい。第２の層の電気絶縁材料が、ＳｉＯ2とＳｉＮとＳｉＯＮとの少なくとも１つである場合、第２の層に対するエッチング加工としてウェットエッチングとドライエッチングとを選択できるため、絶縁膜の加工方法を選択する自由度を向上させることができ、ドライエッチングを選択することによって保護膜の加工性をさらに向上させることができる。また、第２の層の電気絶縁材料が、ＨｆＯ2とＡｌＮとＺｒＯ2とＺｒＯＮとの少なくとも１つである場合、電界集中を緩和させる絶縁膜の機能を効果的に向上できる。
上述の実施形態において、保護膜における第２の層は、２つ以上の複数の層から形成されてもよい。第２の層が複数の層から形成される場合、これらの層の材質は、同一であってもよいし、異なっても良い。
上述の実施形態において、保護膜の各層を形成する手法は、ＡＬＤ法に限らず、スパッタ（Sputter）法であってもよい。
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ2Ｏ3）、炭化ケイ素（ＳｉＣ）などであってもよい。なお、縦型の半導体装置における基板には、電気を通しやすい材質が適用され、横型の半導体装置における基板には、電気を通しにくい材質が適用される。
上述の実施形態において、ｎ型半導体層に含まれるドナーは、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
上述の実施形態において、ｐ型半導体層に含まれるアクセプタは、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
上述の実施形態において、ｐ型半導体層に接合されるオーミック電極の材質は、ニッケル（Ｎｉ）および金（Ａｕ）の合金に限らず、他の金属であってもよい。
上述の実施形態において、ｐ型半導体層に接合されるオーミック電極の材質は、チタン（Ｔｉ）およびアルミニウム（Ａｌ）の合金に限らず、他の金属であってもよい。
上述の実施形態において、フィールドプレート電極の材質は、アルミニウム（Ａｌ）に限らず、他の金属であってもよい。
１０，２０，３０，３２，４０，５０…半導体装置
１１０…基板
１２０…半導体層
１２１，１２２，１２３…界面
１３０…半導体層
１３１，１３２，１３３…界面
１３５…半導体層
１３６…半導体層
１６０…ｐｎ接合面
１６２，１６３…端部
１８０…保護膜
１８１…第１の層
１８１ａ，１８１ｂ…面
１８２…第２の層
１８２ａ，１８２ｂ…面
１８５…開口部
１９２…オーミック電極
１９３…フィールドプレート電極
１９８…裏面電極
２１０…基板
２２０…半導体層
２２１，２２２，２２３…界面
２３０…半導体層
２３１，２３２，２３３…界面
２３５…半導体層
２６０…ｐｎ接合面
２６２，２６３…端部
２８０…保護膜
２８１…第１の層
２８２…第２の層
２８５…開口部
２９２…オーミック電極
２９３…フィールドプレート電極
２９８…裏面電極
３１０…基板
３１１…界面
３２０…半導体層
３２１…界面
３３０…半導体層
３３１…界面
３６０…ｐｎ接合面
３６２，３６３…端部
３７０…ｐｎ接合面
３７２，３７３…端部
３８０…保護膜
３８１…第１の層
３８２…第２の層
３８５，３８６…開口部
３９２…オーミック電極
３９３…フィールドプレート電極
３９８…オーミック電極
４１０…基板
４２０…半導体層
４２１…界面
４３０…半導体層
４３１，４３２…界面
４４０…半導体層
４４１，４４２…界面
４６０…ｐｎ接合面
４６２…端部
４７０…ｐｎ接合面
４７２…端部
４８０…保護膜
４８１…第１の層
４８２…第２の層
４８５，４８６…開口部
４９２…ベース電極
４９６…エミッタ電極
４９８…ベース電極
５１０…半導体層
５２０…半導体層
５２１…界面
５３０…半導体層
５３１…界面
５４０…半導体層
５４１…界面
５６０…ｐｎ接合面
５６２…端部
５７０…ｐｎ接合面
５７２…端部
５８０…保護膜
５８１…第１の層
５８２…第２の層
５８５…開口部
５８６…開口部
５９２…ゲート電極
５９６…カソード電極
５９８…アノード電極
１１０…基板
１２０…半導体層
１２１，１２２，１２３…界面
１３０…半導体層
１３１，１３２，１３３…界面
１３５…半導体層
１３６…半導体層
１６０…ｐｎ接合面
１６２，１６３…端部
１８０…保護膜
１８１…第１の層
１８１ａ，１８１ｂ…面
１８２…第２の層
１８２ａ，１８２ｂ…面
１８５…開口部
１９２…オーミック電極
１９３…フィールドプレート電極
１９８…裏面電極
２１０…基板
２２０…半導体層
２２１，２２２，２２３…界面
２３０…半導体層
２３１，２３２，２３３…界面
２３５…半導体層
２６０…ｐｎ接合面
２６２，２６３…端部
２８０…保護膜
２８１…第１の層
２８２…第２の層
２８５…開口部
２９２…オーミック電極
２９３…フィールドプレート電極
２９８…裏面電極
３１０…基板
３１１…界面
３２０…半導体層
３２１…界面
３３０…半導体層
３３１…界面
３６０…ｐｎ接合面
３６２，３６３…端部
３７０…ｐｎ接合面
３７２，３７３…端部
３８０…保護膜
３８１…第１の層
３８２…第２の層
３８５，３８６…開口部
３９２…オーミック電極
３９３…フィールドプレート電極
３９８…オーミック電極
４１０…基板
４２０…半導体層
４２１…界面
４３０…半導体層
４３１，４３２…界面
４４０…半導体層
４４１，４４２…界面
４６０…ｐｎ接合面
４６２…端部
４７０…ｐｎ接合面
４７２…端部
４８０…保護膜
４８１…第１の層
４８２…第２の層
４８５，４８６…開口部
４９２…ベース電極
４９６…エミッタ電極
４９８…ベース電極
５１０…半導体層
５２０…半導体層
５２１…界面
５３０…半導体層
５３１…界面
５４０…半導体層
５４１…界面
５６０…ｐｎ接合面
５６２…端部
５７０…ｐｎ接合面
５７２…端部
５８０…保護膜
５８１…第１の層
５８２…第２の層
５８５…開口部
５８６…開口部
５９２…ゲート電極
５９６…カソード電極
５９８…アノード電極
Claims (4)
- 半導体装置であって、
窒化ガリウム（ＧａＮ）から主に成るｐ型半導体層と、
窒化ガリウム（ＧａＮ）から主に成り、前記ｐ型半導体層に接合されたｎ型半導体層と、
電気絶縁性を有し、前記ｐ型半導体層および前記ｎ型半導体層を被覆する保護膜と、
導電性を有し、前記ｐ型半導体層および前記ｎ型半導体層の少なくとも一方にオーミック接合された電極と
を備え、
前記保護膜は、
酸化アルミニウム（Ａｌ2Ｏ3）から成り、前記ｐ型半導体層および前記ｎ型半導体層に隣接し、前記ｐ型半導体層と前記ｎ型半導体層とが接合されたｐｎ接合面の端部を被覆する第１の層と、
酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、前記第１の層に積層された第２の層と、
前記第１の層および前記第２の層を貫通する開口部と
を含み、
前記第１の層と前記第２の層とを合わせた前記保護膜の全体の厚みは、４００ｎｍ以上であり、
前記電極は、前記開口部の内側に位置する、半導体装置。 - 前記第２の層を形成する電気絶縁材料は、二酸化ケイ素（ＳｉＯ2）と、窒化ケイ素（ＳｉＮ）と、酸窒化ケイ素（ＳｉＯＮ）と、酸化ハフニウム（ＨｆＯ2）と、窒化アルミニウム（ＡｌＮ）と、酸化ジルコニウム（ＺｒＯ2）と、酸窒化ジルコニウム（ＺｒＯＮ）との少なくとも１つである、請求項１に記載の半導体装置。
- 前記第１の層の厚みは、５００ｎｍ以下である、請求項１または請求項２に記載の半導体装置。
- 前記第１の層における前記開口部を画定する面は、前記半導体層側から前記第２の層側にわたって前記開口部の外側へと傾斜する、請求項１から請求項３までのいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013148169A JP6241099B2 (ja) | 2013-07-17 | 2013-07-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013148169A JP6241099B2 (ja) | 2013-07-17 | 2013-07-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015023073A JP2015023073A (ja) | 2015-02-02 |
| JP6241099B2 true JP6241099B2 (ja) | 2017-12-06 |
Family
ID=52487301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013148169A Active JP6241099B2 (ja) | 2013-07-17 | 2013-07-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6241099B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6260553B2 (ja) * | 2015-02-27 | 2018-01-17 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| JP6344264B2 (ja) * | 2015-02-27 | 2018-06-20 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| JP6644295B2 (ja) * | 2015-08-26 | 2020-02-12 | 学校法人法政大学 | 半導体装置 |
| JP6644294B2 (ja) * | 2015-08-26 | 2020-02-12 | 学校法人法政大学 | 半導体装置 |
| JP2017139289A (ja) * | 2016-02-02 | 2017-08-10 | トヨタ自動車株式会社 | ダイオード |
| CN107069427B (zh) * | 2017-01-24 | 2020-02-28 | 中国科学院半导体研究所 | 宽光谱晶闸管激光器的制备方法 |
| JP6570702B1 (ja) * | 2018-05-29 | 2019-09-04 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| JP7312056B2 (ja) * | 2019-01-07 | 2023-07-20 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| FR3113187B1 (fr) * | 2020-07-28 | 2022-09-02 | Commissariat Energie Atomique | Diode semiconductrice et procédé de fabrication d'une telle diode |
| DE102023200365A1 (de) * | 2023-01-18 | 2024-07-18 | Zf Friedrichshafen Ag | Verfahren und Vorrichtung zum Herstellen eines Leistungshalbleiterbauelements, Leistungshalbleiterbauelement |
| DE102023200364A1 (de) * | 2023-01-18 | 2024-07-18 | Zf Friedrichshafen Ag | Verfahren und Vorrichtung zum Herstellen eines Leistungshalbleiterbauelements, Leistungshalbleiterbauelement |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011228428A (ja) * | 2010-04-19 | 2011-11-10 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置 |
| JP2012256698A (ja) * | 2011-06-08 | 2012-12-27 | Hitachi Cable Ltd | 半導体ダイオード |
-
2013
- 2013-07-17 JP JP2013148169A patent/JP6241099B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015023073A (ja) | 2015-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6241099B2 (ja) | 半導体装置 | |
| JP6197427B2 (ja) | ショットキーバリアダイオード | |
| TWI663698B (zh) | 半導體裝置 | |
| JP6260553B2 (ja) | 半導体装置およびその製造方法 | |
| JP6269276B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP6107597B2 (ja) | 半導体装置およびその製造方法 | |
| JP6149786B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016111253A (ja) | 半導体装置およびその製造方法 | |
| JP6179445B2 (ja) | 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法 | |
| US9349856B2 (en) | Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof | |
| JP6508601B2 (ja) | 半導体装置 | |
| JP6241100B2 (ja) | Ｍｏｓｆｅｔ | |
| JP2015204333A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6007770B2 (ja) | 半導体装置 | |
| CN105470304B (zh) | 半导体装置及其制造方法 | |
| JP6515842B2 (ja) | 半導体装置 | |
| JP6344264B2 (ja) | 半導体装置およびその製造方法 | |
| JP6327139B2 (ja) | 半導体装置およびその製造方法 | |
| JP6176131B2 (ja) | 半導体装置の製造方法 | |
| JP6398909B2 (ja) | ショットキーバリアダイオード及びその製造方法 | |
| JP2015204335A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5171996B2 (ja) | パワーデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150824 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171023 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6241099 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |