CN105470304B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105470304B
CN105470304B CN201510612562.6A CN201510612562A CN105470304B CN 105470304 B CN105470304 B CN 105470304B CN 201510612562 A CN201510612562 A CN 201510612562A CN 105470304 B CN105470304 B CN 105470304B
Authority
CN
China
Prior art keywords
electrode
layer
semiconductor device
insulating film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510612562.6A
Other languages
English (en)
Other versions
CN105470304A (zh
Inventor
伊奈务
冈彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN105470304A publication Critical patent/CN105470304A/zh
Application granted granted Critical
Publication of CN105470304B publication Critical patent/CN105470304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供半导体装置及其制造方法。在半导体装置中，抑制制造成本以及元件尺寸，并且充分确保欧姆电极的欧姆特性。半导体装置具备：半导体层；第一电极，其与上述半导体层的一部分欧姆接触；绝缘膜，其以从上述半导体层上遍及到第一电极上的方式形成，在比第一电极的外缘端靠内侧具有开口部；第二电极，其形成在上述绝缘膜中与形成在上述第一电极上的部分不同的部分上；以及第三电极，其由与构成第二电极的成分相同的成分构成，经过开口部形成在第一电极上，并且以从第一电极上遍及到在绝缘膜上的比第一电极的外缘端靠内侧的方式形成。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
作为制造半导体装置(半导体器件、半导体元件)的技术，已知有将具有欧姆特性的电极(欧姆电极)形成于半导体层的技术(例如，参照专利文献1、2)。一般地，对形成于半导体层的欧姆电极要求确保针对半导体层的紧贴性并且抑制接触电阻(Contactresistance)。
专利文献1：日本特开平7-221103号公报
以往，在形成了欧姆电极后实施干式蚀刻的情况下，存在由于因干式蚀刻而欧姆电极损伤，所以欧姆电极的接触电阻增大的技术问题。另外，为了解决这样的技术问题，在干式蚀刻之前形成保护欧姆电极的保护层的情况下，除了为了形成保护层而制造成本增大的技术问题以外，还存在为了确保形成保护层的区域(设计余量)而使半导体装置的元件尺寸增大的技术问题。此外，在半导体装置及其制造方法中，希望节省资源化、提高使用的便利性、提高耐久性等。
发明内容
本发明是为了解决上述的技术问题的至少一部分而提出的，能够作为以下的方式来实现。
(1)根据本发明的一个方式，提供一种半导体装置。该半导体装置具备：半导体层；第一电极，其与上述半导体层的一部分欧姆接触；绝缘膜，其以从上述半导体层上遍及上述第一电极上的方式形成，上述绝缘层在比上述第一电极的外缘端靠内侧具有开口部；第二电极，其在与上述第一电极不同的位置，形成在上述绝缘膜以及上述半导体层的至少一方上；以及第三电极，其由与构成上述第二电极的成分相同的成分构成，经过上述开口部形成在上述第一电极上，并且以从上述第一电极上遍及到在上述绝缘膜上的比上述第一电极的上述外缘端靠内侧的方式形成。根据该方式，能够应用通过干式蚀刻将以从绝缘膜上遍及到第一电极上的方式形成的电极层分割为第二电极和第三电极的制法。通过应用这样的制法，由于能够通过绝缘膜以及第三电极保护第一电极免受干式蚀刻影响，所以能够充分确保第一电极的欧姆特性。另外，由于通过绝缘膜覆盖第一电极的外缘端，所以与利用第三电极完全覆盖第一电极的情况相比，能够抑制由形成第二电极的设计余量引起的元件尺寸的扩大。因此，能够实现制造成本的抑制以及元件的微细化，并且能够充分确保第一电极的欧姆特性。
(2)在上述方式的半导体装置中，上述绝缘膜也可以包含：第一绝缘层，其以从上述半导体层上遍及到上述第一电极上的方式形成；和第二绝缘层，其形成在上述第一绝缘层上。根据该方式，通过第一绝缘层的特性与第二绝缘层的特性的组合，能够实现对绝缘膜要求的特性(例如，界面态、漏电电流、介电常数等)。
(3)在上述方式的半导体装置中，上述绝缘膜也可以包含：第一绝缘层，其形成在上述半导体层上；和第二绝缘层，其以从上述第一绝缘层上遍及到上述第一电极上的方式形成。根据该方式，能够应用在形成了第一绝缘层后形成第一电极的制法。通过应用这样的制法，由于能够通过第一绝缘层从形成第一电极的处理的污染中，保护半导体层的表面，所以能够抑制随着半导体层与绝缘膜之间的界面态密度的增加的界面特性的恶化。
(4)在上述方式的半导体装置中，构成上述第一绝缘层的成分也可以与构成上述第二绝缘层的成分不同。根据该方式，通过由第一绝缘层以及第二绝缘层的各成分带来的特性的组合，能够实现对绝缘膜要求的特性。
(5)在上述方式的半导体装置中，也可以为上述第一电极是源电极，上述第二电极是栅电极。根据该方式，沟槽MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor：金属氧化物半导体场效应晶体管)中，实现制造成本的抑制以及元件尺寸的抑制，并且能够充分确保源电极的欧姆特性。
(6)在上述方式的半导体装置中，上述半导体层包含：p型半导体层；和n型半导体层，其与上述p型半导体层邻接并具有形成有上述第一电极的表面，还可以具备形成在上述p型半导体层上的第四电极。根据该方式，通过第四电极能够形成主体二极管。
(7)在上述方式的半导体装置中，上述第一电极也可以与上述第四电极接触。根据该方式，能够抑制由形成第四电极设计余量引起的元件尺寸的扩大。
(8)在上述方式的半导体装置中，上述绝缘膜的上述开口部也可以位于比上述第四电极的外缘端靠内侧。根据该方式，由于能够通过绝缘膜从在绝缘膜形成开口部的处理中，保护与第一电极中的半导体层接触的部分，所以能够进一步抑制第一电极的接触电阻。
(9)在上述方式的半导体装置中，上述半导体层也可以主要由氮化镓(GaN)构成。根据该方式，在氮化镓系的半导体装置中，实现制造成本的抑制以及元件尺寸的抑制，并且能够充分确保第一电极的欧姆特性。
(10)根据本发明的一个方式，提供一种半导体装置的制造方法。该制造方法形成半导体层；形成与上述半导体层的一部分欧姆接触的第一电极；以从上述半导体层上遍及到上述第一电极上的方式形成绝缘膜；在上述绝缘膜形成开口部，上述开口部在比上述第一电极的外缘端靠内侧使上述第一电极露出；以从上述绝缘膜上遍及到上述第一电极上的方式形成电极层；通过干式蚀刻将上述电极层分割为第二电极和第三电极，上述第二电极在与上述第一电极不同的位置，形成在上述绝缘膜以及上述半导体层的至少一方上上述第三电极以从上述第一电极上遍及到在上述绝缘膜上的比上述第一电极的上述外缘端靠内侧的方式形成。根据该方式，由于能够通过绝缘膜以及第三电极从干式蚀刻中保护第一电极，所以能够充分确保第一电极的欧姆特性。另外，由于通过绝缘膜覆盖第一电极的外缘端，所以与利用第三电极完全覆盖第一电极的情况相比，能够抑制由形成第二电极的设计余量引起的元件尺寸的扩大。因此，实现制造成本的抑制以及元件的微细化，并且能够充分确保第一电极的欧姆特性。
(11)在上述方式的制造方法中，也可以在形成上述第一电极之前，作为上述绝缘膜的一部分在上述半导体层上形成第一绝缘层；在上述第一绝缘层形成使上述半导体层露出的第一开口部；在从上述第一开口部露出的上述半导体层上形成上述第一电极；以从上述第一绝缘层上遍及到上述第一电极上的方式，作为上述绝缘膜的一部分形成第二绝缘层；作为上述开口部在上述第二绝缘层形成第二开口部。根据该方式，由于能够通过第一绝缘层从形成第一电极的处理的污染中，保护半导体层的表面，所以能够抑制随着半导体层与绝缘膜之间的界面态密度的增加的界面特性的恶化。
(12)在上述方式的制造方法中，也可以将形成上述第一开口部的掩模，作为形成上述第一电极的掩模来利用。根据该方式，由于能够通过自对准形成第一电极，所以能够抑制由设计余量引起的元件尺寸的扩大。另外，由于通过自对准，无需另外制作形成第一电极的掩模，所以能够抑制制造成本。
根据本申请发明，由于能够通过绝缘膜以及第三电极从干式蚀刻中保护第一电极，所以能够充分确保第一电极的欧姆特性。另外，由于通过绝缘膜覆盖第一电极的外缘端，所以与利用第三电极完全覆盖第一电极的情况相比，能够抑制由形成第二电极的设计余量引起的元件尺寸的扩大。因此，抑制制造成本以及元件尺寸，并且能够充分确保第一电极的欧姆特性。
附图说明
图1是示意性地表示第一实施方式的半导体装置的结构的剖视图。
图2是以保护电极为中心示意性地表示半导体装置的结构的局部剖视图。
图3是表示第一实施方式的半导体装置的制造方法的工序图。
图4是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图5是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图6是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图7是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图8是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图9是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图10是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图11是示意性地表示第二实施方式的半导体装置的结构的剖视图。
图12是示意性地表示第三实施方式的半导体装置的结构的剖视图。
图13是表示第三实施方式的半导体装置的制造方法的工序图。
图14是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图15是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图16是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图17是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图18是示意性地表示处于制造中途的半导体装置的结构的剖视图。
图19是示意性地表示第四实施方式的半导体装置的结构的剖视图。
图20是表示第四实施方式的半导体装置的制造方法的工序图。
图21是示意性地表示第五实施方式的半导体装置的结构的剖视图。
图22是示意性地表示第六实施方式的半导体装置的结构的剖视图。
图23是示意性地表示第七实施方式的半导体装置的结构的剖视图。
图24是表示第七实施方式的半导体装置的制造方法的工序图。
图25是示意性地表示第八实施方式的半导体装置的结构的剖视图。
图26是示意性地表示第九实施方式的半导体装置的结构的剖视图。
附图标记的说明：100、100a～100g…半导体装置；110…基板；112…半导体层；114…半导体层(p型半导体层)；116…半导体层(n型半导体层)；117…表面；128…沟槽；130…绝缘膜；130p…开口端；131p…开口端；141…源电极；141e…外缘端；142…栅电极；143…保护电极；143e…外缘端；145…漏电极；148…电极层；200…半导体装置；230…绝缘膜；231、232…绝缘层；300、300a～300e…半导体装置；330…绝缘膜；331、332…绝缘层；392…掩模；392p…开口端；400…半导体装置；429…凹陷；430…绝缘膜；430p…开口端；441…源电极；441e…外缘端；443…保护电极；444…主体电极；444e…外缘端；500…半导体装置；530…绝缘膜；530p…开口端；541…源电极；541e…外缘端；543…保护电极；600…半导体装置；630…绝缘膜；630p…开口端；700…半导体装置；730…绝缘膜；730p…开口端；731、732…绝缘层；800…半导体装置；810…基板；812、814、816…半导体层；817…表面；828…凹陷；830…绝缘膜；831p、835p…开口端；841…源电极；841e…外缘端；842…栅电极；843…保护电极；843e…外缘端；844…保护电极；844e…外缘端；845…漏电极；845e…外缘端；900…半导体装置；930…绝缘膜；932p…开口端；942…栅电极。
具体实施方式
A.第一实施方式
A-1.半导体装置的结构
图1是示意性地表示第一实施方式中的半导体装置100的结构的剖视图。半导体装置100是使用氮化镓(GaN)形成的GaN系的半导体装置。在本实施方式中，半导体装置100是纵型沟槽MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)。在本实施方式中，半导体装置100用于电力控制，也被称作功率器件。
在图1中，图示有相互正交的XYZ轴。在图1的XYZ轴中，X轴是从图1的纸面左侧朝向纸面右侧的轴。+X轴方向是朝向纸面右侧的方向，－X轴方向是朝向纸面左侧的方向。在图1的XYZ轴中，Y轴是从图1的纸面近前朝向纸面里侧的轴。+Y轴方向是朝向纸面里侧的方向，－Y轴方向是朝向纸面近前的方向。在图1的XYZ轴中，Z轴是从图1的纸面下侧朝向纸面上侧的轴。+Z轴方向是朝向纸面上侧的方向，－Z轴方向是朝向纸面下侧的方向。
半导体装置100具备基板110、半导体层112、半导体层114、以及半导体层116。半导体装置100作为由这些半导体层112、114、116形成的构造，具有沟槽128。半导体装置100还具备绝缘膜130、源电极141、栅电极142、保护电极143、以及漏电极145。
半导体装置100的基板110是形成沿着X轴以及Y轴延伸的板状的半导体。在本实施方式中，基板110主要由氮化镓(GaN)构成。在本说明书的说明中，所谓的“主要由氮化镓(GaN)构成”意味着在摩尔分数中含有90％以上的氮化镓(GaN)。在本实施方式中，基板110是作为施主元素含有硅(Si)的n型半导体。
半导体装置100的半导体层112是位于基板110的+Z轴方向侧，沿着X轴以及Y轴沿延伸的第一半导体层。在本实施方式中，半导体层112主要由氮化镓(GaN)构成。在本实施方式中，半导体层112是作为施主元素含有硅(Si)的n型半导体。在本实施方式中，半导体层112所含有的硅(Si)浓度的平均值约为1×1016cm－3。在本实施方式中，半导体层112的厚度(Z轴方向的长度)约为10μm(微米)。在本实施方式中，半导体层112是通过有机金属气相生长法(MOCVD：Metal Organic Chemical Vapor Deposition)形成在基板110上的层。
半导体装置100的半导体层114是位于半导体层112的+Z轴方向侧，沿着X轴以及Y轴沿延伸的第二半导体层。在本实施方式中，半导体层114主要由氮化镓(GaN)构成。在本实施方式中，半导体层114是作为受主元素含有镁(Mg)的p型半导体。在本实施方式中，半导体层114所含有的镁(Mg)浓度的平均值约为1.0×1018cm-3。在本实施方式中，半导体层114的厚度(Z轴方向的长度)约为1.0μm。在本实施方式中，半导体层114是通过MOCVD形成在半导体层112上的层。
半导体装置100的半导体层116是位于半导体层114的+Z轴方向侧，沿着X轴以及Y轴沿延伸的第三半导体层。半导体层116具有与沟槽128邻接的表面117。在本实施方式中，表面117是朝向+Z轴方向的面。在本实施方式中，半导体层116主要由氮化镓(GaN)构成。在本实施方式中，半导体层116是作为施主元素含有硅(Si)的n型半导体。在本实施方式中，半导体层116所含有的硅(Si)浓度的平均值约为3.0×1018cm-3。在本实施方式中，半导体层116的厚度(Z轴方向的长度)约为0.3μm。在本实施方式中，半导体层116是通过MOCVD形成在半导体层114上的层。
半导体装置100的沟槽128从半导体层116贯通半导体层114到达半导体层112，是向半导体层112、114、116的厚度方向(-Z轴方向)下陷的槽部。在本实施方式中，沟槽128是通过针对半导体层112、114、116的干式蚀刻而形成的构造。
半导体装置100的绝缘膜130是具有电绝缘性的膜。绝缘膜130以从沟槽128通过半导体层116的表面117遍及到源电极141上的方式形成。绝缘膜130在比源电极141的外缘端141e靠内侧具有开口端130p。在本实施方式中，绝缘膜130主要由二氧化硅(SiO2)构成。在本实施方式中，绝缘膜130是通过原子层堆积法(ALD：Atomic Layer Deposition)形成的膜。
半导体装置100的源电极141是与半导体层116的表面117的一部分欧姆接触的第一电极。源电极141的外缘端141e被绝缘膜130覆盖。在本实施方式中，源电极141是在由钛(Ti)构成的层上层叠了由铝(Al)构成的层后进行了退火处理(热处理)的电极。
半导体装置100的栅电极142是经由绝缘膜130形成于沟槽128的第二电极。在本实施方式中，栅电极142主要由铝(Al)构成。在对栅电极142施加了电压的情况下，在半导体层114形成反转层，通过该反转层作为沟槽发挥作用，在源电极141与漏电极145之间形成导通路径。
半导体装置100的漏电极145是形成于基板110的-Z轴方向侧的表面的电极。漏电极145与基板110欧姆接触。在本实施方式中，漏电极145是在由钛(Ti)构成的层上层叠了由铝(Al)构成的层后进行了退火处理(热处理)的电极。
图2是以保护电极143为中心示意性地表示半导体装置100的结构的局部剖视图。半导体装置100的保护电极143是通过被绝缘膜130的开口端130p划定的开口部形成在源电极141上，并且以从源电极141上遍及到绝缘膜130上的比源电极141的外缘端141e靠内侧的方式形成的第三电极。保护电极143的外缘端143e位于绝缘膜130的开口端130p与源电极141的外缘端141e之间。保护电极143由与构成栅电极142的成分相同的成分构成。在本实施方式中，保护电极143主要由铝(Al)构成。
A-2.半导体装置的制造方法
图3是表示第一实施方式的半导体装置100的制造方法的工序图。首先，制造者形成具有表面117以及沟槽128的半导体层112、114、116(工序P110)。
图4是示意性地表示处于工序P110的制造中途的半导体装置100a的结构的剖视图。在本实施方式中，制造者使用MOCVD在基板110上依次形成半导体层112、114、116。由此，制造者得到在基板110上依次形成有半导体层112、114、116的半导体装置100a。半导体装置100a的半导体层116具有朝向+Z轴方向的表面即表面117。
图5是示意性地表示处于工序P110的制造中途的半导体装置100b的结构的剖视图。在本实施方式中，制造者通过干式蚀刻在半导体装置100a形成沟槽128。由此，制造者得到形成有沟槽128的半导体装置100b。半导体装置100b具备具有表面117以及沟槽128的半导体层112、114、116。
返回到图3的说明，在半导体层112、114、116形成了沟槽128之后(工序P110)，制造者在半导体层116的表面117的内侧形成源电极141(工序P130)。在本实施方式中，制造者通过在由钛(Ti)构成的层上层叠了由铝(Al)构成的层之后进行退火处理(热处理)，形成源电极141。
图6是示意性地表示处于工序P130的制造中途的半导体装置100c的结构的剖视图。在本实施方式中，制造者在半导体装置100b的表面117形成源电极141。由此，制造者得到在表面117形成有源电极141的半导体装置100c。在半导体装置100c中，源电极141的外缘端141e位于表面117上。
返回到图3的说明，在形成了源电极141后(工序P130)，制造者以从沟槽128通过表面117遍及到源电极141上的方式形成绝缘膜130(工序P140)。在本实施方式中，制造者通过原子层堆积法(ALD)，形成主要由二氧化硅(SiO2)构成的绝缘膜130。
图7是示意性地表示处于工序P140的制造中途的半导体装置100d的结构的剖视图。在本实施方式中，制造者遍及半导体装置100c的+Z轴方向侧的表面的整个区域，形成绝缘膜130。由此，制造者得到遍及+Z轴方向侧的表面的整个区域形成有绝缘膜130的半导体装置100d。
返回到图3的说明，在形成了绝缘膜130后(工序P140)，制造者在绝缘膜130形成比源电极141的外缘端141e靠内侧使源电极141露出的开口部(工序P150)。在本实施方式中，制造者通过湿式蚀刻在绝缘膜130形成被开口端130p划定的开口部。
图8是示意性地表示处于工序P150的制造中途的半导体装置100e的结构的剖视图。在本实施方式中，制造者通过湿式蚀刻除去半导体装置100d的绝缘膜130的一部分，从而在比源电极141的外缘端141e靠内侧使源电极141从绝缘膜130露出。由此，制造者得到在绝缘膜130形成有开口部的半导体装置100e。半导体装置100e的开口端130p位于比源电极141的外缘端141e靠内侧。
图9是示意性地表示处于工序P160的制造中途的半导体装置100f的结构的剖视图。在绝缘膜130形成了开口部后(工序P150)，制造者以从沟槽128的绝缘膜130上，通过表面117的绝缘膜130上，遍及到在绝缘膜130从开口部露出的源电极141上的方式，形成成为栅电极142以及保护电极143的基础的电极层148(工序P160)。在本实施方式中，制造者通过溅射(sputtering)，遍及半导体装置100e的+Z轴方向侧的表面的整个区域形成主要由铝(Al)构成的电极层148。由此，制造者得到遍及+Z轴方向侧的表面的整个区域形成有电极层148的半导体装置100f。
返回到图3的说明，在形成了电极层148后(工序P160)，制造者通过干式蚀刻将电极层148分割为栅电极142和保护电极143(工序P170)。在本实施方式中，制造者通过干式蚀刻除去从开口端130p与外缘端141e之间遍及到沟槽128的近前的电极层148的一部分，从而电极层148中作为通过干式蚀刻剩下的部分形成栅电极142以及保护电极143。栅电极142是通过干式蚀刻剩下的电极层148的部分中，从沟槽128的内侧遍及到外侧的部分。保护电极143是通过干式蚀刻剩下的电极层148的部分中，从源电极141上遍及到绝缘膜130上的比源电极141的外缘端141e靠内侧的部分。像这样，将保护电极143留在源电极141上，从而从干式蚀刻中保护源电极141。
图10是示意性地表示处于工序P170的制造中途的半导体装置100g的结构的剖视图。在本实施方式中，制造者通过干式蚀刻除去半导体装置100f的电极层148的一部分，从而将电极层148分割为栅电极142和保护电极143。由此，制造者得到形成有栅电极142以及保护电极143的半导体装置100g。
返回到图3的说明，在形成了栅电极142以及保护电极143后(工序P170)，制造者在基板110的-Z轴方向侧形成漏电极145(工序P180)。在本实施方式中，制造者通过在由钛(Ti)构成的层上层叠了由铝(Al)构成的层后进行退火处理(热处理)，从而形成漏电极145。经由上述工序，半导体装置100完成。
A-3.效果
根据以上说明的第一实施方式，由于能够通过绝缘膜130以及保护电极143从干式蚀刻中保护源电极141，所以能够充分确保源电极141的欧姆特性。另外，由于通过绝缘膜130覆盖源电极141的外缘端141e，所以与通过保护电极143完全覆盖源电极141的情况相比，能够抑制由形成栅电极142的设计余量引起的元件尺寸的扩大。因此，实现制造成本的抑制以及元件的微细化，并且能够充分确保源电极141的欧姆特性。
B.第二实施方式
图11是示意性地表示第二实施方式的半导体装置200的结构的剖视图。半导体装置200的绝缘膜230具有由双层的绝缘层231、232构成的多层构造。第二实施方式的半导体装置200的结构除了具备具有多层构造的绝缘膜230的点以外，与第一实施方式的半导体装置100相同。在其它实施方式中，绝缘膜230也可以具有由三层以上的绝缘层构成的多层构造。
绝缘膜230的绝缘层231是以从沟槽128通过表面117遍及到源电极141上的方式形成的第一绝缘层。绝缘膜230的绝缘层232是形成在绝缘层231上的第二绝缘层。在本实施方式中，遍及绝缘层231的整个区域形成绝缘层232。
在本实施方式中，构成绝缘层231的成分与构成绝缘层232的成分不同。在本实施方式中，绝缘层231主要由二氧化硅(SiO2)构成，绝缘层232主要由氮氧化锆(ZrOxNy(0.5≤x≤3，0≤y≤2))构成。在其它实施方式中，构成绝缘层232的成分也可以与构成绝缘层231的成分相同。
在本实施方式中，形成绝缘层231的方法与形成绝缘层232的方法不同。在本实施方式中，形成绝缘层231的方法是原子层堆积法(ALD)，形成绝缘层232的方法是电子回旋共振溅射法(ECR：Electron Cyclotron Resonance)。
根据以上说明的第二实施方式，与第一实施方式相同，实现制造成本的抑制以及元件的微细化，并且能够充分确保源电极141的欧姆特性。另外，通过绝缘层231的特性与绝缘层232的特性的组合，能够实现对绝缘膜230要求的特性(例如，界面态、漏电电流、介电常数等)。
C.第三实施方式
C-1.半导体装置的结构
图12是示意性地表示第三实施方式的半导体装置300的结构的剖视图。第三实施方式的半导体装置300的结构除了具备具有多层构造的绝缘膜330点以外，与第二实施方式的半导体装置200相同。半导体装置300的绝缘膜330具有由双层的绝缘层331、332构成的多层构造。在其它实施方式中，绝缘膜330也可以具有由三层以上的绝缘层构成的多层构造。
绝缘膜330的绝缘层331是以从沟槽128遍及到表面117的源电极141的外缘端141e的方式形成的第一绝缘层。绝缘膜330的绝缘层332是以从绝缘层331上遍及到源电极141上形成的第二绝缘层。绝缘层332具有位于比源电极141的外缘端141e靠内侧的开口端130p。
在本实施方式中，构成绝缘层331的成分与构成绝缘层332的成分不同。在本实施方式中，绝缘层331主要由二氧化硅(SiO2)成，绝缘层332主要由氮氧化锆(ZrOxNy(0.5≤x≤3，0≤y≤2))构成。在其它实施方式中，构成绝缘层332的成分也可以与构成绝缘层331的成分相同。
在本实施方式中，形成绝缘层331的方法与形成绝缘层332的方法不同。在本实施方式中，形成绝缘层331的方法是原子层堆积法(ALD)，形成绝缘层332的方法是电子回旋共振溅射法(ECR)。
C-2.半导体装置的制造方法
图13是表示第三实施方式的半导体装置300的制造方法的工序图。首先，制造者与第一实施方式相同，形成具有表面117以及沟槽128的半导体层112、114、116(工序P310)。由此，制造者得到形成有沟槽128的半导体装置100b(图5)。
在半导体层112、114、116形成了沟槽128后(工序P310)，制造者以从沟槽128遍及到表面117的方式形成绝缘层331(工序P322)。在本实施方式中，制造者通过原子层堆积法(ALD)，形成主要由二氧化硅(SiO2)构成的绝缘层331。
图14是示意性地表示处于工序P322的制造中途的半导体装置300a的结构的剖视图。在本实施方式中，制造者遍及半导体装置100b的+Z轴方向侧的表面的整个区域，形成绝缘层331。由此，制造者得到遍及+Z轴方向侧的表面的整个区域形成有绝缘层331的半导体装置300a。
返回到图13的说明，在形成了绝缘层331后(工序P322)，制造者在绝缘层331形成被开口端131p划定的开口部(工序P324)。被开口端131p划定的开口部是使表面117露出的第一开口部。
图15是示意性地表示处于工序P324的制造中途的半导体装置300b的结构的剖视图。在本实施方式中，制造者通过光致抗蚀剂(Photoresist)在半导体装置300a的+Z轴方向侧形成掩模392。掩模392在形成由开口端131p划定的开口部的位置，具有通过开口端392p划定的开口部。制造者在形成了掩模392后，通过湿式蚀刻除去半导体装置300a的绝缘层331的一部分，从而使表面117的一部分从绝缘层331露出。由此，制造者得到在绝缘层331形成有被开口端131p划定的开口部的半导体装置300b。在本实施方式中，由于制造者将形成被开口端131p划定的开口部的掩模392，作为形成源电极141的掩模来利用，所以在半导体装置300b剩有掩模392的状态下实施后工序。
返回到图13的说明，在绝缘层331形成了开口部后(工序P324)，制造者在从绝缘层331的开口部露出的表面117上，形成源电极141(工序P330)。在本实施方式中，制造者在由钛(Ti)构成的层上层叠了由铝(Al)构成的层后进行退火处理(热处理)，从而形成源电极141。
图16是示意性地表示处于工序P330的制造中途的半导体装置300c的结构的剖视图。在本实施方式中，制造者对剩有掩模392的半导体装置300b，通过蒸镀依次堆积钛(Ti)以及铝(Al)，从而形成源电极141。由此，制造者得到在表面117形成有源电极141的半导体装置300c。然后，制造者通过从半导体装置300c除去掩模392，来除去堆积于掩模392的电极材料。
返回到图13的说明，在形成了源电极141后(工序p330)，制造者以从沟槽128的绝缘层331上，通过表面117的绝缘层331上，遍及到源电极141上的方式形成绝缘层332(工序P340)。在本实施方式中，制造者通过电子回旋共振溅射法(ECR)，形成主要由氮氧化锆(ZrOxNy(0.5≤x≤3，0≤y≤2))构成的绝缘层332。
图17是示意性地表示处于工序P340的制造中途的半导体装置300d的结构的剖视图。在本实施方式中，制造者以遍及除去了掩模392的半导体装置300c的+Z轴方向侧的表面的整个区域的方式，形成绝缘层332。由此，制造者得到遍及+Z轴方向侧的表面的整个区域形成有绝缘层332的半导体装置300d。
返回到图13的说明，在形成了绝缘层332后(工序P340)，制造者在绝缘层332形成被开口端130p划定的开口部(工序P350)。在本实施方式中，被开口端130p划定的开口部是在比源电极141的外缘端141e靠内侧使源电极141露出的第二开口部。
图18是示意性地表示处于工序P350的制造中途的半导体装置300e的结构的剖视图。在本实施方式中，制造者通过湿式蚀刻除去半导体装置300d的绝缘层332的一部分，在比源电极141的外缘端141e靠内侧使源电极141从绝缘层332露出。由此，制造者得到在绝缘层332形成有被开口端130p划定的开口部的半导体装置300e。被开口端130p划定的开口部在比源电极141的外缘端141e靠内侧使源电极141露出。
返回到图13的说明，在形成了开口端130p后(工序P350)，制造者与第一实施方式相同，实施从形成电极层148的工序P160开始的工序。经由上述工序，半导体装置300完成。
C-3.效果
根据以上说明的第三实施方式，与第一实施方式相同，实现制造成本的抑制以及元件的微细化，并且能够充分确保源电极141的欧姆特性。另外，与第二实施方式相同，通过绝缘层331的特性与绝缘层332的特性的组合，能够实现对绝缘膜330要求的特性。另外，由于能够通过绝缘层331从形成源电极141的处理(工序P330)的污染中，保护沟槽128的半导体层114的表面，所以能够抑制随着沟槽128的半导体层114与绝缘膜330之间的界面态密度的增加的界面特性的恶化。另外，由于能够通过自对准形成源电极141，所以能够抑制由设计余量引起的元件尺寸的扩大。另外，由于通过自对准，无需另外制作形成源电极141的掩模，所以能够抑制制造成本。
D.第四实施方式
D-1.半导体装置的结构
图19是示意性地表示第四实施方式的半导体装置400的结构的剖视图。第四实施方式的半导体装置400的结构除了为了形成主体电极444而各部的构造不同的点以外，与第一实施方式的半导体装置100相同。半导体装置400作为与半导体装置100不同的结构，具备凹陷429、主体电极444、绝缘膜430、源电极441以及保护电极443。
半导体装置400的凹陷429是从表面117贯通半导体层116遍及到半导体层114凹陷的凹部。在本实施方式中，凹陷429是通过针对半导体层114、116的干式蚀刻形成的构造。
半导体装置400的主体电极444是形成于凹陷429的第四电极。在本实施方式中，主体电极444以从凹陷429的内侧遍及到表面117的方式形成。主体电极444和与半导体层116邻接的半导体层114欧姆接触。在本实施方式中，主体电极444是在层叠了由钯(Pd)构成的层后进行了退火处理(热处理)的电极。
半导体装置400的源电极441除了形成在比主体电极444的外缘端444e靠外侧的点以外，与第一实施方式的源电极141相同。源电极441的外缘端441e被绝缘膜430覆盖。
半导体装置400的绝缘膜430是以与第一实施方式的绝缘膜130相同的方式形成的膜。绝缘膜430以从沟槽128通过半导体层116的表面117遍及到源电极441上的方式形成。绝缘膜430在比源电极441的外缘端441e靠内侧具有开口端430p。
半导体装置400的保护电极443是以与第一实施方式的保护电极143相同的方式形成的第三电极。保护电极443通过被绝缘膜430的开口端430p划定的开口部形成在源电极441上，并且以从源电极441上遍及到绝缘膜430上的比源电极441的外缘端441e靠内侧的方式形成。
D-2.半导体装置的制造方法
图20是表示第四实施方式的半导体装置400的制造方法的工序图。首先，制造者在使用MOCVD在基板110上依次形成了半导体层112、114、116后，通过干式蚀刻形成沟槽128以及凹陷429(工序P410)。
在形成了沟槽128以及凹陷429之后(工序P410)，制造者在凹陷429形成主体电极444(工序P432)。在本实施方式中，制造者在层叠了由钯(Pd)构成的层后进行退火处理(热处理)，从而形成主体电极444。
在形成了主体电极444后(工序P432)，制造者在半导体层116的表面117形成源电极441(工序P434)。形成源电极441的方法除了在主体电极444的外侧形成源电极441的点以外，与第一实施方式相同。在其它实施方式中，制造者也可以在形成了源电极441后形成主体电极444。
在形成了源电极441后(工序P434)，制造者依据第一实施方式，通过实施从形成绝缘膜的工序P140开始的工序，形成栅电极142、保护电极443以及漏电极145。经由上述工序，半导体装置400完成。
D-3.效果
根据以上说明的第四实施方式，与第一实施方式相同，实现制造成本的抑制以及元件的微细化，并且能够充分确保源电极441的欧姆特性。另外，能够通过主体电极444形成主体二极管。
E.第五实施方式
图21是示意性地表示第五实施方式的半导体装置500的结构的剖视图。第五实施方式的半导体装置500的结构除了为了形成主体电极444而各部的构造不同的点以外，与第一实施方式的半导体装置100相同。半导体装置500作为由半导体装置100不同的结构，具备凹陷429、主体电极444、绝缘膜530、源电极541、以及保护电极543。半导体装置500的凹陷429以及主体电极444与第四实施方式相同。
除了以从半导体层116的表面117上遍及到主体电极444上的方式形成半导体装置500的源电极541的点以外，与第一实施方式的源电极141相同。源电极541的外缘端541e被绝缘膜530覆盖。
半导体装置500的绝缘膜530是以与第一实施方式的绝缘膜130相同的方式形成的膜。绝缘膜530以从沟槽128通过半导体层116的表面117遍及到源电极541上的方式形成。绝缘膜530在比源电极541的外缘端541e靠内侧具有开口端530p。绝缘膜530的开口端530p位于比主体电极444的外缘端444e靠外侧。
半导体装置500的保护电极543是以与第一实施方式的保护电极143相同的方式形成的第三电极。保护电极543通过被绝缘膜530的开口端530p划定的开口部形成在源电极541上，并且以从源电极541上遍及到在绝缘膜530上的比源电极541的外缘端541e靠内侧的方式形成。
根据以上说明的第五实施方式，与第一实施方式相同，实现制造成本的抑制以及元件的微细化，并且能够充分确保源电极541的欧姆特性。另外，由于以从表面117遍及到主体电极444上的方式形成有源电极541，所以能够抑制由形成主体电极444的设计余量引起的元件尺寸的扩大。另外，能够通过主体电极444形成主体二极管。
F.第六实施方式
图22是示意性地表示第六实施方式的半导体装置600的结构的剖视图。第六实施方式的半导体装置600的结构除了具备绝缘膜630的点以外，与第五实施方式的半导体装置500相同。半导体装置600的绝缘膜630除了在比主体电极444的外缘端444e靠内侧具有开口端630p的点以外，与第五实施方式的绝缘膜530相同。
根据以上说明的第六实施方式，与第一实施方式相同，实现制造成本的抑制以及元件的微细化，并且能够充分确保源电极541的欧姆特性。另外，能够通过主体电极444形成主体二极管。另外，由于以从表面117遍及到主体电极444上的方式形成有源电极541，所以能够抑制由形成主体电极444的设计余量引起的元件尺寸的扩大。另外，绝缘膜630的开口端630p位于比主体电极444的外缘端444e靠内侧，从而能够通过绝缘膜630从在绝缘膜630形成被开口端630p划定的开口部的处理中，保护源电极541中与表面117接触的部分，所以能够进一步抑制源电极541的接触电阻。
G.第七实施方式
G-1.半导体装置的结构
图23是示意性地表示第七实施方式的半导体装置700的结构的剖视图。第七实施方式的半导体装置700的结构除了具备绝缘膜730点以外，与第五实施方式的半导体装置500相同。半导体装置700的绝缘膜730具有由双层的绝缘层731、732构成的多层构造。在其它实施方式中，绝缘膜730也可以具有由三层以上的绝缘层构成的多层构造。
绝缘膜730的绝缘层731是以从沟槽128遍及到表面117的源电极541的外缘端541e的方式形成的第一绝缘层。绝缘层731的开口端730p位于比主体电极444的外缘端444e靠内侧。绝缘膜730的绝缘层732是以从绝缘层731上遍及到源电极541上的方式形成的第二绝缘层。绝缘层732具有位于比源电极541的外缘端541e靠内侧的开口端730p。
在本实施方式中，构成绝缘层731的成分与构成绝缘层732的成分不同。在本实施方式中，绝缘层731主要由二氧化硅(SiO2)构成，绝缘层732主要由氮氧化锆(ZrOxNy(0.5≤x≤3，0≤y≤2))构成。在其它实施方式中，构成绝缘层732的成分也可以与构成绝缘层731的成分相同。
在本实施方式中，形成绝缘层731的方法与形成绝缘层732的方法不同。在本实施方式中，形成绝缘层731方法是原子层堆积法(ALD)，形成绝缘层732的方法是电子回旋共振溅射法(ECR)。
G-2.半导体装置的制造方法
图24是表示第七实施方式的半导体装置700的制造方法的工序图。首先，制造者在使用MOCVD在基板110上依次形成了半导体层112、114、116之后，通过干式蚀刻形成沟槽128以及凹陷429(工序P710)。
在形成了沟槽128以及凹陷429后(工序P710)，制造者以从沟槽128通过表面117遍及到凹陷429的方式形成绝缘层731(工序P722)。在本实施方式中，制造者通过原子层堆积法(ALD)，形成主要由二氧化硅(SiO2)构成的绝缘层731。
在形成了绝缘层731后(工序P722)，制造者在绝缘层731形成使表面117的一部分以及凹陷429露出的开口部(工序P724)。在本实施方式中，制造者通过湿式蚀刻在绝缘层731形成使凹陷429露出的开口部。
在形成了使凹陷429露出的开口部后(工序P724)，制造者在从开口部露出的表面117上形成主体电极444(工序P730)。在本实施方式中，制造者在层叠了由钯(Pd)构成的层后进行退火处理(热处理)，从而形成主体电极444。
在形成了主体电极444后(工序P730)，制造者依据第三实施方式，通过实施从形成开口部的工序P324开始的工序，形成源电极541、绝缘层732、栅电极142、保护电极543以及漏电极145。经由上述工序，半导体装置700完成。
G-3.效果
根据以上说明的第七实施方式，与第一实施方式相同，实现制造成本的抑制以及元件的微细化，并且能够充分确保源电极541的欧姆特性。另外，与第二实施方式相同，通过绝缘层731的特性与绝缘层732的特性的组合，能够实现对绝缘膜730要求的特性。另外，由于能够通过绝缘层731从形成源电极541的处理(工序P330)的污染中，保护沟槽128的半导体层114的表面，所以能够抑制随着沟槽128的半导体层114与绝缘膜730之间的界面态密度的增加的界面特性的恶化。另外，由于能够通过自对准形成源电极541，所以能够抑制由设计余量引起的元件尺寸的扩大。另外，由于通过自对准，无需另外制作形成源电极541的掩模，所以能够抑制制造成本。
另外，能够通过主体电极444形成主体二极管。另外，由于以从表面117遍及到主体电极444上的方式形成有源电极541，所以能够抑制由形成主体电极444的设计余量引起的元件尺寸的扩大。另外，绝缘膜730的开口端730p位于比主体电极444的外缘端444e靠内侧，从而能够通过绝缘膜730从在绝缘膜730形成被开口端730p划定的开口部的处理中，保护源电极541中与表面117接触的部分，所以能够进一步抑制源电极541的接触电阻。
H.第八实施方式
图25是示意性地表示第八实施方式的半导体装置800的结构的剖视图。在图25中以与图1相同的方式图示有XYZ轴。半导体装置800是GaN系的半导体装置。在本实施方式中，半导体装置800是具有凹陷构造的横型MISFET(Metal-Insulator-Semiconductor Field-Effect Transistor：金属-绝缘体-半导体场效应晶体管)。
半导体装置800具备基板810、半导体层812、半导体层814、以及半导体层816。半导体装置800作为形成于上述半导体层812、814、816的构造，具有凹陷828。半导体装置800还具备绝缘膜830、源电极841、栅电极842、保护电极843、844以及漏电极845。
半导体装置800的基板810是形成沿着X轴以及Y轴延伸的板状的半导体。在本实施方式中，基板810主要由硅(Si)构成。
半导体装置800的半导体层812是位于基板810的+Z轴方向侧，沿着X轴以及Y轴延伸的缓冲层。在本实施方式中，半导体层812具有在主要由氮化铝(AlN)构成的相对较薄的非掺杂层上，层叠了主要由氮化镓(GaN)构成的相对较厚的非掺杂层的多层构造。在本实施方式中，半导体层812是通过MOCVD形成在基板810上的层。
半导体装置800的半导体层814是位于半导体层812的+Z轴方向侧，沿着X轴以及Y轴沿延伸的载流子渡越层。在本实施方式中，半导体层814是主要由氮化镓(GaN)构成的非掺杂层。在本实施方式中，半导体层814是通过MOCVD形成在半导体层812上的层。
半导体装置800的半导体层816是位于半导体层814的+Z轴方向侧，沿着X轴以及Y轴沿延伸的阻挡层。半导体层816具有与凹陷828邻接的表面817。在本实施方式中，表面817是朝向+Z轴方向的面。在本实施方式中，半导体层816是主要由氮化铝镓(Al0.25Ga0.75N)构成的非掺杂层。半导体层816具有比作为载流子渡越层的半导体层814宽的禁带宽度，对半导体层814供给载流子。由于在半导体层814与半导体层816的异质结界面受正的极化电荷的影响，在半导体层814侧产生二维气体。在本实施方式中，半导体层816是通过MOCVD形成在半导体层814上的层。
半导体层816的材质并不局限于氮化铝镓(AlGaN)，也可以是氮化铝铟(AlInN)、氮化铝铟镓(AlGaInN)等其它氮化物。半导体层816并不局限于非掺杂层，也可以是掺杂层。半导体层816并不局限于单层，也可以是由材质以及掺杂浓度的至少一方不同的多个半导体层构成的半导体层，例如，也可以具有GaN/AlGaN、InGaN/AlGaN、InGaN/AlGaN/AlN等多层构造。在其它实施方式中，在半导体层814以及半导体层816上，也可以形成有由其它阻挡层以及其它载流子渡越层构成的构造。
半导体装置800的凹陷828是贯通半导体层816遍及半导体层814凹陷的凹部。在本实施方式中，凹陷828是通过针对半导体层814、816的干式蚀刻形成的构造。以在未对栅电极842施加栅极电压的状态下，源电极841和栅电极842之间的二维电子气与栅电极842和漏电极845之间的二维电子气充分分离的方式，设定凹陷828的深度。由此，实现抑制在未对栅电极842施加栅极电压的状态下在源电极841与漏电极845之间流动的电流的常断。
半导体装置800的绝缘膜830是具有电绝缘性的膜。绝缘膜830以从表面817以及凹陷828遍及到源电极841以及漏电极845上的方式形成。绝缘膜830在比源电极841的外缘端841e靠内侧具有开口端831p。绝缘膜830在比漏电极845的外缘端845e靠内侧具有开口端835p。在本实施方式中，绝缘膜830主要由二氧化硅(SiO2)构成。在本实施方式中，绝缘膜830是与第一实施方式的绝缘膜130相同的方式形成的膜。
半导体装置800的源电极841是与半导体层816的表面817的一部分欧姆接触的第一电极。源电极841的外缘端841e被绝缘膜830覆盖。在本实施方式中，源电极841是与第一实施方式的源电极141相同的方式形成的电极。
半导体装置800的栅电极842是经由绝缘膜830，从凹陷828遍及到其周边的表面817连续地形成的第二电极。在本实施方式中，栅电极842是以与第一实施方式的栅电极142相同的方式形成的电极。
半导体装置800的漏电极845是与半导体层816的表面817中比栅电极842还远离源电极841的部分欧姆接触的第一电极。漏电极845的外缘端845e被绝缘膜830覆盖。在本实施方式中，漏电极845是以与源电极841相同的方式形成的电极。
半导体装置800的保护电极843是通过绝缘膜830的被开口端831p划定的开口部形成在源电极841上，并且以从源电极841上遍及到绝缘膜830上的比源电极841的外缘端841e靠内侧的方式形成的第三电极。保护电极843的外缘端843e位于绝缘膜830的开口端831p与源电极841的外缘端841e之间。保护电极843由与构成栅电极842的成分相同的成分构成。保护电极843是以与第一实施方式的保护电极143相同的方式形成的电极。
半导体装置800的保护电极844是通过绝缘膜830的被开口端835p划定的开口部形成在漏电极845上，并且以从漏电极845上遍及到在绝缘膜830上的比漏电极845的外缘端845e靠内侧的方式形成的第三电极。保护电极844的外缘端844e位于绝缘膜830的开口端835p与漏电极845的外缘端845e之间。保护电极844由与构成栅电极842的成分相同的成分构成。保护电极844是以与保护电极843相同的方式形成的电极。
根据以上说明的第八实施方式，与第一实施方式相同，由于能够通过绝缘膜830以及保护电极843从干式蚀刻中保护源电极841，所以能够充分确保源电极841的欧姆特性。另外，由于能够通过绝缘膜830以及保护电极844从干式蚀刻中保护漏电极845，所以能够充分确保漏电极845的欧姆特性。另外，由于通过绝缘膜830覆盖源电极841的外缘端841e以及漏电极845的外缘端845e，所以与通过保护电极843完全覆盖源电极841并且通过保护电极844完全覆盖漏电极845的情况相比，能够抑制由形成栅电极842的设计余量引起的元件尺寸的扩大。因此，实现制造成本的抑制以及元件的微细化，并且能够充分确保源电极841以及漏电极845的欧姆特性。
I.第九实施方式
图26是示意性地表示第九实施方式的半导体装置900的结构的剖视图。在图26中以与图1相同的方式图示有XYZ轴。半导体装置900是GaN系的半导体装置。在本实施方式中，半导体装置900是横型HFET(Heterostructure Field-Effect Transistor：异质结场效应晶体管)。
半导体装置900除了在半导体层814、816未形成有凹陷828的点、形成有与绝缘膜830不同的绝缘膜930的点、形成有与栅电极842不同的栅电极942的点以外，与第八实施方式的半导体装置800相同。
除了从半导体层816的表面817遍及到源电极841以及漏电极845上的方式形成半导体装置900的绝缘膜930，在源电极841与漏电极845之间具有被开口端932p划定的开口部的点以外，与第八实施方式的绝缘膜830相同。
除了半导体装置900的栅电极942通过被绝缘膜930的开口端932p划定的开口部形成在半导体层816上，并且以从半导体层816上遍及到绝缘膜930上的方式形成的点以外，与第八实施方式的栅电极842相同。
根据以上说明的第九实施方式，与第八实施方式相同，实现制造成本的抑制以及元件的微细化，并且能够充分确保源电极841以及漏电极845的欧姆特性。
J.其它实施方式
本发明并不限于上述的实施方式、实施例、变形例，能够在不脱离其主旨的范围内以各种结构来实现。例如，与发明的概要的栏所记载的各方式中的技术特征对应的实施方式、实施例、变形例中的技术特征为了解决上述的技术问题的一部分或者全部，或者，为了实现上述的效果的一部分或者全部，能够适当地进行更换、组合。另外，若该技术特征在本说明书中不是作为必需的部分来说明的，则能够适当地删除。
应用本发明的半导体装置并不限于在上述实施方式中说明的纵型沟槽MOSFET、横型MISFET以及横型HFET，例如，也可以是绝缘栅双极晶体管(IGBT)等。
在上述实施方式中，基板的材质并不局限于氮化镓(GaN)，也可以是硅(Si)、蓝宝石(Al2O3)以及碳化硅(SiC)等的任意一种。在上述实施方式中，各半导体层的材质并不局限于氮化镓(GaN)，也可以是硅(Si)、碳化硅(SiC)以及砷化镓(GaAs)等的任意一种。
在上述的实施方式中，n型半导体层所包含的施主元素并不局限于硅(Si)，也可以是锗(Ge)、氧(O)等。
在上述的实施方式中，p型半导体层所包含的受主元素并不局限于镁(Mg)，也可以是锌(Zn)、碳(C)等。
在上述的实施方式中，绝缘膜的材质只要是具有电绝缘性的材质即可，除了二氧化硅(SiO2)以外，也可以是氮化硅(SiNx)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锆(ZrO2)、氧化铪(HfO2)、氮氧化硅(SiON)、氮氧化铝(AlON)、氮氧化锆(ZrON)、氮氧化铪(HfON)等的至少一个。绝缘膜可以是单层，也可以是双层以上。形成绝缘膜的方法并不局限于ALD，也可以是ECR溅射以及等离子体CVD等其它方法。
在上述实施方式中，各电极的材质不局限于上述材质，也可以是其它材质。
在上述实施方式4～7中，记载为主体电极444是形成于凹陷429的第四电极，但例如也可以通过离子注入、扩散等在半导体层114的一部分形成半导体层116，不形成凹陷429，而是在与半导体层116邻接的半导体层114上形成主体电极444。

Claims (13)

1.一种半导体装置，其特征在于，具备：
半导体层；
第一电极，其与所述半导体层的一部分欧姆接触；
绝缘膜，其以从所述半导体层上遍及到所述第一电极上的方式形成，所述绝缘膜在比所述第一电极的外缘端靠内侧具有开口部；
第二电极，其在与所述第一电极不同的位置，形成在所述绝缘膜上；以及
第三电极，其由与构成所述第二电极的成分相同的成分构成，经过所述开口部形成在所述第一电极上，并且以从所述第一电极上遍及到在所述绝缘膜上的比所述第一电极的所述外缘端靠内侧的方式形成。
2.根据权利要求1所述的半导体装置，其特征在于，
所述绝缘膜包含：
第一绝缘层，其以从所述半导体层上遍及到所述第一电极上的方式形成；和
第二绝缘层，其形成在所述第一绝缘层上。
3.根据权利要求1所述的半导体装置，其特征在于，
所述绝缘膜包含：
第一绝缘层，其形成在所述半导体层上；和
第二绝缘层，其以从所述第一绝缘层上遍及到所述第一电极上的方式形成。
4.根据权利要求2或者3所述的半导体装置，其特征在于，
构成所述第一绝缘层的成分与构成所述第二绝缘层的成分不同。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第一电极是源电极，
所述第二电极是栅电极。
6.根据权利要求1所述的半导体装置，其特征在于，
所述半导体层包含：
p型半导体层；和
n型半导体层，其与所述p型半导体层邻接并具有形成有所述第一电极的表面，
所述半导体装置还具备第四电极，该第四电极形成在所述p型半导体层上。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一电极与所述第四电极接触。
8.根据权利要求7所述的半导体装置，其特征在于，
所述绝缘膜的所述开口部位于比所述第四电极的外缘端靠内侧。
9.根据权利要求1所述的半导体装置，其特征在于，
所述半导体层主要由氮化镓(GaN)构成。
10.一种半导体装置的制造方法，其特征在于，
形成半导体层；
形成与所述半导体层的一部分欧姆接触的第一电极；
以从所述半导体层上遍及到所述第一电极上的方式形成绝缘膜；
在所述绝缘膜形成开口部，所述开口部在比所述第一电极的外缘端靠内侧使所述第一电极露出；
以从所述绝缘膜上遍及到所述第一电极上的方式形成电极层；以及
通过干式蚀刻将所述电极层分割为第二电极和第三电极，所述第二电极在与所述第一电极不同的位置，形成在所述绝缘膜以及所述半导体层的至少一方上，所述第三电极以从所述第一电极上遍及到在所述绝缘膜上的比所述第一电极的所述外缘端靠内侧的方式形成。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，
在形成所述第一电极之前，作为所述绝缘膜的一部分在所述半导体层上形成第一绝缘层，
在所述第一绝缘层形成使所述半导体层露出的第一开口部，
在从所述第一开口部露出的所述半导体层上形成所述第一电极，
以从所述第一绝缘层上遍及到所述第一电极上的方式，作为所述绝缘膜的一部分形成第二绝缘层，
作为所述开口部在所述第二绝缘层形成第二开口部。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
将形成所述第一开口部的掩模，作为形成所述第一电极的掩模来利用。
13.一种半导体装置，其特征在于，具备：
半导体层；
第一电极，其与所述半导体层的一部分欧姆接触；
绝缘膜，其以从所述半导体层上遍及到所述第一电极上的方式形成，所述绝缘膜在比所述第一电极的外缘端靠内侧具有开口部；
第二电极，其在与所述第一电极不同的位置，形成在所述绝缘膜以及所述半导体层的至少一方上；以及
第三电极，其由与构成所述第二电极的成分相同的成分构成，经过所述开口部形成在所述第一电极上，并且以从所述第一电极上遍及到在所述绝缘膜上的比所述第一电极的所述外缘端靠内侧的方式形成，
所述半导体层包含：
p型半导体层；和
n型半导体层，其与所述p型半导体层邻接并具有形成有所述第一电极的表面，
所述半导体装置还具备第四电极，该第四电极形成在所述p型半导体层上，
所述第一电极与所述第四电极接触。
CN201510612562.6A 2014-09-26 2015-09-23 半导体装置及其制造方法 Active CN105470304B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-196498 2014-09-26
JP2014196498A JP6194869B2 (ja) 2014-09-26 2014-09-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN105470304A CN105470304A (zh) 2016-04-06
CN105470304B true CN105470304B (zh) 2018-09-14

Family

ID=55585341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510612562.6A Active CN105470304B (zh) 2014-09-26 2015-09-23 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9831311B2 (zh)
JP (1) JP6194869B2 (zh)
CN (1) CN105470304B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6791083B2 (ja) * 2017-09-28 2020-11-25 豊田合成株式会社 半導体装置の製造方法
JP6927116B2 (ja) * 2018-03-28 2021-08-25 豊田合成株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3133759A1 (de) * 1981-08-04 1983-02-24 SILICONIX Inc., 95054 Santa Clara, Calif. Feldeffekttransistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237965A (ja) * 1985-08-13 1987-02-18 Tdk Corp 縦形半導体装置およびその製造方法
JPH023980A (ja) * 1988-06-22 1990-01-09 Nissan Motor Co Ltd 縦型電界効果トランジスタ
JPH06120356A (ja) * 1992-10-01 1994-04-28 Fujitsu Ltd 半導体装置及びその製造方法
JP3154364B2 (ja) 1994-01-28 2001-04-09 日亜化学工業株式会社 ｎ型窒化ガリウム系化合物半導体層の電極及びその形成方法
DE69425186T3 (de) 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
JP2637937B2 (ja) * 1995-01-30 1997-08-06 関西日本電気株式会社 電界効果トランジスタの製造方法
JP5420157B2 (ja) * 2007-06-08 2014-02-19 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
JP6007769B2 (ja) * 2012-12-14 2016-10-12 豊田合成株式会社 半導体装置
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3133759A1 (de) * 1981-08-04 1983-02-24 SILICONIX Inc., 95054 Santa Clara, Calif. Feldeffekttransistor

Also Published As

Publication number Publication date
JP2016072265A (ja) 2016-05-09
US20160093703A1 (en) 2016-03-31
US9831311B2 (en) 2017-11-28
CN105470304A (zh) 2016-04-06
JP6194869B2 (ja) 2017-09-13

Similar Documents

Publication Publication Date Title
TWI548087B (zh) 半導體裝置與其之製造方法
KR102065115B1 (ko) Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
US8940593B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability
US10074537B2 (en) Method of forming semiconductor structure having sets of III-V compound layers
JP6341077B2 (ja) 半導体装置の製造方法
TWI661554B (zh) 增強型高電子遷移率電晶體元件及其形成方法
JP2011198837A (ja) 半導体装置およびその製造方法
JP5332113B2 (ja) 半導体装置及びその製造方法
JP2008277640A (ja) 窒化物半導体素子
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
US20150021671A1 (en) Field-effect transistor and method of manufacturing thereof
KR20110122525A (ko) Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
JP2014045174A (ja) 窒化物半導体装置
JP5827529B2 (ja) 窒化物半導体装置およびその製造方法
JP2010267936A (ja) 窒化物半導体装置および窒化物半導体装置製造方法
JP7025853B2 (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
TW201838178A (zh) 半導體元件
JP2007165493A (ja) 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
CN105470304B (zh) 半导体装置及其制造方法
JP2016174067A (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2018160668A (ja) 窒化物半導体装置
JP6327139B2 (ja) 半導体装置およびその製造方法
US6933181B2 (en) Method for fabricating semiconductor device
KR101811808B1 (ko) Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant