JP2016174067A - 半導体装置およびその製造方法ならびに電力変換装置 - Google Patents

半導体装置およびその製造方法ならびに電力変換装置 Download PDF

Info

Publication number
JP2016174067A
JP2016174067A JP2015053019A JP2015053019A JP2016174067A JP 2016174067 A JP2016174067 A JP 2016174067A JP 2015053019 A JP2015053019 A JP 2015053019A JP 2015053019 A JP2015053019 A JP 2015053019A JP 2016174067 A JP2016174067 A JP 2016174067A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
electrode
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015053019A
Other languages
English (en)
Other versions
JP6406080B2 (ja
JP2016174067A5 (ja
Inventor
務 伊奈
Tsutomu Ina
務 伊奈
岡　徹
Toru Oka
徹 岡
田中　成明
Shigeaki Tanaka
成明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015053019A priority Critical patent/JP6406080B2/ja
Priority to US15/055,357 priority patent/US9685348B2/en
Publication of JP2016174067A publication Critical patent/JP2016174067A/ja
Publication of JP2016174067A5 publication Critical patent/JP2016174067A5/ja
Application granted granted Critical
Publication of JP6406080B2 publication Critical patent/JP6406080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】半導体装置においてエッチングによるオーミック電極の接触抵抗の増大を回避する。【解決手段】半導体装置の製造方法は、半導体層を形成する工程と；複数の金属層を積層したオーミック電極を、半導体層の上に形成する工程と；複数の金属層における最外層の材質とは異なる種類の他の金属から主に成る他の金属層を、オーミック電極の上に形成する工程と；オーミック電極の上から他の金属層をエッチングによって除去する工程と；エッチングを行った後、オーミック電極に熱処理を加える工程とを備える。【選択図】図３

Description

本発明は、半導体装置およびその製造方法ならびに電力変換装置に関する。
半導体装置（半導体デバイス、半導体素子）を製造する技術として、オーミック性を有する電極（オーミック電極）を半導体層に形成する技術が知られている（例えば、特許文献１を参照）。一般的に、半導体層に形成されるオーミック電極には、半導体層に対する密着性を確保しつつ接触抵抗（コンタクト抵抗）を抑制することが要求される。
特許文献１には、複数の電極層を積層した後、これらの電極層に熱処理（アニール処理、アニーリング）を加えることによって、オーミック電極を形成することが記載されている。
特開平７−２２１１０３号公報
複数の電極層に熱処理を加えたオーミック電極は、各電極層の金属が熱処理によって合金化するため、エッチングに対する耐性を十分に有していない場合がある。特許文献１の技術では、オーミック電極がエッチングに晒されることについて十分に考慮されていないため、半導体層に対するオーミック電極の接触抵抗（コンタクト抵抗）が増大する可能性があった。そのため、エッチングによるオーミック電極の接触抵抗の増大を回避する技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、半導体層を形成する工程と；複数の金属層を積層したオーミック電極を、前記半導体層の上に形成する工程と；前記複数の金属層における最外層の材質とは異なる種類の他の金属から主に成る他の金属層を、前記オーミック電極の上に形成する工程と；前記オーミック電極の上から前記他の金属層をエッチングによって除去する工程と；前記エッチングを行った後、前記オーミック電極に熱処理を加える工程とを備える。この形態によれば、各金属層に含まれる金属同士が熱処理によって合金化する前にエッチングを実施するため、エッチングによるオーミック電極の接触抵抗の増大を回避できる。
（２）上記形態の製造方法において、前記オーミック電極の上から前記他の金属層をエッチングによって除去する際、前記オーミック電極の上とは異なる部位に前記他の金属層の一部を残すことによって、前記オーミック電極とは異なる他の電極を形成してもよい。この形態によれば、エッチングによって他の電極を形成しながら、エッチングによるオーミック電極の接触抵抗の増大を回避できる。
（３）上記形態の製造方法において、前記エッチングは、ドライエッチングを含んでもよい。この形態によれば、ドライエッチングによるオーミック電極の接触抵抗の増大を回避できる。
（４）上記形態の製造方法において、前記ドライエッチングは、塩素を含むガスを用いてもよい。この形態によれば、塩素系ガスを用いたドライエッチングによるオーミック電極の接触抵抗の増大を回避できる。
（５）上記形態の製造方法において、前記オーミック電極を前記半導体層の上に形成する工程は、チタン（Ｔｉ）とバナジウム（Ｖ）との少なくとも１つの金属または合金から主に成る金属層を、前記複数の金属層のうち前記半導体層の上に形成される金属層として形成する工程を含んでもよい。この形態によれば、オーミック電極の接触抵抗を十分に低減できる。
（６）上記形態の製造方法において、前記オーミック電極を前記半導体層の上に形成する工程は、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）を含有する合金から主に成る金属層を、前記複数の金属層のうち前記最外層とは異なる金属層として形成する工程を含んでもよい。この形態によれば、オーミック電極の接触抵抗を十分に低減できる。
（７）上記形態の製造方法において、前記オーミック電極を前記半導体層の上に形成する工程は、パラジウム（Ｐｄ）と金（Ａｕ）と白金（Ｐｔ）との少なくとも１つの金属または合金から主に成る金属層を、前記最外層として形成する工程を含んでもよい。この形態によれば、最外層のエッチングに対する耐性を向上させることができる。
（８）上記形態の製造方法において、前記他の金属層を形成する工程は、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）を含有する合金から主に成る金属層を、前記他の金属層の少なくとも一部として形成する工程を含んでもよい。この形態によれば、他の金属層を除去する工程において他の金属層を容易に除去できる。
（９）上記形態の製造方法において、１分から６０分までの間、前記オーミック電極に前記熱処理を加えてもよい。この形態によれば、オーミック電極の接触抵抗を十分に低減できる。
（１０）上記形態の製造方法において、４００℃から７００℃までの雰囲気温度で、前記オーミック電極に前記熱処理を加えてもよい。この形態によれば、オーミック電極の接触抵抗を十分に低減できる。
（１１）上記形態の製造方法において、窒素（Ｎ２）から主に成る雰囲気ガスを用いて、前記オーミック電極に前記熱処理を加えてもよい。この形態によれば、オーミック電極の接触抵抗を十分に低減できる。
（１２）上記形態の製造方法において、前記半導体層は、窒化ガリウム（ＧａＮ）から主に成ってもよい。この形態によれば、窒化ガリウム系の半導体装置において、エッチングによるオーミック電極の接触抵抗の増大を回避できる。
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能であり、例えば、上記形態の製造方法を用いて製造された半導体装置、その半導体装置を備える電力変換装置、その電力変換装置が組み込まれた電気機器、並びに、その半導体装置を製造する製造装置などの形態で実現できる。
本願発明によれば、各金属層の金属が熱処理によって合金化する前にエッチングを実施するため、エッチングによるオーミック電極の接触抵抗の増大を回避できる。
電力変換装置の構成を示す説明図である。 第１実施形態における半導体装置の構成を模式的に示す断面図である。 第１実施形態における半導体装置の製造方法を示す工程図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 第２実施形態における半導体装置の構成を模式的に示す断面図である。 第３実施形態における半導体装置の構成を模式的に示す断面図である。 第４実施形態における半導体装置の構成を模式的に示す断面図である。 第５実施形態における半導体装置の構成を模式的に示す断面図である。 第６実施形態における半導体装置の構成を模式的に示す断面図である。 第７実施形態における半導体装置の構成を模式的に示す断面図である。
Ａ．第１実施形態
Ａ−１．電力変換装置の構成
図１は、電力変換装置１０の構成を示す説明図である。電力変換装置１０は、交流電源Ｅから負荷Ｒに供給される電力を変換する装置である。電力変換装置１０は、交流電源Ｅの力率を改善する力率改善回路の構成部品として、半導体装置１００と、制御回路２００と、４つのダイオードＤ１と、コイルＬと、ダイオードＤ２と、キャパシタＣとを備える。
電力変換装置１０において、４つのダイオードＤ１は、交流電源Ｅの交流電圧を整流するダイオードブリッジＤＢを構成する。ダイオードブリッジＤＢは、直流側の端子として、正極出力端Ｔｐと、負極出力端Ｔｎとを有する。コイルＬは、ダイオードブリッジＤＢの正極出力端Ｔｐに接続されている。ダイオードＤ２のアノード側は、コイルＬを介して正極出力端Ｔｐに接続されている。ダイオードＤ２のカソード側は、キャパシタＣを介して負極出力端Ｔｎに接続されている。負荷Ｒは、キャパシタＣと並列に接続されている。
電力変換装置１０の半導体装置１００は、ＦＥＴ（Field-Effect Transistor）である。半導体装置１００のソース側は、負極出力端Ｔｎに接続されている。半導体装置１００のドレイン側は、コイルＬを介して正極出力端Ｔｐに接続されている。半導体装置１００のゲート側は、制御回路２００に接続されている。電力変換装置１０の制御回路２００は、交流電源Ｅの力率が改善されるように、負荷Ｒに出力される電圧、および、ダイオードブリッジＤＢにおける電流に基づいて、半導体装置１００のソース−ドレイン間の電流を制御する。
Ａ−２．半導体装置の構成
図２は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図２には、相互に直交するＸＹＺ軸が図示されている。図２のＸＹＺ軸のうち、Ｘ軸は、図２の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図２のＸＹＺ軸のうち、Ｙ軸は、図２の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図２のＸＹＺ軸のうち、Ｚ軸は、図２の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図２のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。
本実施形態では、半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置１００は、基板１１０と、半導体層１１２と、半導体層１１４と、半導体層１１６とを備える。半導体装置１００は、これらの半導体層１１２，１１４，１１６に形成された構造として、トレンチ１２８を有する。半導体装置１００は、更に、ソース電極１３０と、絶縁膜１４０と、ゲート電極１５０と、ドレイン電極１６０とを備える。
半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成る。本明細書の説明において、「窒化ガリウム（ＧａＮ）から主に成る」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１８ｃｍ−３である。
半導体装置１００の半導体層１１２は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる第１の半導体層である。本実施形態では、半導体層１１２は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１２は、ｎ型の特性を有するｎ型半導体である。本実施形態では、半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１．０×１０１６ｃｍ−３である。本実施形態では、半導体層１１２の厚さ（Ｚ軸方向の長さ）は、約１０μｍ（マイクロメートル）である。本実施形態では、半導体層１１２は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって基板１１０の上に形成された層である。
半導体装置１００の半導体層１１４は、半導体層１１２の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる第２の半導体層である。本実施形態では、半導体層１１４は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１４は、ｐ型の特性を有するｐ型半導体である。本実施形態では、半導体層１１４は、マグネシウム（Ｍｇ）をアクセプタ元素として含有する。本実施形態では、半導体層１１４に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約１．０×１０１８ｃｍ−３である。本実施形態では、半導体層１１４の厚さ（Ｚ軸方向の長さ）は、約１．０μｍである。本実施形態では、半導体層１１４は、有機金属気相成長法（ＭＯＣＶＤ）によって半導体層１１２の上に形成された層である。
半導体装置１００の半導体層１１６は、半導体層１１４の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる第３の半導体層である。本実施形態では、半導体層１１６は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１６は、ｎ型の特性を有するｎ型半導体である。本実施形態では、半導体層１１６は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１６に含まれるケイ素（Ｓｉ）濃度の平均値は、約３．０×１０１８ｃｍ−３である。本実施形態では、半導体層１１６の厚さ（Ｚ軸方向の長さ）は、約０．３μｍである。本実施形態では、半導体層１１６は、有機金属気相成長法（ＭＯＣＶＤ）によって半導体層１１４の上に形成された層である。
半導体装置１００のトレンチ１２８は、半導体層１１６の＋Ｚ軸方向側から半導体層１１４を貫通し半導体層１１２にまで落ち込んだ溝部である。本実施形態では、トレンチ１２８は、半導体層１１２，１１４，１１６に対するドライエッチングによって形成された構造である。
半導体装置１００のソース電極１３０は、半導体層１１６における＋Ｚ軸方向側の表面にオーミック接触するオーミック電極である。ソース電極１３０の外縁は、絶縁膜１４０に覆われている。他の実施形態では、ソース電極１３０の外縁は、絶縁膜１４０に覆われていなくてもよい。本実施形態では、ソース電極１３０は、半導体層１１６側から順に、チタン（Ｔｉ）から主に成る金属層と、アルミニウム（Ａｌ）から主に成る金属層と、パラジウム（Ｐｄ）から主に成る金属層とを積層した後に、熱処理を加えることによって形成された電極である。他の実施形態では、ソース電極１３０は、半導体層１１６側から順に、チタン（Ｔｉ）から主に成る金属層と、アルミニウム（Ａｌ）から主に成る金属層と、モリブデン（Ｍｏ）から主に成る金属層と、パラジウム（Ｐｄ）から主に成る金属層とを積層した後に、熱処理を加えることによって形成された電極であってもよい。
半導体装置１００の絶縁膜１４０は、電気絶縁性を有する膜である。絶縁膜１４０は、トレンチ１２８からソース電極１３０の上にわたって形成されている。他の実施形態では、絶縁膜１４０は、トレンチ１２８からソース電極１３０の外縁端にわたって形成されていてもよい。絶縁膜１４０は、ソース電極１３０の外縁端より内側にコンタクトホール１４０ｈを有する。他の実施形態では、コンタクトホール１４０ｈは、ソース電極１３０の外縁端より外側に形成されていてもよい。コンタクトホール１４０ｈは、ソース電極１３０を絶縁膜１４０から露出させる開口部である。本実施形態では、絶縁膜１４０は、二酸化ケイ素（ＳｉＯ２）から主に成る。本実施形態では、絶縁膜１４０は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって形成された膜である。
半導体装置１００のゲート電極１５０は、絶縁膜１４０を介してトレンチ１２８の内側に形成された電極である。本実施形態では、ゲート電極１５０は、アルミニウム（Ａｌ）から主に成る。他の実施形態では、ゲート電極１５０は、絶縁膜１４０側から順に、窒化チタン（ＴｉＮ）から主に成る金属層と、アルミニウム（Ａｌ）から主に成る金属層とを積層した電極であってもよい。ゲート電極１５０に電圧が印加された場合、半導体層１１４に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極１３０とドレイン電極１６０との間に導通経路が形成される。
半導体装置１００のドレイン電極１６０は、基板１１０の−Ｚ軸方向側の表面にオーミック接触する電極である。本実施形態では、ドレイン電極１６０は、基板１１０側から順に、チタン（Ｔｉ）から主に成る金属層と、アルミニウム（Ａｌ）から主に成る金属層とを積層した後に、熱処理を加えることによって形成された電極である。
Ａ−３．半導体装置の製造方法
図３は、第１実施形態における半導体装置１００の製造方法を示す工程図である。まず、製造者は、半導体層１１２，１１４，１１６を形成する（工程Ｐ１１０）。本実施形態では、製造者は、結晶成長によって半導体層１１２，１１４，１１６を形成する。
図４は、製造途中（工程Ｐ１１０）にある半導体装置１００ａの構成を模式的に示す断面図である。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を用いて、窒化ガリウム（ＧａＮ）から主に成るｎ型半導体層である半導体層１１２を、基板１１０の上に形成する。その後、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を用いて、窒化ガリウム（ＧａＮ）から主に成るｐ型半導体層である半導体層１１４を、半導体層１１２の上に形成する。その後、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を用いて、窒化ガリウム（ＧａＮ）から主に成るｎ型半導体層である半導体層１１６を、半導体層１１４の上に形成する。これによって、製造者は、基板１１０の上に半導体層１１２，１１４，１１６が形成された半導体装置１００ａを得る。
図３の説明に戻り、半導体層１１２，１１４，１１６を形成した後（工程Ｐ１１０）、製造者は、半導体層１１２，１１４，１１６にトレンチ１２８を形成する（工程Ｐ１２０）。本実施形態では、製造者は、ドライエッチングによって半導体層１１２，１１４，１１６にトレンチ１２８を形成する。
図５は、製造途中（工程Ｐ１２０）にある半導体装置１００ｂの構成を模式的に示す断面図である。本実施形態では、製造者は、半導体装置１００ａにおける半導体層１１６の＋Ｚ軸方向側の表面に、二酸化ケイ素（ＳｉＯ２）から主に成るマスク層を、プラズマＣＶＤ（Chemical Vapor Deposition）によって形成する。その後、製造者は、フォトリソグラフィー技術およびエッチングを用いてトレンチ１２８に相当するマスク層の一部を除去することによって、マスク層からマスクパターンを形成する。その後、製造者は、塩素系ガスを用いたドライエッチングによって、半導体層１１２，１１４，１１６の部分のうち、マスクパターンから露出する部分を除去する。その後、製造者は、マスクパターンを除去する。これによって、製造者は、半導体層１１２，１１４，１１６にトレンチ１２８が形成された半導体装置１００ｂを得る。本実施形態では、製造者は、トレンチ１２８を形成した後、ｐ型半導体である半導体層１１４を活性化させるために、半導体装置１００ｂに熱処理を加える。
図３の説明に戻り、トレンチ１２８を形成した後（工程Ｐ１２０）、製造者は、ソース電極１３０の元となる電極１３０ｐを、半導体層１１６の上に形成する（工程Ｐ１３０）。本実施形態では、製造者は、複数の金属層を積層することによって電極１３０ｐを形成する。
図６は、製造途中（工程Ｐ１３０）にある半導体装置１００ｃの構成を模式的に示す断面図である。本実施形態では、製造者は、半導体層１１６の部位のうち電極１３０ｐを形成する部位を露出させるマスクパターンを、フォトレジストを用いて形成する。その後、製造者は、チタン（Ｔｉ）から主に成る金属層１３１を、蒸着によって半導体層１１６の上に形成する。その後、製造者は、アルミニウム（Ａｌ）から主に成る金属層１３２を、蒸着によって金属層１３１の上に形成する。その後、製造者は、パラジウム（Ｐｄ）から主に成る金属層１３３を、蒸着によって金属層１３２の上に形成する。その後、製造者は、マスクパターンを除去する。このようなリフトオフ工程を経て、製造者は、半導体層１１６の上に電極１３０ｐが形成された半導体装置１００ｃを得る。
図３の説明に戻り、電極１３０ｐを形成した後（工程Ｐ１３０）、製造者は、絶縁膜１４０の元となる絶縁膜１４０ｐを形成する（工程Ｐ１４０）。本実施形態では、製造者は、半導体装置１００ｃの＋Ｚ軸方向側における表面の全域にわたって、絶縁膜１４０ｐを形成する。
図７は、製造途中（工程Ｐ１４０）にある半導体装置１００ｄの構成を模式的に示す断面図である。本実施形態では、製造者は、原子層堆積法（ＡＬＤ）を用いて、二酸化ケイ素（ＳｉＯ２）から主に成る絶縁膜１４０ｐを形成する。これによって、製造者は、＋Ｚ軸方向側における表面の全域にわたって絶縁膜１４０ｐが形成された半導体装置１００ｄを得る。
図３の説明に戻り、絶縁膜１４０ｐを形成した後（工程Ｐ１４０）、製造者は、絶縁膜１４０ｐにコンタクトホール１４０ｈを形成する（工程Ｐ１４４）。本実施形態では、製造者は、ウェットエッチングによって絶縁膜１４０ｐにコンタクトホール１４０ｈを形成する。これによって、絶縁膜１４０ｐは、コンタクトホール１４０ｈを有する絶縁膜１４０になる。
図８は、製造途中（工程Ｐ１４４）にある半導体装置１００ｅの構成を模式的に示す断面図である。本実施形態では、製造者は、ウェットエッチングによって、絶縁膜１４０ｐの部位のうちコンタクトホール１４０ｈに相当する部位を、電極１３０ｐの上から除去する。これによって、製造者は、コンタクトホール１４０ｈを有する絶縁膜１４０が形成された１００ｅを得る。他の実施形態において、コンタクトホール１４０ｈをソース電極１３０の外縁端より外側に形成する場合、製造者は、絶縁膜１４０ｐを形成する工程（工程Ｐ１４０）からコンタクトホール１４０ｈを形成する工程（工程Ｐ１４４）までの工程を、トレンチ１２８を形成する工程（工程Ｐ１２０）とソース電極１３０を形成する工程（工程Ｐ１３０）との間に実施してもよい。
図３の説明に戻り、コンタクトホール１４０ｈを形成した後（工程Ｐ１４４）、製造者は、ゲート電極１５０の元となる金属層１５０ｐを形成する（工程Ｐ１５０）。半導体装置１００ｅの＋Ｚ軸方向側における表面の全域にわたって、金属層１５０ｐを形成する。
図９は、製造途中（工程Ｐ１５０）にある半導体装置１００ｆの構成を模式的に示す断面図である。本実施形態では、本実施形態では、製造者は、アルミニウム（Ａｌ）から主に成る金属層１５０ｐを、スパッタリング（sputtering）によって形成する。これによって、製造者は、＋Ｚ軸方向側における表面の全域にわたって金属層１５０ｐが形成された半導体装置１００ｆを得る。
図３の説明に戻り、金属層１５０ｐを形成した後（工程Ｐ１５０）、製造者は、ソース電極１３０の元となる電極１３０ｐの上から、エッチングによって金属層１５０ｐの一部を除去する（工程Ｐ１５４）。その際、製造者は、電極１３０ｐの上とは異なる部位であるトレンチ１２８の内側に金属層１５０ｐの一部を残すことによって、ゲート電極１５０を形成する。本実施形態では、製造者は、塩素を含むガスを用いる塩素系のドライエッチングによって、ゲート電極１５０を形成する。ドライエッチングに用いられるエッチングガスは、四塩化ケイ素（ＳｉＣｌ４）および三塩化ホウ素（ＢＣｌ３）の少なくとも一方を添加ガスとして含有してもよい。ドライエッチングに用いられるエッチングガスは、窒素ガスおよびアルゴンガスの少なくとも一方によって希釈されたガスであってもよい。
図１０は、製造途中（工程Ｐ１５４）にある半導体装置１００ｇの構成を模式的に示す断面図である。本実施形態では、製造者は、ゲート電極１５０に対応するマスクパターンを、フォトレジストを用いて形成する。その後、製造者は、塩素系のドライエッチングによって、電極１３０ｐの上から金属層１５０ｐの一部を除去する。その際、電極１３０ｐにおける最外層である金属層１３３は、エッチングによる浸食を防止するバリアメタルとして機能する。金属層１５０ｐの一部を除去した後、製造者は、マスクパターンを除去する。これによって、製造者は、電極１３０ｐおよびゲート電極１５０が形成された半導体装置１００ｇを得る。
図３の説明に戻り、ゲート電極１５０を形成した後（工程Ｐ１５４）、製造者は、ソース電極１３０の元となる電極１３０ｐに熱処理を加える（工程Ｐ１５８）。これによって、電極１３０ｐは、半導体層１１６に対して電極１３０ｐより小さな接触抵抗を有するソース電極１３０となる。
図１１は、製造途中（工程Ｐ１５８）にある半導体装置１００ｈの構成を模式的に示す断面図である。本実施形態では、製造者は、５分の間、窒素（Ｎ２）から主に成る雰囲気ガスを用いて、５５０℃の雰囲気温度で、電極１３０ｐに対して熱処理を加えた。これによって、製造者は、ソース電極１３０およびゲート電極１５０が形成された半導体装置１００ｈを得る。熱処理を実施する処理時間は、１分から６０分までの間であればよい。熱処理における雰囲気温度は、４００℃から７００℃までであればよい。熱処理に用いる雰囲気ガスは、窒素（Ｎ２）に限らず、不活性ガスであればよい。
図３の説明に戻り、ソース電極１３０を形成した後（工程Ｐ１５８）、製造者は、基板１１０の−Ｚ軸方向側にドレイン電極１６０を形成する（工程Ｐ１６０）。本実施形態では、製造者は、基板１１０の−Ｚ軸方向側に、チタン（Ｔｉ）から主に成る金属層を、蒸着によって形成する。その後、製造者は、チタン（Ｔｉ）から主に成る金属層の上に、アルミニウム（Ａｌ）から主に成る金属層を、蒸着によって形成する。その後、製造者は、これらの金属層に熱処理を加えることによって、ドレイン電極１６０を形成する。他の実施形態では、製造者は、電極１３０ｐに対する熱処理（工程Ｐ１５８）に先立って、ドレイン電極１６０の元となる金属層を形成し、その後、これらの金属層と電極１３０ｐとに対してまとめて熱処理（工程Ｐ１５８）を行ってもよい。これらの工程を経て、半導体装置１００が完成する。
Ａ−４．効果
以上説明した第１実施形態によれば、電極１３０ｐにおける金属層１３１，１３２，１３３に含まれる金属同士が熱処理（工程Ｐ１５８）によって合金化する前にエッチング（工程Ｐ１５４）を実施するため、エッチング（工程Ｐ１５４）によるソース電極１３０の接触抵抗の増大を回避できる。また、エッチング（工程Ｐ１５４）によってゲート電極１５０を形成しながら、エッチング（工程Ｐ１５４）によるソース電極１３０の接触抵抗の増大を回避できる。
Ｂ．第２実施形態
図１２は、第２実施形態における半導体装置１００Ｂの構成を模式的に示す断面図である。第２実施形態の半導体装置１００Ｂは、ボディ電極１７０Ｂを形成するために各部の構造が異なる点を除き、第１実施形態の半導体装置１００と同様である。半導体装置１００Ｂは、半導体装置１００と異なる構成として、リセス１２２Ｂと、ソース電極１３０Ｂと、ボディ電極１７０Ｂとを備える。
半導体装置１００Ｂのリセス１２２Ｂは、半導体層１１６の＋Ｚ軸方向側から半導体層１１４にわたって窪んだ凹部である。本実施形態では、リセス１２２Ｂは、半導体層１１４，１１６に対するドライエッチングによって形成された構造である。本実施形態では、製造者は、半導体層１１２，１１４，１１６を形成した後（工程Ｐ１１０）、トレンチ１２８を形成する前に（工程Ｐ１２０）、リセス１２２Ｂを形成する。
半導体装置１００Ｂのソース電極１３０Ｂは、ボディ電極１７０Ｂの外縁端より外側に形成されている点を除き、第１実施形態のソース電極１３０と同様である。
半導体装置１００Ｂのボディ電極１７０Ｂは、リセス１２２Ｂに形成された電極である。ボディ電極１７０Ｂは、半導体層１１４にオーミック接触する。本実施形態では、ボディ電極１７０Ｂは、パラジウム（Ｐｄ）から成る層を積層した後に熱処理を加えることによって形成された電極である。本実施形態では、製造者は、トレンチ１２８を形成した後（工程Ｐ１２０）、電極１３０ｐを形成する前に（工程Ｐ１３０）、ボディ電極１７０Ｂを形成する。
以上説明した第２実施形態によれば、第１実施形態と同様に、エッチング（工程Ｐ１５４）によるソース電極１３０Ｂの接触抵抗の増大を回避できる。
Ｃ．第３実施形態
図１３は、第３実施形態における半導体装置１００Ｃの構成を模式的に示す断面図である。第３実施形態の半導体装置１００Ｃは、ソース電極１３０Ｂに代えてソース電極１３０Ｃを備える点を除き、第２実施形態の半導体装置１００Ｂと同様である。半導体装置１００Ｃのソース電極１３０Ｃは、半導体層１１６の上からボディ電極１７０Ｂの上にわたって形成されている点を除き、第２実施形態のソース電極１３０Ｂと同様である。第３実施形態によれば、第２実施形態と同様に、エッチング（工程Ｐ１５４）によるソース電極１３０Ｃの接触抵抗の増大を回避できる。
Ｄ．第４実施形態
図１４は、第４実施形態における半導体装置１００Ｄの構成を模式的に示す断面図である。第４実施形態の半導体装置１００Ｄは、絶縁膜１４０に代えて絶縁膜１４０Ｄを備える点を除き、第３実施形態の半導体装置１００Ｃと同様である。半導体装置１００Ｄの絶縁膜１４０Ｄは、ボディ電極１７０Ｂの外縁端より内側にコンタクトホール１４０ｈを有する点を除き、第３実施形態の絶縁膜１４０と同様である。第４実施形態によれば、第３実施形態と同様に、エッチング（工程Ｐ１５４）によるソース電極１３０Ｃの接触抵抗の増大を回避できる。
Ｅ．第５実施形態
図１５は、第５実施形態における半導体装置１００Ｅの構成を模式的に示す断面図である。第５実施形態の半導体装置１００Ｅは、絶縁膜１４０に代えて絶縁膜１４０Ｅを備える点を除き、第３実施形態の半導体装置１００Ｃと同様である。半導体装置１００Ｅの絶縁膜１４０Ｅは、２層の絶縁層１４１，１４２から成る多層構造を有する。他の実施形態では、絶縁膜１４０Ｅは、３層以上の絶縁層から成る多層構造を有してもよい。
絶縁膜１４０Ｅの絶縁層１４１は、トレンチ１２８からソース電極１３０Ｃの外縁端にわたって形成された第１の絶縁層である。絶縁膜１４０Ｅの絶縁層１４２は、絶縁層１４１の上からソース電極１３０Ｃの上にわたって形成された第２の絶縁層である。絶縁層１４２は、ボディ電極１７０Ｂの外縁端より内側にコンタクトホール１４０ｈを有する。
本実施形態では、絶縁層１４１を構成する成分は、絶縁層１４２を構成する成分とは異なる。本実施形態では、絶縁層１４１は、二酸化ケイ素（ＳｉＯ２）から主に成り、絶縁層１４２は、酸窒化ジルコニウム（ＺｒＯｘＮｙ（０．５≦ｘ≦３、０≦ｙ≦２））から主に成る。他の実施形態では、絶縁層１４２を構成する成分は、絶縁層１４１を構成する成分と同じであってもよい。
本実施形態では、絶縁層１４１を形成する手法は、絶縁層１４２を形成する手法とは異なる。本実施形態では、絶縁層１４１を形成する手法は、原子層堆積法（ＡＬＤ）であり、絶縁層１４２を形成する手法は、電子サイクロトロン共鳴スパッタ法（ＥＣＲスパッタ法）である。
以上説明した第５実施形態によれば、第３実施形態と同様に、エッチング（工程Ｐ１５４）によるソース電極１３０Ｃの接触抵抗の増大を回避できる。
Ｆ．第６実施形態
図１６は、第６実施形態における半導体装置１００Ｆの構成を模式的に示す断面図である。半導体装置１００Ｆは、ＧａＮ系の半導体装置である。本実施形態では、半導体装置１００Ｆは、リセス構造を有する横型ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）である。
半導体装置１００Ｆは、基板１１０Ｆと、半導体層１１２Ｆと、半導体層１１４Ｆと、半導体層１１６Ｆとを備える。半導体装置１００Ｆは、これらの半導体層１１４Ｆ，１１６Ｆに形成された構造として、リセス１２８Ｆを有する。半導体装置１００Ｆは、更に、ソース電極１３０Ｆと、絶縁膜１４０Ｆと、ゲート電極１５０Ｆと、ドレイン電極１６０Ｆとを備える。
半導体装置１００Ｆの基板１１０Ｆは、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０Ｆは、ケイ素（Ｓｉ）から主に成る。
半導体装置１００Ｆの半導体層１１２Ｆは、基板１１０Ｆの＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がるバッファ層である。本実施形態では、半導体層１１２Ｆは、窒化アルミニウム（ＡｌＮ）から主に成る比較的に薄いアンドープ層の上に、窒化ガリウム（ＧａＮ）から主に成る比較的に厚いアンドープ層を積層した多層構造を有する。本実施形態では、半導体層１１２Ｆは、有機金属気相成長法（ＭＯＣＶＤ）によって基板１１０Ｆの上に形成された層である。
半導体装置１００Ｆの半導体層１１４Ｆは、半導体層１１２Ｆの＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がるキャリア走行層である。本実施形態では、半導体層１１４Ｆは、窒化ガリウム（ＧａＮ）から主に成るアンドープ層である。本実施形態では、半導体層１１４Ｆは、有機金属気相成長法（ＭＯＣＶＤ）によって半導体層１１２Ｆの上に形成された層である。
半導体装置１００Ｆの半導体層１１６Ｆは、半導体層１１４Ｆの＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる障壁層である。本実施形態では、半導体層１１６Ｆは、窒化アルミニウムガリウム（Ａｌ０．２５Ｇａ０．７５Ｎ）から主に成るアンドープ層である。半導体層１１６Ｆは、キャリア走行層である半導体層１１４Ｆより広い禁制帯幅を有し、半導体層１１４Ｆに対してキャリアを供給する。半導体層１１４Ｆと半導体層１１６Ｆとのヘテロ接合界面には、正の分極電荷の影響によって、半導体層１１４Ｆ側に二次元ガスが発生する。本実施形態では、半導体層１１６Ｆは、有機金属気相成長法（ＭＯＣＶＤ）によって半導体層１１４Ｆの上に形成された層である。
半導体層１１６Ｆの材質は、窒化アルミニウムガリウム（ＡｌＧａＮ）に限らず、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化アルミニウムインジウムガリウム（ＡｌＧａＩｎＮ）など他の窒化物であってもよい。半導体層１１６Ｆは、アンドープ層に限らず、ドーピング層であってもよい。半導体層１１６Ｆは、単層に限らず、材質およびドーピング濃度の少なくとも一方が異なる複数の半導体層から成る半導体層であってもよく、例えば、ＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＡｌＧａＮ／ＡｌＮなどの多層構造を有してもよい。他の実施形態では、半導体層１１４Ｆおよび半導体層１１６Ｆの上に、他の障壁層および他のキャリア走行層から成る構造が形成されていてもよい。
半導体装置１００Ｆのリセス１２８Ｆは、半導体層１１６Ｆを貫通して半導体層１１４Ｆにわたって窪んだ凹部である。本実施形態では、リセス１２８Ｆは、半導体層１１４Ｆ，１１６Ｆに対するドライエッチングによって形成された構造である。リセス１２８Ｆの深さは、ゲート電極１５０Ｆにゲート電圧が印加されていない状態で、ソース電極１３０Ｆとゲート電極１５０Ｆとの間の二次元電子ガスと、ゲート電極１５０Ｆとドレイン電極１６０Ｆとの間の二次元電子ガスとが十分に分離されるように、設定されている。これによって、ゲート電極１５０Ｆにゲート電圧が印加されていない状態でソース電極１３０Ｆとドレイン電極１６０Ｆとの間を流れる電流を抑制するノーマリーオフが実現される。
半導体装置１００Ｆの絶縁膜１４０Ｆは、電気絶縁性を有する膜である。絶縁膜１４０Ｆは、半導体層１１６Ｆの表面およびリセス１２８Ｆから、ソース電極１３０Ｆおよびドレイン電極１６０Ｆの上にわたって形成されている。絶縁膜１４０Ｆは、ソース電極１３０Ｆの外縁端より内側にコンタクトホール１４３ｈを有する。絶縁膜１４０Ｆは、ドレイン電極１６０Ｆの外縁端より内側にコンタクトホール１４６ｈを有する。本実施形態では、絶縁膜１４０Ｆは、二酸化ケイ素（ＳｉＯ２）から主に成る。本実施形態では、絶縁膜１４０Ｆは、第１実施形態の絶縁膜１４０と同様に形成された膜である。
半導体装置１００Ｆのソース電極１３０Ｆは、半導体層１１６Ｆにオーミック接触するオーミック電極である。ソース電極１３０Ｆの外縁は、絶縁膜１４０Ｆに覆われている。本実施形態では、ソース電極１３０Ｆは、第１実施形態のソース電極１３０と同様に形成された電極である。
半導体装置１００Ｆのゲート電極１５０Ｆは、絶縁膜１４０Ｆを介して、リセス１２８Ｆおよびその周辺にわたって連続的に形成された電極である。本実施形態では、ゲート電極１５０Ｆは、第１実施形態のゲート電極１５０と同様に形成された電極である。
半導体装置１００Ｆのドレイン電極１６０Ｆは、半導体層１１６Ｆのうちソース電極１３０Ｆからゲート電極１５０Ｆより離れた部分にオーミック接触するオーミック電極である。ドレイン電極１６０Ｆの外縁は、絶縁膜１４０Ｆに覆われている。本実施形態では、ドレイン電極１６０Ｆは、ソース電極１３０Ｆと同様に形成された電極である。
以上説明した第６実施形態によれば、第１実施形態と同様に、エッチング（工程Ｐ１５４）によるソース電極１３０Ｆの接触抵抗の増大を回避できる。また、ソース電極１３０Ｆと同様に、エッチング（工程Ｐ１５４）によるドレイン電極１６０Ｆの接触抵抗の増大を回避できる。
Ｇ．第７実施形態
図１７は、第７実施形態における半導体装置１００Ｇの構成を模式的に示す断面図である。本実施形態では、半導体装置１００Ｇは、横型ＨＦＥＴ（Heterostructure Field-Effect Transistor）である。
半導体装置１００Ｇは、リセス１２８Ｆが形成されていない点、絶縁膜１４０Ｆに代えて絶縁膜１４０Ｇを備える点、ゲート電極１５０Ｆに代えてゲート電極１５０Ｇを備える点を除き、第６実施形態の半導体装置１００Ｆと同様である。
半導体装置１００Ｇの絶縁膜１４０Ｇは、半導体層１１６Ｆの表面からソース電極１３０Ｆおよびドレイン電極１６０Ｆの上にわたって形成され、ソース電極１３０Ｆとドレイン電極１６０Ｆとの間にコンタクトホール１４５ｈを有する点を除き、第６実施形態の絶縁膜１４０Ｆと同様である。
半導体装置１００Ｇのゲート電極１５０Ｇは、絶縁膜１４０Ｇのコンタクトホール１４５ｈを通じて半導体層１１６Ｆの上に形成されるとともに、半導体層１１６Ｆの上から絶縁膜１４０Ｇの上にわたって形成されている点を除き、第６実施形態のゲート電極１５０Ｆと同様である。
以上説明した第７実施形態によれば、第６実施形態と同様に、エッチング（工程Ｐ１５４）によるソース電極１３０Ｆの接触抵抗の増大を回避できる。また、ソース電極１３０Ｆと同様に、エッチング（工程Ｐ１５４）によるドレイン電極１６０Ｆの接触抵抗の増大を回避できる。
Ｈ．他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチＭＯＳＦＥＴ、横型ＭＩＳＦＥＴおよび横型ＨＦＥＴに限られず、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などであってもよい。
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ２Ｏ３）および炭化ケイ素（ＳｉＣ）などのいずれであってもよい。上述の実施形態において、各半導体層の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化物半導体、ダイヤモンド、酸化ガリウム（Ｇａ２Ｏ３）、ヒ化ガリウム（ＧａＡｓ）およびリン化インジウム（ＩｎＰ）などのいずれであってもよい。
上述の実施形態において、ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
上述の実施形態において、ｐ型半導体層に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素（ＳｉＯ２）の他、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。絶縁膜は、単層であってもよいし、２層以上であってもよい。絶縁膜を形成する手法は、ＡＬＤに限らず、ＥＣＲスパッタ法およびプラズマＣＶＤなどの他の手法であってもよい。
上述の実施形態において、各電極の材質は、上述の材質に限らず、他の材質であってもよい。例えば、金属層１３１は、チタン（Ｔｉ）とバナジウム（Ｖ）との少なくとも１つの金属または合金から主に成る金属層であってもよい。これによって、電極の接触抵抗を十分に低減できる。また、金属層１３２は、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）を含有する合金から主に成る金属層であってもよい。これによって、オーミック電極のオーミック性を向上させることができる。また、金属層１３３は、パラジウム（Ｐｄ）と金（Ａｕ）と白金（Ｐｔ）との少なくとも１つの金属または合金から主に成る金属層であってもよい。これによって、金属層１３３のエッチングに対する耐性を向上させることができる。
１０…電力変換装置
１００，１００Ｂ〜１００Ｇ…半導体装置
１００ａ〜１００ｈ…半導体装置
１１０，１１０Ｆ…基板
１１２…半導体層
１１２Ｆ…半導体層
１１４…半導体層
１１４Ｆ…半導体層
１１６…半導体層
１１６Ｆ…半導体層
１２２Ｂ…リセス
１２８…トレンチ
１２８Ｆ…リセス
１３０，１３０Ｂ，１３０Ｃ，１３０Ｆ…ソース電極
１３０ｐ…電極
１３１，１３２，１３３…金属層
１４０，１４０Ｄ，１４０Ｅ，１４０Ｆ，１４０Ｇ…絶縁膜
１４０ｈ…コンタクトホール
１４０ｐ…絶縁膜
１４１，１４２…絶縁層
１４３ｈ，１４５ｈ，１４６ｈ…コンタクトホール
１５０，１５０Ｆ，１５０Ｇ…ゲート電極
１５０ｐ…金属層
１６０，１６０Ｆ…ドレイン電極
１７０Ｂ…ボディ電極
２００…制御回路
Ｃ…キャパシタ
ＣＶＤ…プラズマ
Ｄ１…ダイオード
Ｄ２…ダイオード
ＤＢ…ダイオードブリッジ
Ｅ…交流電源
ＨＦＥＴ…横型
Ｌ…コイル
Ｒ…負荷
Ｔｎ…負極出力端
Ｔｐ…正極出力端

Claims (14)

  1. 半導体装置の製造方法であって、
    半導体層を形成する工程と、
    複数の金属層を積層したオーミック電極を、前記半導体層の上に形成する工程と、
    前記複数の金属層における最外層の材質とは異なる種類の他の金属から主に成る他の金属層を、前記オーミック電極の上に形成する工程と、
    前記オーミック電極の上から前記他の金属層をエッチングによって除去する工程と、
    前記エッチングを行った後、前記オーミック電極に熱処理を加える工程と
    を備える半導体装置の製造方法。
  2. 前記オーミック電極の上から前記他の金属層をエッチングによって除去する際、前記オーミック電極の上とは異なる部位に前記他の金属層の一部を残すことによって、前記オーミック電極とは異なる他の電極を形成する、請求項１に記載の半導体装置の製造方法。
  3. 前記エッチングは、ドライエッチングを含む、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記ドライエッチングは、塩素を含むガスを用いる、請求項３に記載の半導体装置の製造方法。
  5. 前記オーミック電極を前記半導体層の上に形成する工程は、チタン（Ｔｉ）とバナジウム（Ｖ）との少なくとも１つの金属または合金から主に成る金属層を、前記複数の金属層のうち前記半導体層の上に形成される金属層として形成する工程を含む、請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法。
  6. 前記オーミック電極を前記半導体層の上に形成する工程は、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）を含有する合金から主に成る金属層を、前記複数の金属層のうち前記最外層とは異なる金属層として形成する工程を含む、請求項１から請求項５までのいずれか一項に記載の半導体装置の製造方法。
  7. 前記オーミック電極を前記半導体層の上に形成する工程は、パラジウム（Ｐｄ）と金（Ａｕ）と白金（Ｐｔ）との少なくとも１つの金属または合金から主に成る金属層を、前記最外層として形成する工程を含む、請求項１から請求項６までのいずれか一項に記載の半導体装置の製造方法。
  8. 前記他の金属層を形成する工程は、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）を含有する合金から主に成る金属層を、前記他の金属層の少なくとも一部として形成する工程を含む、請求項１から請求項７までのいずれか一項に記載の半導体装置の製造方法。
  9. １分から６０分までの間、前記オーミック電極に前記熱処理を加える、請求項１から請求項８までのいずれか一項に記載の半導体装置の製造方法。
  10. ４００℃から７００℃までの雰囲気温度で、前記オーミック電極に前記熱処理を加える、請求項１から請求項９までのいずれか一項に記載の半導体装置の製造方法。
  11. 窒素（Ｎ２）から主に成る雰囲気ガスを用いて、前記オーミック電極に前記熱処理を加える、請求項１から請求項１０までのいずれか一項に記載の半導体装置の製造方法。
  12. 前記半導体層は、窒化ガリウム（ＧａＮ）から主に成る、請求項１から請求項１１までのいずれか一項に記載の半導体装置の製造方法。
  13. 請求項１から請求項１２までのいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置。
  14. 請求項１３に記載の半導体装置を備える電力変換装置。
JP2015053019A 2015-03-17 2015-03-17 半導体装置の製造方法 Active JP6406080B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015053019A JP6406080B2 (ja) 2015-03-17 2015-03-17 半導体装置の製造方法
US15/055,357 US9685348B2 (en) 2015-03-17 2016-02-26 Semiconductor device, method of manufacturing the same and power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015053019A JP6406080B2 (ja) 2015-03-17 2015-03-17 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2016174067A true JP2016174067A (ja) 2016-09-29
JP2016174067A5 JP2016174067A5 (ja) 2017-08-03
JP6406080B2 JP6406080B2 (ja) 2018-10-17

Family

ID=56924993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015053019A Active JP6406080B2 (ja) 2015-03-17 2015-03-17 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9685348B2 (ja)
JP (1) JP6406080B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7167793B2 (ja) 2019-03-22 2022-11-09 豊田合成株式会社 半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
FR3113187B1 (fr) * 2020-07-28 2022-09-02 Commissariat Energie Atomique Diode semiconductrice et procédé de fabrication d'une telle diode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020568A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置
JPS647571A (en) * 1987-06-29 1989-01-11 Nec Corp Manufacture of semiconductor device
JPH03292744A (ja) * 1990-01-24 1991-12-24 Toshiba Corp 化合物半導体装置およびその製造方法
JP2011071206A (ja) * 2009-09-24 2011-04-07 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
JP2012109492A (ja) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd 化合物半導体装置
JP2014057012A (ja) * 2012-09-13 2014-03-27 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2014089993A (ja) * 2012-10-29 2014-05-15 Sumitomo Electric Device Innovations Inc 半導体装置およびその製造方法
JP2014143291A (ja) * 2013-01-24 2014-08-07 Toyoda Gosei Co Ltd 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154364B2 (ja) 1994-01-28 2001-04-09 日亜化学工業株式会社 ｎ型窒化ガリウム系化合物半導体層の電極及びその形成方法
EP0952617B1 (en) 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
KR101316634B1 (ko) * 2006-09-29 2013-10-15 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
JP2008112834A (ja) * 2006-10-30 2008-05-15 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置の製造方法
KR100949571B1 (ko) * 2008-01-21 2010-03-25 포항공과대학교 산학협력단 광양자테 레이저 및 그 제조 방법
KR101718528B1 (ko) * 2010-08-26 2017-03-22 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
US9305788B2 (en) * 2012-10-29 2016-04-05 Sumitomo Electric Device Innovations, Inc. Method of fabricating semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020568A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置
JPS647571A (en) * 1987-06-29 1989-01-11 Nec Corp Manufacture of semiconductor device
JPH03292744A (ja) * 1990-01-24 1991-12-24 Toshiba Corp 化合物半導体装置およびその製造方法
JP2011071206A (ja) * 2009-09-24 2011-04-07 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
JP2012109492A (ja) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd 化合物半導体装置
JP2014057012A (ja) * 2012-09-13 2014-03-27 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2014089993A (ja) * 2012-10-29 2014-05-15 Sumitomo Electric Device Innovations Inc 半導体装置およびその製造方法
JP2014143291A (ja) * 2013-01-24 2014-08-07 Toyoda Gosei Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7167793B2 (ja) 2019-03-22 2022-11-09 豊田合成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6406080B2 (ja) 2018-10-17
US9685348B2 (en) 2017-06-20
US20160276172A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
JP5200936B2 (ja) 電界効果トランジスタおよびその製造方法
JP6211804B2 (ja) 半導体装置
WO2012053071A1 (ja) 半導体装置及びその製造方法
JP2006245317A (ja) 半導体装置およびその製造方法
JP6330705B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6561874B2 (ja) 縦型トランジスタおよび電力変換装置
US20160260832A1 (en) Semiconductor device, method of manufacturing the same and power converter
TW201737395A (zh) 半導體裝置及半導體裝置的製造方法
JP2013033918A (ja) 高電子移動度トランジスタ及びその製造方法
JP6406080B2 (ja) 半導体装置の製造方法
JP2017135174A (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
US9349856B2 (en) Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
US10497572B2 (en) Method for manufacturing semiconductor device
JP5673501B2 (ja) 化合物半導体装置
US20170092754A1 (en) Semiconductor device and power converter
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP6485299B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US9831311B2 (en) Semiconductor device and method of manufacturing the same
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP2018160668A (ja) 窒化物半導体装置
US9653564B2 (en) Semiconductor device and method of manufacturing the same
JP6485303B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2013120846A (ja) 電界効果トランジスタ
JP2016111254A (ja) 半導体装置およびその製造方法
JP6176131B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R150 Certificate of patent or registration of utility model

Ref document number: 6406080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150