JP2014057012A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014057012A JP2014057012A JP2012202128A JP2012202128A JP2014057012A JP 2014057012 A JP2014057012 A JP 2014057012A JP 2012202128 A JP2012202128 A JP 2012202128A JP 2012202128 A JP2012202128 A JP 2012202128A JP 2014057012 A JP2014057012 A JP 2014057012A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- electrode
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】 GaNから成る基板110に半導体層を形成する。次に、基板110の窒素面(N面)に、Cl2 を用いたドライエッチングを施す。これにより、基板110の窒素面(N面)に、多数のピットXが形成される。そして、エッチングされた基板110の窒素面(N面)にドレイン電極D1を形成する。そして、ソース電極S1およびゲート電極G1を形成した後に、オーミックアロイ工程を実施する。
【選択図】図2
Description
1.縦型構造の半導体装置
本実施形態に係るパワーデバイス100を図1に示す。パワーデバイス100は、npnトランジスタ型の縦型構造の半導体装置である。パワーデバイス100には、図1中の下側に示すように、ドレイン電極D1が形成されている。そして、ドレイン電極D1の形成面の反対側の面に、図1中の上側に示すように、ゲート電極G1と、ソース電極S1とが形成されている。
2−1.電極の構造
本実施形態のパワーデバイス100は、ドレイン電極D1の製造方法に特徴を有している。図2に示すように、ドレイン電極D1は、第1金属層D11と、第2金属層D12と、第3金属層D13と、第4金属層D14と、を有している。各層の形成順序は、基板110から順に、第1金属層D11、第2金属層D12、第3金属層D13、第4金属層D14である。
金属層 材質 厚み
第4金属層 Au 10nm以上 100nm以下
第3金属層 Ni 10nm以上 100nm以下
第2金属層 Al 10nm以上 100nm以下
第1金属層 Ti 10nm以上 100nm以下
基板 GaN
図2に示すように、基板110の面110aには、複数のピットXが形成されている。面110aは、GaN層の窒素面(N面)である。また、面110aの全面にわたって電極が形成されることとなる。そのため、面110aは、電極が形成される電極形成領域である。
このピットXは、後述するドライエッチング工程により形成されたものである。ピットの外径は、0.2μm以上1μm以下の程度である。また、ピットXは、基板110の窒素面(N面)の反対側の面(Ga面)まで貫通していない。平均ピット密度は、例えば、4.0×106 個/cm2 以上3.0×107 個/cm2 以下の範囲内である。また、後述するように、2.0×108 個/cm2 以下の平均ピット密度でピットを形成することもできる。
接触抵抗率の上昇の原因である加工変質層を取り除くために、基板110の窒素面(N面)にドライエッチングを行う。エッチングガスはCl2 である。このエッチングによりピットXが形成される。そのエッチング条件を次の表2に示す。ただし、これらはあくまで例示であり、表2に示した数値以外の数値を用いてもよい。このエッチングにより除去する基板110の層、すなわち半導体の厚みを50nm以上とする。この除去層の厚みが50nmより薄いと、十分な大きさのピットXが得られない。後述する実施例1では、除去層の厚みを600nmとした。前述のとおり、このドライエッチングは、加工変質層を取り除くまで行う。そのため、除去層の厚みは、加工変質層の厚みによって変わる。そこで、除去層の厚みを1mm以下とする。エッチング時間が長すぎると、ドライエッチング装置のチャンバーが汚れるおそれがある。そして、その汚れの影響により、製造されるパワーデバイス100の品質が悪くなるおそれがある。
Cl2 の流量 10sccm以上50sccm以下
ICP Power 100W以上500W以下
Bias Power 30W以上150W以下
処理時間 10秒以上3000秒以下
ここで、半導体装置の製造方法について説明する。
まず、有機金属気相成長法(MOCVD法)により、III 族窒化物系化合物半導体の結晶をエピタキシャル成長させる半導体層形成工程を行う。具体的には、基板110の主面の上に、n型層120と、p型層130と、n型層140とを、この順序で形成する。これにより、基板110に各半導体層の形成された積層体が形成される。
次に、ドライエッチングにより、半導体層に凹凸形状を形成する。これにより、図1に示した台形形状およびトレンチ160がストライプ状に形成される。このエッチングには、例えば、Cl2 を用いることができる。または、SiCl4 等の他のガスを用いてもよい。または、その他のドライエッチングもしくはウェットエッチングを用いてもよい。
続いて、電極形成工程を行う。ここでは、n型層140の上にソース電極S1を形成する。
次に、絶縁膜150を形成する。その形成箇所は、図1の上側の面である。具体的には、n型層120の側面と、p型層130の側面と、n型層140の側面および表面と、ソース電極S1の側面および表面と、トレンチ160の箇所を覆うように、絶縁膜150を形成する。ドレイン電極D1を形成する側の面には、絶縁膜を形成しない。ただし、ドレイン電極D1の側にも絶縁膜を部分的に形成してもよい。
続いて、Cl2 を用いて基板110の窒素面(N面)にドライエッチングを行う。ここで、ドライエッチングを図2の面110aの全面にわたって行う。ドレイン電極D1を形成するための電極形成領域は、面110aの全面にわたっているからである。これにより、基板110の窒素面に図2に示したようなピットXが形成される。もちろん、この段階では、ドレイン電極D1は、未だ形成されていない。
次に、ドライエッチング処理を施された基板110の面110a、すなわちピットが形成された窒素面(N面)の電極形成領域に、ドレイン電極D1を形成する。そのためにまず、GaN基板110の窒素面の上に第1金属層D11を形成する。次に、第1金属層D11の上に第2金属層D12を形成する。そして、第2金属層D12の上に第3金属層D13を形成する。第3金属層D13の上に第4金属層D14を形成する。これにより、図2に示した電極構造が形成される。
次に、ゲート電極G1を形成する。その形成箇所は、絶縁膜150の上であって、トレンチ160の形成されている箇所である。
次に、熱処理工程を行う。この熱処理工程は、基板110とドレイン電極D1との間の接触抵抗を小さくするためのオーミックアロイ工程である。熱処理工程での熱処理温度は、400℃以上650℃以下の範囲内である。この熱処理工程は、電極を形成した後であれば、いつ行ってもよい。熱処理温度が、それほど高くないため、その後の他の工程と入れ換えてもよい。なお、この熱処理工程により、他の電極と半導体層とのオーミックコンタクトをとることとしてもよい。また、別途熱処理工程を設けてもよい。もちろん、一度に複数の電極についてオーミックコンタクトをとるようにすれば、サイクルタイムは短くて済む。
供給ガスの種類 窒素ガス
基板温度 400℃以上650℃以下
処理時間 5秒以上2000秒以下
そして、最後にBHF溶液(NH4 F/HF/H2 0)を用いて、パワーデバイス100にウェットエッチングを実施する。これにより、パワーデバイス100の表面に残留している絶縁膜等を除去する。なお、BHF溶液の代わりに、DHF溶液(希フッ酸)やHCl溶液を用いてもよい。
5−1.表面写真
図3は、Cl2 を用いてドライエッチングした後の導電性GaN基板の窒素面を示す顕微鏡写真である。エッチング条件は、表4のとおりである。直径1μm以下のピットが多数形成されている。この平均ピット密度は、1.3×107 個/cm2 である。ただし、エッチング条件を変えることで、これ以外のピット密度でピットを形成することができる。
エッチング対象 GaN基板(窒素面)
Cl2 の流量 30sccm
次に、導電性GaN基板の窒素面(N面)にドライエッチング工程およびオーミックアロイ工程を施した後に接触抵抗率を測定した。そのときのドライエッチング工程およびオーミックアロイ工程における条件を表5に示す。ここで、ドライエッチングにおける除去層の厚みを80nmまたは600nmとした。除去層とは、ドライエッチングにより除去される半導体の表面層のことである。
ドライエッチング工程
エッチング対象 GaN基板(窒素面)
ガスの流量 30sccm
除去層の厚み 80nmまたは600nm
ICP Power 300W
Bias Power 45W(80nm)100W(600nm)
オーミックアロイ工程
オーミックアロイ温度 400℃
オーミックアロイ時間 1800秒
エッチング条件
ガス 深さ 処理時間 Power
(nm) (秒) (W)
実施例1 Cl2 600 100 100
実施例2 Cl2 80 50 45
比較例1 SiCl4 80 495 100
実験結果
ガス 平均ピット密度 接触抵抗率
(個/cm2 ) (Ωcm2 )
実施例1 Cl2 1.3×107 2.8×10-5
実施例2 Cl2 5.0×106 3.4×10-5
比較例1 SiCl4 3.0×106 1.6×10-4
6−1.電極形成領域
本実施形態では、ドレイン電極D1を形成する電極形成領域は、面110aの全面にわたっている。しかし、ドレイン電極D1を、面110aの一部に形成する場合には、その電極形成領域にのみドライエッチングを行えばよい。また、電極形成領域以外にドライエッチングを行ったとしても、パワーデバイス100の品質に影響がない場合もある。その場合には、電極形成領域とそれ以外の領域とに、ドライエッチングを行えばよい。
本実施形態では、Cl2 を用いたドライエッチングをドレイン電極D1を形成する前の導電性GaN基板の窒素面(N面)に対して行うこととした。しかし、GaN層の窒素面(N面)が本実施形態とは反対向きであってもよい。例えば、n型層140の上面、すなわち、ソース電極S1と接触する側の面が窒素面(N面)である場合がある。その場合には、半導体層のうちのn型層140の窒素面(N面)にCl2 を用いたドライエッチングを行う。これにより、n型層140とソース電極S1との間の接触抵抗率は非常に小さいものとなる。このように、GaNの窒素面(N面)が電極形成面であれば、本実施形態を適用することができる。この場合、ピットはn型層140まで貫通していない。
また、p型層の上に電極を形成する場合にも、本実施形態を適用することができる。もちろん、i−GaN層であってもよい。
本実施形態では、GaN基板の窒素面(N面)にCl2 を用いたドライエッチングを行うこととした。しかし、GaN基板に限らず、AlGaNやInGaN、AlInGaN等、その他のIII 族窒化物系化合物半導体から成る層の窒素面(N面)にCl2 を用いたドライエッチングを行うこととしてもよい。
ドライエッチング工程におけるエッチング条件を選ぶことにより、さらに大きいピット密度でピットを形成することができる。ピットの直径は1μm以下である。そのため、ピットの直径の最小値を0.5μmと見積もることができる。そして、このサイズのピットを10μm四方(10μm×10μm)の領域に隙間なく発生させた場合、400個のピットが形成される。この場合のピット密度は、4.0×108 個/cm2 である。そして、この半分程度を形成するとして、ドライエッチングにより形成可能な平均ピット密度の最大値を2.0×108 個/cm2 と見積もることができる。
以上詳細に説明したように、本実施形態のパワーデバイス100の製造方法では、GaN基板110の窒素面(N面)にCl2 を用いたエッチングを行い、エッチングを施した後の窒素面(N面)にドレイン電極D1を形成することとした。そのため、GaN基板110とドレイン電極D1との間の接触抵抗率を2×10-5Ωcm2 以下とすることができる。これにより、窒素面の露出しているGaNとその窒素面に形成された電極との間の接触抵抗率の小さいパワーデバイス100が実現されている。
第2の実施形態について説明する。本実施形態の半導体装置は、横型構造のパワーデバイス200である。ドライエッチング工程および電極形成工程および熱処理工程については、第1の実施形態と同様である。したがって、異なる箇所のみについて説明する。
パワーデバイス200を図5に示す。パワーデバイス200は、HFETである。パワーデバイス200は、基板210と、バッファ層220と、第1キャリア走行層230と、第2キャリア走行層240と、キャリア供給層250と、絶縁膜260と、ドレイン電極D2と、ソース電極S2と、ゲート電極G2と、を有している。
第3の実施形態について説明する。本実施形態の半導体装置は、発光素子300である。ドライエッチング工程および電極形成工程および熱処理工程については、第1の実施形態と同様である。したがって、異なる箇所のみについて説明する。
本実施形態に係る発光素子300について説明する。図6は、本実施形態に係る発光素子300の構造を示す概略構成図である。発光素子300は、成長基板をレーザーにより除去するレーザーリフトオフ法により形成された半導体発光素子である。そのため、サファイア基板等の成長基板は、発光素子300には残っていない。そして、光取り出し面Zは、n層側にある。
110…基板
120…n型層
130…p型層
140…n型層
150…絶縁膜
G1…ゲート電極
D1…ドレイン電極
S1…ソース電極
D11…第1金属層
D12…第2金属層
D13…第3金属層
D14…第4金属層
D15…凹部
D16…導電部
200…パワーデバイス
250…キャリア供給層
G2…ゲート電極
D2…ドレイン電極
S2…ソース電極
300…発光素子
370…n型GaN層
N3…n電極
P3…p電極
Claims (8)
- 基板と半導体層とを有し、
前記基板と前記半導体層との少なくとも一方がIII 族窒化物系化合物半導体から成る半導体装置の製造方法において、
前記基板の主面に前記半導体層を形成する半導体層形成工程と、
前記基板と前記半導体層との少なくとも一方のIII 族窒化物系化合物半導体の窒素面にCl2 を用いたドライエッチングを行って前記窒素面にピットを形成するドライエッチング工程と、
ピットを形成された前記窒素面の電極形成領域に電極を形成する電極形成工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記ドライエッチング工程では、
前記窒素面の前記電極形成領域に、
4.0×106 個/cm2 以上の平均ピット密度でピットを形成すること
を特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記ドライエッチング工程では、
前記窒素面の前記電極形成領域に、
2.0×108 個/cm2 以下の平均ピット密度でピットを形成すること
を特徴とする半導体装置の製造方法。 - 請求項1から請求項3までのいずれか1項に記載の半導体装置の製造方法において、
前記ドライエッチング工程では、
ドライエッチングにより除去する半導体の厚みを
50nm以上とすること
を特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記ドライエッチング工程では、
ドライエッチングにより除去する半導体の厚みを
1mm以下とすること
を特徴とする半導体装置の製造方法。 - 請求項1から請求項5までのいずれか1項に記載の半導体装置の製造方法において、
前記電極形成工程の後に、
400℃以上650℃以下の温度範囲で熱処理を行う熱処理工程を有すること
を特徴とする半導体装置の製造方法。 - 基板と、
前記基板の主面上に形成された半導体層と、
前記基板と前記半導体層との少なくとも一方の上に形成された電極と、
を有する半導体装置において、
前記基板と前記半導体層との少なくとも一方がIII 族窒化物系化合物半導体から成るものであり、
前記基板と前記半導体層との少なくとも一方のIII 族窒化物系化合物半導体の窒素面の電極形成領域に、前記電極が形成されており、
前記窒素面の前記電極形成領域に、
4.0×106 個/cm2 以上の平均ピット密度でピットが形成されていること
を特徴とする半導体装置。 - 請求項7に記載の半導体装置において、
前記窒素面の前記電極形成領域に、
2.0×108 個/cm2 以下の平均ピット密度でピットが形成されていること
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012202128A JP5835170B2 (ja) | 2012-09-13 | 2012-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012202128A JP5835170B2 (ja) | 2012-09-13 | 2012-09-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014057012A true JP2014057012A (ja) | 2014-03-27 |
JP5835170B2 JP5835170B2 (ja) | 2015-12-24 |
Family
ID=50614069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012202128A Active JP5835170B2 (ja) | 2012-09-13 | 2012-09-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5835170B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016174067A (ja) * | 2015-03-17 | 2016-09-29 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004013912A1 (ja) * | 2002-08-01 | 2004-02-12 | Nec Corporation | Iii族窒化物半導体基板及びその製造方法、並びにiii族窒化物半導体素子及びその製造方法 |
WO2006123580A1 (ja) * | 2005-05-19 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体装置及びその製造方法 |
JP2009200332A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | 窒化物半導体装置およびその製造方法 |
-
2012
- 2012-09-13 JP JP2012202128A patent/JP5835170B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004013912A1 (ja) * | 2002-08-01 | 2004-02-12 | Nec Corporation | Iii族窒化物半導体基板及びその製造方法、並びにiii族窒化物半導体素子及びその製造方法 |
JP2004071657A (ja) * | 2002-08-01 | 2004-03-04 | Nec Corp | Iii族窒化物半導体素子、iii族窒化物半導体基板およびiii族窒化物半導体素子の製造方法 |
WO2006123580A1 (ja) * | 2005-05-19 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体装置及びその製造方法 |
JP2009200332A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | 窒化物半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016174067A (ja) * | 2015-03-17 | 2016-09-29 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5835170B2 (ja) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100735496B1 (ko) | 수직구조 질화갈륨계 led 소자의 제조방법 | |
KR100769727B1 (ko) | 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법 | |
TWI323044B (ja) | ||
JP4786730B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP2010192633A (ja) | GaN系電界効果トランジスタの製造方法 | |
JP5792922B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
JP2010040698A (ja) | ガードリング構造,その形成方法および半導体デバイス | |
JP4210823B2 (ja) | シヨットキバリアダイオード及びその製造方法 | |
KR100865754B1 (ko) | 수직구조 질화물계 반도체 발광소자 및 그 제조방법 | |
JP2007043037A (ja) | 半導体層堆積用基板、電界効果型半導体装置及び電界効果型半導体装置の製造方法。 | |
JP2014241436A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP2015082612A (ja) | 窒化物発光素子および窒化物発光素子の製造方法 | |
TWI488303B (zh) | 增強型氮化鎵電晶體元件 | |
JP2011155164A (ja) | 窒化物半導体装置及び窒化物半導体装置の製造方法 | |
JP2010212406A (ja) | 半導体装置及びその製造方法 | |
JP5678402B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP5379391B2 (ja) | 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法 | |
JP5835170B2 (ja) | 半導体装置の製造方法 | |
JP2009194225A (ja) | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 | |
JP2009272530A (ja) | 半導体装置とその製造方法 | |
JP5342182B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
KR20120007394A (ko) | 반도체 발광소자 및 그 제조방법 | |
JP5904033B2 (ja) | Iii族窒化物系化合物半導体装置およびその製造方法 | |
TWI797513B (zh) | 半導體結構及其製作方法 | |
TWI792110B (zh) | 半導體結構及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5835170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |