TWI792110B - 半導體結構及其製作方法 - Google Patents

半導體結構及其製作方法 Download PDF

Info

Publication number
TWI792110B
TWI792110B TW109142502A TW109142502A TWI792110B TW I792110 B TWI792110 B TW I792110B TW 109142502 A TW109142502 A TW 109142502A TW 109142502 A TW109142502 A TW 109142502A TW I792110 B TWI792110 B TW I792110B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
type semiconductor
gan
type
manufacturing
Prior art date
Application number
TW109142502A
Other languages
English (en)
Other versions
TW202137286A (zh
Inventor
程凱
Original Assignee
大陸商蘇州晶湛半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商蘇州晶湛半導體有限公司 filed Critical 大陸商蘇州晶湛半導體有限公司
Publication of TW202137286A publication Critical patent/TW202137286A/zh
Application granted granted Critical
Publication of TWI792110B publication Critical patent/TWI792110B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)

Abstract

本發明提供了一種半導體結構及其製作方法，製作方法中，先提供P型半導體層，P型半導體層包括GaN基材料；再在P型半導體層上形成第一N型半導體層，第一N型半導體層包括GaN基材料；其中，所提供的P型半導體層中，控制上表面為Ga面；形成第一N型半導體層時，控制上表面為N面。利用濕式蝕刻的方向性，使得從第一N型半導體層的N面開始刻蝕，自動停止於P型半導體層的Ga面，從而避免P型半導體層的過刻蝕以及電洞載流子濃度下降。

Description

半導體結構及其製作方法
本發明涉及半導體技術領域，尤其涉及一種半導體結構及其製作方法。
III-氮化物是繼Si、GaAs等第一、第二代半導體材料之後的第三代新型半導體材料，其中GaN作為寬禁帶半導體材料有許多優點，諸如飽和漂移速度高、擊穿電壓大、載流子輸運性能優異以及能夠形成AlGaN、InGaN三元合金和AlInGaN四元合金等，容易製作GaN基的PN結。鑒於此，近幾年來GaN基材料和半導體器件得到了廣泛和深入的研究，金屬有機化合物化學氣相沉積(Metal-organic Chemical Vapor Deposition，MOCVD)技術生長GaN基材料日趨成熟；在半導體器件研究方面，GaN基LED、LDs等光電子器件以及GaN基HEMT等微電子器件方面的研究都取得了顯著的成績和長足的發展。
目前GaN基半導體器件仍有改進空間。問題之一在於：P型GaN基半導體層上的接觸電極較難製作。
有鑑於此，實有必要提供一種新的半導體結構及其製作方法，以解決上述技術問題。
本發明的發明目的是提供一種半導體結構及其製作方法，提高GaN基半導體器件的性能。
為實現上述目的，本發明一方面提供一種半導體結構的 製作方法，包括：提供P型半導體層，所述P型半導體層包括GaN基材料，且上表面為Ga面；在所述P型半導體層上形成第一N型半導體層，所述第一N型半導體層包括GaN基材料，且上表面為N面；濕式蝕刻去除部分區域的第一N型半導體層，暴露所述P型半導體層。
GaN晶體為釺鋅礦結構，其中Ga、N原子層呈ABABAB六方層堆垛，每個Ga(N)原子都與周圍的4個N(Ga)原子呈類金剛石四面體結構成鍵。需要說明的是，以平行於C軸([0001]晶向)的Ga-N鍵作為參照，若每一個Ga-N鍵中的Ga原子更遠離下表面，則上表面為Ga面；若每一個Ga-N鍵中的N原子更遠離下表面，則上表面為N面。
可選地，在所述P型半導體層上形成第一N型半導體層前，激活所述P型半導體層中的P型摻雜離子。
可選地，所述P型半導體層位於第二N型半導體層上；濕式蝕刻的為基極區域的所述第一N型半導體層；所述製作方法還包括：乾式蝕刻去除集電極區域的第一N型半導體層與P型半導體層，暴露第二N型半導體層。
可選地，提供P型半導體層包括：提供半導體襯底，在所述半導體襯底上形成第二N型半導體層；在所述第二N型半導體層上形成所述P型半導體層；或包括：提供第二N型半導體層；在所述第二N型半導體層上形成所述P型半導體層。
可選地，在集電極區域的第二N型半導體層上形成集電極、在基極區域的P型半導體層上形成基極，以及在發射極區域的第一N 型半導體層上形成發射極。
可選地，在所述P型半導體層上形成上表面為N面的第一N型半導體層通過：將所述第一N型半導體層的Ga面直接與所述P型半導體層的Ga面鍵合。
可選地，在所述P型半導體層上形成上表面為N面的第一N型半導體層通過：形成第一N型半導體層的過程中，通過極性反轉的方式使所述第一N型半導體層的N面朝上。
本發明另一方面提供一種半導體結構，包括：自下而上分佈的P型半導體層與第一N型半導體層；其中：所述P型半導體層包括GaN基材料，且上表面為Ga面；所述第一N型半導體層包括GaN基材料，且上表面為N面；所述P型半導體層的Ga面的部分區域裸露。
可選地，還包括第二N型半導體層，所述P型半導體層位於所述第二N型半導體層上；集電極區域的第二N型半導體層與基極區域的P型半導體層裸露。
所述裸露的第二N型半導體層上具有集電極，P型半導體層上具有基極，所述第一N型半導體層上具有發射極。
與習知技術相比，本發明的有益效果在於：
1)本發明的半導體結構製作方法中，先提供P型半導體層，P型半導體層包括GaN基材料；再在P型半導體層上形成第一N型半導體層，第一N型半導體層包括GaN基材料；其中，所提供的P型半導體層中，控制上表面為Ga面；形成第一N型半導體層時，控制上表面為N面。利用濕式蝕刻的方向性，使得從第一N型半導體層的N面開始刻蝕，自動停止於P型半導體層的Ga面，從而避免過刻蝕。若採用乾式蝕刻，乾 式蝕刻停止時，會對P型半導體層過刻蝕；由於乾式蝕刻過程中，GaN基材料中的氮原子優先逸出，造成電子載流子數量變多，對於P型半導體層，會中和部分電洞載流子，造成電洞載流子濃度下降，甚至出現表面反型；因而相對於乾式蝕刻，濕式蝕刻可以避免形成P型半導體層的電連接結構過程中的上述問題。
2)可選方案中，在P型半導體層上形成第一N型半導體層前，激活P型半導體層中的P型摻雜離子。本方案可以為釋放的H原子提供逸出路徑，提高PN結的品質，這是因為：MOCVD(Metal-organic Chemical Vapor Deposition，金屬有機化合物化學氣相沉積)技術生長P型GaN基材料時，MOCVD生長環境中存在大量的H原子，若不移除，GaN中的受主摻雜劑Mg會被大量H原子鈍化而不產生電洞；此外，大量的被鈍化、未成鍵的Mg離子會進入其上面生長的N型GaN基材料層，造成PN結結面模糊並使得部分N型GaN基材料層被補償、電子濃度降低，嚴重時會造成PN結失效。
3)可選方案中，P型半導體層位於第二N型半導體層上；濕式蝕刻的為基極區域的第一N型半導體層；製作方法還包括：乾式蝕刻去除集電極區域的第一N型半導體層與P型半導體層，暴露第二N型半導體層。換言之，本發明製作的半導體結構可以為PN結，也可以為NPN雙極電晶體。
4)可選方案中，在P型半導體層上形成上表面為N面的第一N型半導體層通過：a)將第一N型半導體層的Ga面直接與P型半導體層的Ga面鍵合；或b)形成第一N型半導體層的過程中，通過極性反轉的方式使第一N型半導體層的N面朝上。研究表明，上述兩種方法工藝可靠。
1,2,3,4,5,6:半導體結構
10:半導體襯底
11:P型半導體層
11a:P型半導體層的上表面
12:第一N型半導體層
12a:第一N型半導體層的上表面
131:正電極
132:負電極
14:第二N型半導體層
1a:集電極區域
1b:基極區域
1c:發射極區域
C:集電極
B:基極
E:發射極
S01,S1,S1',S1",S11,S2,S21,S3,S3',S4:步驟
圖1是本發明第一實施例的半導體結構的結構示意圖；圖2是圖1中的半導體結構的製作方法的流程圖；圖3是本發明第二實施例的半導體結構的結構示意圖；圖4是圖3中的半導體結構的製作方法的流程圖；圖5是本發明第三實施例的半導體結構的製作方法的流程圖；圖6是本發明第四實施例的半導體結構的結構示意圖；圖7是本發明第五實施例的半導體結構的結構示意圖；圖8是圖7中的半導體結構的製作方法的流程圖；圖9是本發明第六實施例的半導體結構的結構示意圖；圖10是本發明第七實施例的半導體結構的結構示意圖。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合圖式對本發明的具體實施例做詳細的說明。
圖1是本發明第一實施例的半導體結構的結構示意圖。
參照圖1所示，半導體結構1包括：自下而上分佈的半導體襯底10、P型半導體層11以及第一N型半導體層12；其中：P型半導體層11包括GaN基材料，且上表面11a為Ga面；第一N型半導體層12包括GaN基材料，且上表面12a為N面；P型半導體層11的Ga面的部分區域裸露。
可以看出，本實施例中的P型半導體層11與第一N型半導體層12形成PN結。
半導體襯底10可以為藍寶石、碳化矽、矽、GaN或金剛石。
GaN基材料可以為GaN、AlGaN、InGaN、AlInGaN中的至少一種。
P型半導體層11的上表面11a為Ga面是指：以平行於C軸([0001]晶向)的Ga-N鍵作為參照，每一個Ga-N鍵中的Ga原子更遠離半導體襯底10。可以理解的是，此時，P型半導體層11的下表面為N面。
第一N型半導體層12的上表面12a為N面是指：以平行於C軸([0001]晶向)的Ga-N鍵作為參照，每一個Ga-N鍵中的N原子更遠離半導體襯底10。可以理解的是，此時，第一N型半導體層12的下表面為Ga面。
P型半導體層11的上表面11a的裸露區域與第一N型半導體層12的上表面12a可以形成電連接結構，例如金屬互連結構，以分別將P型半導體層11與第一N型半導體層12的電訊號引出。
對於圖1中的半導體結構1，本發明一實施例中提供了對應的製作方法。圖2為製作方法的流程圖。
首先，步驟S1：參照圖2與圖1所示，在半導體襯底10上形成P型半導體層11，P型半導體層11包括GaN基材料，且上表面11a為Ga面。
半導體襯底10可以為藍寶石、碳化矽、矽、GaN或金剛石等，本實施例對此不加以限制。
P型半導體層11的GaN基材料可以為GaN、AlGaN、InGaN、AlInGaN中的至少一種，本實施例對此也不加以限制。
P型半導體層11的材料以GaN為例，可以通過MOCVD技術生長。示例性地，NH3、TMGa分別為N源和Ga源，H2為載氣。具體地，可以邊生長GaN，邊進行P型離子摻雜，P型離子可以為Mg，Mg源可以為CP2Mg。其它可選方案中，P型摻雜離子可以為鈣、碳、鈹、釔和鋅中的至少一種。
一個可選方案中，可以先在半導體襯底10上生長緩衝層，再在緩衝層上生長P型半導體層11。緩衝層的設置可以減小P型半導體層11中的螺位錯(threading dislocation，TD)密度以及由於橫向生長機制導致的TD彎曲。
一個可選方案中，實現P型半導體層11的上表面11a為Ga面可以通過：形成P型半導體層11的過程中，通過外延生長方式使P型半導體層11的Ga面朝上。
接著，步驟S2：仍參照圖2與圖1所示，在P型半導體層11上形成第一N型半導體層12，第一N型半導體層12包括GaN基材料，且上表面12a為N面。
第一N型半導體層12的GaN基材料參照P型半導體層11的GaN基材料，兩者材料可以相同，也可以不同。
第一N型半導體層12的材料以GaN為例，可以通過MOCVD技術生長。示例性地，NH3、TMGa分別為N源和Ga源，H2為載氣。N型摻雜離子可以為矽、鍺和氧中的至少一種。
一個可選方案中，實現第一N型半導體層12的上表面12a為N面可以通過：將第一N型半導體層12的Ga面直接與P型半導體層11的Ga面鍵合。
在一個可選方案中，用於鍵合的第一N型半導體層12外延層，可通過如下方法製備：製備上表面為Ga面的GaN基材料外延層過程中設置犧牲層，然後在該犧牲層上繼續製備預定厚度的上表面為Ga面的GaN基材料外延層。該犧牲層可例如多孔GaN、H注入後的GaN等。製備完成後，通過退火、活化等工藝，該犧牲層上方的上表面為Ga面的GaN基材料外延層可從犧牲層處剝離，剝離後的上表面為Ga面的GaN基材料外延層與犧牲層接觸的面即為N面。
一個可選方案中，實現第一N型半導體層12的上表面 12a為N面可以通過：形成第一N型半導體層12的過程中，通過極性反轉方式使第一N型半導體層12的N面朝上。
極性反轉方式是指：首先外延生長上表面12a為Ga面的第一N型半導體層12；接著在外延生長的同時添加極性反轉元素，極性反轉元素例如為Mg等，實現N面朝上。
此外，還可以：首先在P型半導體層11上製作極性反轉層，材料例如為Al2O3；接著在極性反轉層上繼續生長GaN基材料，實現N面朝上。
再接著，步驟S3：仍參照圖2與圖1所示，濕式蝕刻去除部分區域的第一N型半導體層12，暴露P型半導體層11。
濕式蝕刻溶液例如為KOH溶液，它在N表面上是腐蝕性的，但在Ga表面上是非腐蝕性的。由於P型半導體層11的上表面為Ga面，因而刻蝕工序可以自動停止在P型半導體層11的上表面，不會出現對P型半導體層11的過刻蝕。
習知技術中，一般採用乾式蝕刻對第一N型半導體層12進行圖形化。乾式蝕刻停止時，會對P型半導體層11過刻蝕。由於乾式蝕刻過程中，GaN基材料中的氮原子優先逸出，造成P型半導體層11中的電子載流子數量變多，會中和部分電洞載流子，造成電洞載流子濃度下降，甚至出現表面反型。因而相對於乾式蝕刻，濕式蝕刻可以避免圖形化過程中的上述問題。
後續工序中，還可以繼續在P型半導體層11的上表面11a的裸露區域與第一N型半導體層12的上表面12a形成電連接結構，例如金屬互連結構，以分別將P型半導體層11與第一N型半導體層12的電訊號引出。
圖3是本發明第二實施例的半導體結構的結構示意圖。參照圖3所示，本實施例二的半導體結構2與實施例一的半導體結構1大 致相同，區別僅在於：省略了半導體襯底10。
需要說明的是，以平行於C軸([0001]晶向)的Ga-N鍵作為參照，若每一個Ga-N鍵中的Ga原子更遠離下表面，則上表面為Ga面。
圖4是圖3中的半導體結構的製作方法的流程圖。參照圖4所示，本實施例二的製作方法與實施例一的製作方法大致相同，區別僅在於：步驟S1'：提供P型半導體層11，P型半導體層11包括GaN基材料，且上表面11a為Ga面。換言之，本實施例的P型半導體層11可以為現成的半導體中間結構。
圖5是本發明第三實施例的半導體結構的製作方法流程圖。參照圖5與圖2所示，本實施例三的製作方法與實施例一、二的製作方法大致相同，區別僅在於：增加步驟S11，激活P型半導體層11中的P型摻雜離子。步驟S11在步驟S1與S2之間進行。
P型摻雜離子可以為鎂，激活可以通過高溫退火、活化實現。MOCVD技術生長P型GaN基材料時，由於MOCVD生長環境中存在大量的H原子，若H原子無法釋放，則GaN中的受主摻雜劑Mg容易與H原子形成共價鍵而無法產生電洞，即被H原子鈍化。本步驟P型半導體層11上表面11a無遮擋，因而容易釋放H原子，大量P型摻雜離子Mg可與GaN基材料中的原子形成共價鍵，即被激活而避免鈍化。
此外，大量的Mg與GaN基材料中的原子形成共價鍵，也能避免游離態的Mg離子進入其上面生長的第一N型GaN基材料層，提高PN結品質。
圖6是本發明第四實施例的半導體結構的結構示意圖。本實施例四的半導體結構3與實施例一、二、三的半導體結構1、2大致相同，區別僅在於：P型半導體層11的上表面11a的裸露區域具有正電極131，第一N型半導體層12的上表面12a具有負電極132。
正電極131與P型半導體層11之間，負電極132與第一N型半導體層12之間都為歐姆接觸。
正電極131與負電極132的材料都可以為金屬或經摻雜後導電性能佳的半導體材料。
對應地，對於製作方法，包括：步驟S4，在P型半導體層11的上表面11a的裸露區域形成正電極131，第一N型半導體層12的上表面12a形成負電極132。
正電極131與負電極132的形成方法可以為電鍍或金屬沉積法。
圖7是本發明第五實施例的半導體結構的結構示意圖。參照圖7所示，本實施例五的半導體結構4與實施例一、二、四的半導體結構1、3大致相同，區別僅在於：半導體襯底10為第二N型半導體層14；第一N型半導體層12位於發射極區域1c，集電極區域1a的第二N型半導體層14與基極區域1b的P型半導體層11裸露。
其它實施例中，若省略半導體襯底10，則半導體結構4包括：自下而上分佈的第二N型半導體層14、P型半導體層11以及第一N型半導體層12。
可以看出，第二N型半導體層14、P型半導體層11與第一N型半導體層12形成NPN雙極電晶體。
圖8是圖7中的半導體結構的製作方法的流程圖。參照圖8與圖2所示，區別僅在於：步驟S01，提供第二N型半導體層14；步驟S1"，在第二N型半導體層14上形成P型半導體層11，P型半導體層11包括GaN基材料，且上表面11a為Ga面；步驟S21，乾式蝕刻去除集電極區域1a的第一N型半導體層12與P型半導體層11，暴露第二N型半導體層14；步驟S3'，濕式蝕刻去除基極區域1b的第一N型半導體層12，暴露P 型半導體層11。
步驟S01中，第二N型半導體層14可以為GaN基材料，GaN基材料可以為GaN、AlGaN、InGaN、AlInGaN中的至少一種。本實施例不限定第二N型半導體層14中GaN共價鍵的方向。
先執行步驟S21，後執行步驟S3'。步驟S21中，乾式蝕刻可以為ICP刻蝕法，反應氣體可以為Cl2，輔助氣體可以為N2。
乾式蝕刻停止時，會對第二N型半導體層14過刻蝕，但由於乾式蝕刻過程中，GaN基材料中的氮原子優先逸出，造成電子載流子數量變多，對於第二N型半導體層14，會降低表面的電阻率，有利於降低第二N型半導體層14上的電連接結構的接觸電阻。
圖9是本發明第六實施例的半導體結構的結構示意圖。本實施例六的半導體結構5與實施例五的半導體結構4大致相同，區別僅在於：裸露的第二N型半導體層14上具有集電極C，P型半導體層11上具有基極B，第一N型半導體層12上具有發射極E。
集電極C與第二N型半導體層14之間，基極B與P型半導體層11之間，發射極E與第一N型半導體層12之間都為歐姆接觸。
集電極C、基極B與發射極E的材料都可以為金屬或經摻雜後導電性能佳的半導體材料。
圖10是本發明第七實施例的半導體結構的結構示意圖。參照圖10所示，本實施例七的半導體結構6與實施例六的半導體結構5、實施例五的半導體結構4大致相同，區別僅在於：還包括第二N型半導體層14，第二N型半導體層14位於半導體襯底10上。
在半導體襯底10上形成第二N型半導體層14的方法，可以為MOCVD法。本實施例不限定第二N型半導體層14中GaN共價鍵的方向。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以申請專利範圍所限定的範圍為準。
S1',S2,S3:步驟

Claims (5)

  1. 一種半導體結構的製作方法，其特徵在於，包括：提供P型半導體層，所述P型半導體層包括GaN基材料，且上表面為Ga面；在所述P型半導體層上形成第一N型半導體層，所述第一N型半導體層包括GaN基材料，且上表面為N面；濕式蝕刻去除部分區域的第一N型半導體層，暴露所述P型半導體層；其中，在所述P型半導體層上形成上表面為N面的第一N型半導體層通過：將所述第一N型半導體層的Ga面直接與所述P型半導體層的Ga面鍵合；其中，利用濕式蝕刻的方向性，使得從第一N型半導體層的N面開始刻蝕，自動停止於P型半導體層的Ga面。
  2. 如請求項1所述的半導體結構的製作方法，其中，在所述P型半導體層上形成第一N型半導體層前，激活所述P型半導體層中的P型摻雜離子。
  3. 如請求項1所述的半導體結構的製作方法，其中，所述P型半導體層位於第二N型半導體層上；濕式蝕刻的為基極區域的所述第一N型半導體層；所述製作方法還包括：乾式蝕刻去除集電極區域的第一N型半導體層與P型半導體層，暴露第二N型半導體層。
  4. 如請求項1所述的半導體結構的製作方法，其中，提供P型半導體層包括：提供半導體襯底，在所述半導體襯底上形成第二N型半導體層；在所述第二N型半導體層上形成所述P型半導體層； 或包括：提供第二N型半導體層；在所述第二N型半導體層上形成所述P型半導體層。
  5. 如請求項3或4所述的半導體結構的製作方法，其中，在集電極區域的第二N型半導體層上形成集電極、在基極區域的P型半導體層上形成基極，以及在發射極區域的第一N型半導體層上形成發射極。
TW109142502A 2019-12-05 2020-12-02 半導體結構及其製作方法 TWI792110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/123298 2019-12-05
PCT/CN2019/123298 WO2021109073A1 (zh) 2019-12-05 2019-12-05 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
TW202137286A TW202137286A (zh) 2021-10-01
TWI792110B true TWI792110B (zh) 2023-02-11

Family

ID=76221403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109142502A TWI792110B (zh) 2019-12-05 2020-12-02 半導體結構及其製作方法

Country Status (4)

Country Link
US (1) US20220285585A1 (zh)
CN (1) CN114730703A (zh)
TW (1) TWI792110B (zh)
WO (1) WO2021109073A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005828A (en) * 2008-07-21 2010-02-01 Taiwan Semiconductor Mfg Method of forming a semiconductor structure
CN102683533A (zh) * 2011-03-14 2012-09-19 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN103681809A (zh) * 2012-09-09 2014-03-26 苏州英能电子科技有限公司 具有复合结构的横向双极型晶体管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
CN1138025C (zh) * 2001-12-13 2004-02-11 南京大学 一种控制氮化镓(GaN)极性的方法
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
KR20130049484A (ko) * 2011-11-04 2013-05-14 삼성코닝정밀소재 주식회사 박막 접합 기판 제조방법
US9312129B2 (en) * 2012-09-05 2016-04-12 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features and methods of making
CN108511531A (zh) * 2017-02-27 2018-09-07 苏州晶湛半导体有限公司 一种肖特基二极管制作工艺及肖特基二极管
CN109560118A (zh) * 2017-09-26 2019-04-02 南京誉凯电子科技有限公司 T栅N面GaN/AlGaN鳍式高电子迁移率晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005828A (en) * 2008-07-21 2010-02-01 Taiwan Semiconductor Mfg Method of forming a semiconductor structure
CN102683533A (zh) * 2011-03-14 2012-09-19 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN103681809A (zh) * 2012-09-09 2014-03-26 苏州英能电子科技有限公司 具有复合结构的横向双极型晶体管

Also Published As

Publication number Publication date
WO2021109073A1 (zh) 2021-06-10
TW202137286A (zh) 2021-10-01
CN114730703A (zh) 2022-07-08
US20220285585A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
US7186620B2 (en) Method of making substrates for nitride semiconductor devices
JP4730422B2 (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
JP2001342100A (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
US9466481B2 (en) Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
TW201133556A (en) Method for fabricating compound semiconductor crystal and electronic device, and semiconductor substrate
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP5460751B2 (ja) 半導体装置
TWI792110B (zh) 半導體結構及其製作方法
TWI797513B (zh) 半導體結構及其製作方法
JP5560866B2 (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP3403665B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP6516738B2 (ja) Ｉｉｉ族窒化物半導体を用いた電子デバイスおよびその製造方法、および該電子デバイスを製作するためのエピタキシャル多層ウエハ
JP2013062442A (ja) 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
WO2022032576A1 (zh) 半导体结构及其制作方法
WO2022217542A1 (zh) 半导体结构及其制作方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
US20230124769A1 (en) Light-emitting structures and manufacturing methods thereof
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
JP2018022814A (ja) 窒化物半導体素子及びその製造方法
KR20120072910A (ko) 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막