JP5342182B2 - ショットキーバリアダイオードおよびその製造方法 - Google Patents

ショットキーバリアダイオードおよびその製造方法 Download PDF

Info

Publication number
JP5342182B2
JP5342182B2 JP2008172707A JP2008172707A JP5342182B2 JP 5342182 B2 JP5342182 B2 JP 5342182B2 JP 2008172707 A JP2008172707 A JP 2008172707A JP 2008172707 A JP2008172707 A JP 2008172707A JP 5342182 B2 JP5342182 B2 JP 5342182B2
Authority
JP
Japan
Prior art keywords
barrier diode
schottky barrier
layer
semiconductor layer
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008172707A
Other languages
English (en)
Other versions
JP2010016065A (ja
Inventor
禎宏 加藤
義浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2008172707A priority Critical patent/JP5342182B2/ja
Publication of JP2010016065A publication Critical patent/JP2010016065A/ja
Application granted granted Critical
Publication of JP5342182B2 publication Critical patent/JP5342182B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、基板上に形成された半導体層と、該半導体層表面に形成されたショットキー電極と、前記基板の裏面に形成されたオーミック電極とを備えたショットキーバリアダイオードおよびその製造方法に関する。
ショットキーバリアダイオードは、スイッチング電源として広く用いられているため、高耐圧と低いオン抵抗が要求されている。従来のシリコン(Si)系材料を用いたショットキーバリアダイオードにおいては、高耐圧を実現するため、逆バイアスにおいて空乏層が広がるドリフト層の厚さを厚くするとともにキャリア濃度を低くする必要があるのに対し、オン抵抗の低減を実現するため、順バイアスにおいては電子が走行するドリフト層の厚さを薄くし、かつ、キャリア濃度を高くする必要があった。このため、Si系材料を用いたショットキーバリアダイオードにおいては、高耐圧と低いオン抵抗との双方を実現することは困難であった。
これに対し、窒化ガリウム(GaN)半導体は、絶縁膜破壊耐圧が高くドリフト層の厚さを薄くしても高い耐圧が得られるため、近年、高耐圧と低いオン抵抗との双方を実現できるショットキーバリアダイオードとして、GaN半導体を用いたショットキーバリアダイオードが注目されている。GaN半導体を用いたショットキーバリアダイオードは、多数キャリアによる動作のため、PN接合ダイオードに比べると順方向の電圧降下が低く、スイッチング速度が速いという特徴を有する。
このGaN半導体を用いたショットキーバリアダイオードについて、順方向電圧の低下が望まれている。順方向電圧を低くするためには、ショットキー電極材料として障壁ポテンシャルを低下させる金属を使用する方法がある。
ところが、GaN半導体を用いたショットキーバリアダイオードには、順方向電圧を低くすると逆方向のリーク電流が大きくなるという関係がある。このため、順方向電圧を低くできる金属を採用することは、順方向のリーク電流を増大させる結果となってしまう。したがって、ショットキー電極に障壁ポテンシャルを低下させる金属を使用したショットキーバリアダイオードは、リーク電流が大きくなってしまい、この大きなリーク電流に起因して消費電力が増加してしまうという問題があった。
そこで、近年、順方向電圧の低下および逆方向リーク電流の低下の双方を実現可能であるショットキーバリアダイオードとして、図9に示すショットキーバリアダイオードのように、GaN層103,104表面にショットキー電極105を設けたショットキーバリアダイオードが提案されている(たとえば、特許文献1および特許文献2参照)。
このようなショットキーバリアダイオードにおいては、GaN層103,104表面に複数のトレンチ溝を設け、トレンチ溝表面にショットキー障壁を形成するバリア金属層、すなわちショットキー電極105を形成することによって、トレンチ溝内に形成されたショットキー電極105の櫛状部間の間隔を狭めることができる。この結果、図7に示すショットキーバリアダイオードでは、逆バイアスにおいて、各櫛状部側面から広がるように空乏層107を大きく形成することができる。このため、図9に示すショットキーバリアダイオードでは、ショットキー電極105に障壁ポテンシャルを低下させる金属を使用して順方向電圧を低下させた場合であっても、適切に空乏層107を広げることができるため、逆方向リーク電流を低減することができる。なお、このGaN層103,104は、基板101上に形成されるとともに、GaN層104は、GaN層103よりもn型不純物濃度が高くなるように形成されている。また、基板101裏面には、オーミック電極106が形成される。
特表2005−503675号公報 特開2007−305609号公報
ここで、GaN層内に伸びる空乏層は、GaN層の不純物濃度およびショットキー電極の材料を調整しても約100nm程度しか広がらない。このため、図9に示すショットキーバリアダイオードでは、GaN層表面に空乏層を適切に形成するために、GaN層103,104表面のトレンチ溝の幅Dを200nm以下にする必要がある。しかしながら、化合物半導体材料であるGaN層にエッチング処理などを用いて200nm以下幅のトレンチ溝を加工することは非常に高度な技術を用いる必要があるため、生産性を上げることが難しいという問題があった。
本発明は、上記に鑑みてなされたものであって、順方向電圧の低減および逆方向リーク電流の低減を維持できるとともに生産性の高いショットキーバリアダイオードおよびその製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、この発明にかかるショットキーバリアダイオードは、基板と、前記基板の表面に形成された半導体層と、前記半導体層に形成されたショットキー電極と、前記基板の裏面に形成されたオーミック電極とを備えたショットキーバリアダイオードにおいて、前記半導体層は、先細の凸部を有する凹凸形状を示し、前記ショットキー電極は、少なくとも前記凸部の上部表面に形成されることを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記基板上に形成されるとともに開口領域を有する選択成長マスク膜をさらに備え、前記半導体層における先細の凸部は、前記選択成長マスク膜の開口領域上にあることを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記半導体層は、窒化物系化合物半導体によって形成されることを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記窒化物系半導体層は、III族の元素としてAl、GaおよびInのうち少なくとも一つを含むことを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記凸部は、前記半導体層の積層方向を含む断面が略三角形状であることを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記半導体層は、少なくとも前記ショットキー電極と接触する上部に低抵抗層を備え、前記低抵抗層は、該低抵抗層の下層部よりも低い電気抵抗を有することを特徴とする。
また、この発明にかかるショットキーバリアダイオードの製造方法は、基板上に開口領域を有する選択成長マスク膜を形成するマスク形成工程と、前記選択成長マスク膜における開口領域に、上部表面が先細の凸部を有する凹凸形状となる半導体層を選択的に形成する半導体形成工程と、先細の凸部を有する前記半導体層の上部表面にショットキー電極を形成するショットキー電極形成工程と、前記基板の裏面にオーミック電極を形成するオーミック電極形成工程と、を含むことを特徴とする。
本発明によれば、選択成長という簡易な方法を用いて、先細の凸部を有する凹凸形状を有する半導体層を形成するため生産性の高いショットキーバリアダイオードを製造できるとともに、この先細の凸部を有する半導体層に形成されたショットキー電極を形成することによって半導体層表面に空乏層を適切に形成できることから、順方向電圧を低減するとともに、逆方向リーク電流を低減したショットキーバリアダイオードを実現することが可能になる。
以下、図面を参照して、この発明の実施の形態について、図面を参照して説明する。なお、この実施の形態によりこの発明が限定されるものではない。図面の記載において、同一部分には同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
図1は、実施の形態1にかかるショットキーバリアダイオードの断面図である。図1に示すように、実施の形態1にかかるショットキーバリアダイオード100は、基板1上に形成された半導体層であるGaN層3,4と、該GaN層3,4の上部表面に金属材料で形成されたショットキー電極5と、基板1の裏面に形成されたオーミック電極6とを備える。
基板1は、順バイアスにおいて、オーミック電極6と半導体層であるGaN層3,4とを電気的に接続するため、導電性基板であることを要する。そして、基板1は、表面にGaN層3,4を形成できるものであればよい。このため、基板1は、たとえば、GaN基板であるほか、Si(111)基板であってもよい。
ショットキー電極5は、障壁ポテンシャルを低下させる金属膜によって形成され、たとえば、Pt膜、NiおよびAuの二層膜、Pd膜、Ti膜、TiおよびAuの二層膜、または、W膜によって形成される。オーミック電極6は、たとえばTi/Ni/Auの多層膜によって形成される。
GaN層3,4は、ショットキーバリアダイオード100におけるキャリア移動層としての機能を有する。GaN層3,4は、キャリアを円滑に移動させるため、n型不純物として、たとえばSiを含んでいる。そして、GaN層3,4のうち、上部であるGaN層4は、下部であるGaN層3よりも、n型不純物の含有量が多く、GaN層3よりも低抵抗となっている。
さらに、GaN層3,4は、図1に示すように、上部表面が先細の凸部を有する凹凸形状を示す。具体的には、この凸部は、GaN層3,4の積層方向を含む断面が略三角形状になっている。このため、GaN層3,4表面に形成されるショットキー金属5は、先細の凸部を有するGaN層3,4の上部表面に形成されることとなる。すなわち、ショットキー電極5は、先細の凸部を有するGaN層3,4の各斜面表面に連続して形成されることとなる。
このように、ショットキーバリアダイオード100においては、先細の凸部を有するGaN層3,4の凸部の各斜面表面にショットキー電極5が形成されるため、ショットキー電極5に挟まれたGaN層3,4は、平坦であるGaN層上部表面にショットキー電極を形成する場合と比較し、狭い領域を有している。
この結果、ショットキーバリアダイオード100は、図2に示すように逆バイアスの場合には、GaN層3の各凸部の斜面側面から広がるような形で空乏層7を大きく形成することができる。すなわち、この空乏層7は、GaN層4の下部領域であるGaN層3に大きく形成される。このため、ショットキーバリアダイオード100では、逆バイアスにおいて、GaN層3,4におけるキャリアの流れを、このように大きく広がるように形成された空乏層7によって適切に遮断することができるため、逆方向リークを十分に低減することができる。なお、空乏層7は100nm程度広がることができるため、逆バイアスにおいて、低抵抗領域であるGaN層4の全領域に空乏層7が形成されるように、図1に示すGaN層4とGaN層3との境界におけるショットキー電極5間の間隔D1が200nm程度となるように、GaN層3,4上部表面の先細の凸部分の形状が設定される。
また、このショットキーバリアダイオード100では、ショットキー電極に障壁ポテンシャルを低下させる金属を使用するとともに、図3に示すように、GaN層3よりも低抵抗であるGaN層4をGaN層3上部に設けて順方向電流が流れる領域を低抵抗化しているため、順方向電圧を低くすることができる。
ここで、本実施の形態では、基板1上に開口領域を有する選択成長マスク膜2を形成し、選択成長マスク膜2の開口領域にGaN層3,4を選択的に成長させることによって、表面に先細の凸部を有するGaN層3,4を形成している。このため、GaN層3,4における先細の凸部は、選択成長マスク膜2の開口領域上にあることとなる。この選択成長マスク膜2は、SiN、SiOなど、膜表面にGaN層が形成しない材料によって形成される。GaN層3,4は、この選択成長マスク膜2が形成されていない基板1が露出した開口領域上で成長する。
つぎに、図1に示すショットキーバリアダイオード100の製造方法について詳細に説明する。図4−1〜図4−5は、図1に示すショットキーバリアダイオード100の製造方法を説明した断面図である。
まず、図4−1に示すように、基板1上に、プラズマ化学気相成長法(PCVD)を用いて、100nmの膜厚のSiN膜またはSiO膜を形成する。そして、SiN膜またはSiO膜上にフォトレジストを塗布後、フォトリソ法を用いてフォトレジストを所定のパターンに加工し、このフォトレジストをマスクとしてSiN膜またはSiO膜をエッチングすることによって選択成長マスク膜2を形成する。たとえば、SiN膜またはSiO膜によって形成される選択成長マスク膜2は、図5に示すように、幅0.6μmの直線状の開口領域Pa1を有するパターンP1に形成される。なお、選択成長マスク膜2がSiN膜で形成される場合には、CFをエッチングガスとして用いたRIEエッチングを行ない、SiO膜で形成される場合には、緩衝フッ酸を用いたウェットエッチングを行なう。
そして、選択成長マスク膜2形成後、基板1表面を、たとえば1100℃で熱洗浄する。その後、有機金属気相成長法(MOCVD)を用いることによって、GaN層3を成長させる。GaN層3の積層においては、キャリアガスとして100%の水素ガスを使用し、原料ガスとして、III族元素用のトリメチルガリウム(TMG)を反応室内に58μmol/minの流量で導入するとともに、IV族元素用のアンモニアを12リットル/minの流量で反応室内に導入する。そして、GaN層3へのn型不純物としてSiを添加するために、シランガスを用いる。GaN層3には、たとえば1×1016/cm−3の濃度でSiが導入されるように、シランガス濃度が調整される。また、GaN層3成長時の基板温度は、たとえば1050℃に設定される。
ここで、GaN層3は、まず、露出した基板1上で成長を開始する。GaN層3は、選択成長マスク膜2間を埋めるように成長した後、図4−2に示す矢印Y2のように横方向に成長するとともに矢印Y1のように縦方向に成長する。このため、図4−3のように、GaN層3上部表面は、先細の凸部形状を維持するように成長を行なう。そして、たとえば1×1018/cm−3の濃度でSiが導入されるようにシランガス濃度を調整して、図4−4に示すように、GaN層3よりも高いSi濃度を有するGaN層4をGaN層3上に成長させる。このGaN層4は、GaN層3よりもSi濃度が高いため、GaN層3よりも低抵抗となる。そして、このGaN層3とGaN層4との境界領域における横方向の幅が200nm程度となるように、選択成長マスク膜2のパターン形状、GaN層3,4の成長条件および膜厚は設定される。たとえば、選択成長マスク膜2が図5に示すように幅0.6μmの直線状の開口領域Pa1を有するパターンP1に形成される場合には、GaN層3,4の先細の凸部形状頂点位置における膜厚は、たとえば約10μmに設定される。もちろん、選択成長マスク膜2のパターン形状、GaN層の成長条件に応じて、10μm以上の厚さでGaN層3,4を形成してもよい。
次いで、図4−5に示すように、GaN層3,4上部表面に、たとえば厚さ100nmのPtをスパッタ法または真空蒸着法によって形成することによって、ショットキー電極5を形成する。GaN層3,4表面は、先細の凸部を有することから、このGaN層3,4上部表面に形成されるショットキー電極5は、GaN層3,4上の先細の凸部斜面に連続してそれぞれ形成されることとなる。その後、基板1の裏面にTi/Ni/Auからなるオーミック電極6を形成することによって、ショットキーバリアダイオード100を製造することができる。なお、ショットキー電極5のパターンを調整することによって、複数のショットキーバリアダイオードが並列に接続したパワー半導体装置を製造することも可能である。
このように、本実施の形態にかかるショットキーバリアダイオード100は、選択成長マスク膜2を設けて選択成長マスク膜2以外の領域にGaN層を選択的に成長させるだけで、先細の凸部を上部表面に有するGaN層3,4を形成することができる。すなわち、本実施の形態においては、従来のように化合物半導体材料であるGaN層上部表面に高度なエッチング技術を用いてトレンチ溝を加工せずとも、選択成長マスク膜2を設けて選択成長マスク膜2以外の領域にGaN層を選択的に成長させるという簡易な工程を行なうだけで、従来技術におけるトレンチ溝形状と同様の効果を有する先細の凸部形状を上部表面に有するGaN層3,4を形成できる。そして、本実施の形態においては、選択成長マスク膜2のパターン形状とGaN層3,4の成長条件を調整することによって、このGaN層3,4表面に形成される金属膜のショットキー電極5に挟まれたGaN層3,4の幅を空乏層7の広がり距離に対応させた適切な間隔に調整できるため、空乏層7を適切に形成して逆方向リークを十分に低減することができる。したがって、本実施の形態によれば、順方向電圧の低減および逆方向リーク電流の低減を維持できるとともに生産性の高いショットキーバリアダイオードを提供することが可能になる。
なお、本実施の形態においては、選択成長マスク膜2が図5に示すように幅0.6μmの直線状の開口領域Pa1を有するパターンP1に形成される場合を例に説明したが、もちろんこれに限らず、図6に示すように、たとえば1辺が0.6μmの正方形の開口部が、10μm間隔で縦および横に複数配置する形成されてもよい。この場合も、この開口部Pa2上で成長を開始するGaN層3,4上部表面は先細の凸部を有する凹凸形状を示す。また、選択成長マスク膜2の開口部は、正方形に限らず、円または多角形などの形状であってもよい。また、選択成長によって成長するGaN層3,4は、上部表面が先細の凸部を有する凹凸形状を示せばよいため、GaN層3,4はたとえば円錐形状であってもよい。
また、本実施の形態においては、選択成長マスク膜2が形成された基板1に直接GaN層3,4を形成した場合を説明したが、もちろん、基板1とGaN層3,4との間に、AlN層などのバッファ層を挿入してもよい。この場合、選択成長マスク膜2形成後、MOCVD法を用いて、3nmの膜厚にAlN層を成長後に、GaN層3,4を成長させる。AlN層は、水素ガスをキャリアガスとして用い、原料ガスとして、III族元素用のトリメチルアルミニウム(TMA)を反応室内に14μmol/minの流量で導入するとともに、IV族元素用のアンモニアを12リットル/minの流量で反応室内に導入する。また、AlN層には、たとえば1×1018/cm−3の濃度でSiが導入されるように、シランガス濃度が調整される。
また、本実施の形態においては、基板1上に形成される半導体層としてGaN層3,4を形成した場合を例に説明したが、もちろん、選択成長マスク膜2成長後にAlGa1−xN(0<x≦1)、InGa1−yN(0<y≦1)などのIII族の元素としてAl、Ga、InおよびBのうち少なくとも一つを含む窒化物半導体で半導体層を形成してもよい。この場合も、GaN層3,4を形成した場合と同様に、順方向電圧を低下できるとともに逆方向リーク電流を低減した生産性の高いショットキーバリアダイオードを製造することができる。
また、本実施の形態においては、基板1上に形成される半導体層が、2層のGaN層3,4を備えるものであったが、本発明に係るショットキーバリアダイオードの半導体層はこのような多層構造に限られず、1種類の半導体材料からなる1層構造のものでもよい。
図7は、実施の形態2にかかるショットキーバリアダイオードの断面図である。図7に示すように、実施の形態2にかかるショットキーバリアダイオード100aは、実施の形態1にかかるショットキーバリアダイオード100と同様の構成を備えるが、GaN層4が形成されておらず、GaN層3に換えてGaN層3と同様にn型不純物を含むGaN層3aが、GaN層3,4の形状と同様の形状に形成され、ショットキー金属5がGaN層3aの上部表面に形成される点で異なっている。
したがって、ショットキーバリアダイオード100aは、図8に示すように逆バイアスの場合には、GaN層3aの各凸部の斜面側面から広がるような形で空乏層7aを大きく形成することができる。このため、ショットキーバリアダイオード100aでは、ショットキーバリアダイオード100と同様に、逆バイアスにおいて、GaN層3aにおけるキャリアの流れを、空乏層7aによって適切に遮断することができるため、逆方向リークを十分に低減することができる。
実施の形態1にかかるショットキーバリアダイオードの断面図である。 図1に示すショットキーバリアダイオードの逆バイアス時の状態を示す断面図である。 図1に示すショットキーバリアダイオードの順バイアス時の状態を示す断面図である。 図1に示すショットキーバリアダイオードの製造方法を説明する図である。 図1に示すショットキーバリアダイオードの製造方法を説明する図である。 図1に示すショットキーバリアダイオードの製造方法を説明する図である。 図1に示すショットキーバリアダイオードの製造方法を説明する図である。 図1に示すショットキーバリアダイオードの製造方法を説明する図である。 図1に示す選択成長マスクのパターンを示した平面図である。 図1に示す選択成長マスクの他のパターンを示した平面図である。 実施の形態2にかかるショットキーバリアダイオードの断面図である。 図7に示すショットキーバリアダイオードの逆バイアス時の状態を示す断面図である。 従来技術にかかるショットキーバリアダイオードの断面図である。
符号の説明
100、100a ショットキーバリアダイオード
1 基板
2 選択成長マスク
3、3a、4 GaN層
5 ショットキー電極
6 オーミック電極
7、7a 空乏層

Claims (6)

  1. 基板と、前記基板の表面に形成された半導体層と、前記半導体層に形成されたショットキー電極と、前記基板の裏面に形成されたオーミック電極とを備えたショットキーバリアダイオードにおいて、
    前記基板上に形成されるとともに開口領域を有する選択成長マスク膜をさらに備え、
    前記半導体層は、先細の凸部を有する凹凸形状を示し、
    前記半導体層における先細の凸部は、前記選択成長マスク膜の開口領域上にあり、
    前記ショットキー電極は、少なくとも前記凸部の上部表面に形成されることを特徴とするショットキーバリアダイオード。
  2. 前記半導体層は、窒化物系化合物半導体によって形成されることを特徴とする請求項1に記載のショットキーバリアダイオード。
  3. 前記窒化物系半導体層は、III族の元素としてAl、GaおよびInのうち少なくとも一つを含むことを特徴とする請求項に記載のショットキーバリアダイオード。
  4. 前記凸部は、前記半導体層の積層方向を含む断面が略三角形状であることを特徴とする請求項1〜のいずれか一つに記載のショットキーバリアダイオード。
  5. 前記半導体層は、少なくとも前記ショットキー電極と接触する上部に低抵抗層を備え、前記低抵抗層は、該低抵抗層の下層部よりも低い電気抵抗を有することを特徴とする請求項1〜のいずれか一つに記載のショットキーバリアダイオード。
  6. 基板上に開口領域を有する選択成長マスク膜を形成するマスク形成工程と、
    前記選択成長マスク膜における開口領域に、上部表面が先細の凸部を有する凹凸形状となる半導体層を選択的に形成する半導体形成工程と、
    先細の凸部を有する前記半導体層の上部表面にショットキー電極を形成するショットキー電極形成工程と、
    前記基板の裏面にオーミック電極を形成するオーミック電極形成工程と、
    を含むことを特徴とするショットキーバリアダイオードの製造方法。
JP2008172707A 2008-07-01 2008-07-01 ショットキーバリアダイオードおよびその製造方法 Active JP5342182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008172707A JP5342182B2 (ja) 2008-07-01 2008-07-01 ショットキーバリアダイオードおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008172707A JP5342182B2 (ja) 2008-07-01 2008-07-01 ショットキーバリアダイオードおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010016065A JP2010016065A (ja) 2010-01-21
JP5342182B2 true JP5342182B2 (ja) 2013-11-13

Family

ID=41701931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008172707A Active JP5342182B2 (ja) 2008-07-01 2008-07-01 ショットキーバリアダイオードおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5342182B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023199A (ja) 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
JP6061175B2 (ja) * 2012-02-10 2017-01-18 ローム株式会社 半導体装置
JPWO2021131808A1 (ja) * 2019-12-26 2021-07-01

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562625A (en) * 1979-06-20 1981-01-12 Shindengen Electric Mfg Co Ltd Manufacture of epitaxial wafer
JPH0629557A (ja) * 1992-07-07 1994-02-04 Fuji Electric Co Ltd 半導体装置の製造方法
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 GaN系半導体の成長方法およびGaN系半導体膜
AT504998A2 (de) * 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
JP4715324B2 (ja) * 2005-06-20 2011-07-06 住友電気工業株式会社 整流素子
JP4929979B2 (ja) * 2006-10-27 2012-05-09 住友電気工業株式会社 半導体装置および半導体装置の製造方法
JP4999065B2 (ja) * 2006-11-09 2012-08-15 古河電気工業株式会社 パワー半導体素子

Also Published As

Publication number Publication date
JP2010016065A (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
US7679104B2 (en) Vertical type semiconductor device and manufacturing method of the device
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
JP6817559B2 (ja) 半導体装置
KR100955249B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP4531071B2 (ja) 化合物半導体装置
JP5095253B2 (ja) 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP4168284B2 (ja) 窒化物系半導体素子
CN103094314B (zh) 在硅衬底上生长iii-氮化物的新方法
JP5302553B2 (ja) 半導体装置とその製造方法
JP6130995B2 (ja) エピタキシャル基板及び半導体装置
CN103137446A (zh) 硅衬底上氮化镓生长方法
KR102011762B1 (ko) 부분 리세스된 양극을 갖는 GaN계 쇼트키 다이오드
JP2009239275A (ja) GaN系半導体素子
JP5343910B2 (ja) 化合物半導体装置の製造方法
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
JP5465295B2 (ja) 化合物半導体装置、およびその製造方法
JP5074742B2 (ja) ショットキーバリアダイオード
JP5342182B2 (ja) ショットキーバリアダイオードおよびその製造方法
CN109216395B (zh) 发光结构、发光晶体管及其制造方法
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
JP2009289827A (ja) へテロ接合を有する半導体装置とその製造方法
JP2009194225A (ja) ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法
KR101552671B1 (ko) 고휘도 질화물 발광소자 제조 방법
JP4058592B2 (ja) 半導体発光素子及びその製造方法
JP2003142729A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130809

R151 Written notification of patent or utility model registration

Ref document number: 5342182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350