JP2013120846A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP2013120846A
JP2013120846A JP2011268096A JP2011268096A JP2013120846A JP 2013120846 A JP2013120846 A JP 2013120846A JP 2011268096 A JP2011268096 A JP 2011268096A JP 2011268096 A JP2011268096 A JP 2011268096A JP 2013120846 A JP2013120846 A JP 2013120846A
Authority
JP
Japan
Prior art keywords
film
insulating film
layer
gate electrode
collapse suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011268096A
Other languages
English (en)
Inventor
Hiroyoshi Ina
弘善 伊奈
Yoshihisa Fujii
敬久 藤井
Shinichi Toda
真一 吐田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011268096A priority Critical patent/JP2013120846A/ja
Priority to PCT/JP2012/080294 priority patent/WO2013084726A1/ja
Publication of JP2013120846A publication Critical patent/JP2013120846A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

【課題】リーク電流を抑制して耐圧を向上できる電界効果トランジスタを提供する。
【解決手段】このＧａＮ系ＨＦＥＴによれば、ゲート電極１５下でコラプス抑制膜１８の端縁部１８ａが、コラプス抑制膜１８上の第２の絶縁膜２３の端縁部２３ａからアンドープＡｌＧａＮ層１２に沿って突出している。これにより、コラプス抑制膜１８の端縁部１８ａでの電界集中を緩和できる。よって、ゲート電極１５のフィールドプレート部１５ｂによるゲート電極近傍での電界集中の緩和と相まって、リーク電流を抑制して耐圧を向上できる。
【選択図】図１

Description

この発明は、窒化物半導体層上にソース電極とドレイン電極およびゲート電極が形成された電界効果トランジスタに関する。
従来、電界効果トランジスタとしては、窒化物半導体層上にソース電極とドレイン電極が離間して形成され、このソース電極とドレイン電極との間にゲート電極が形成され、窒化物半導体層上に第１の絶縁膜と第２の絶縁膜が積層された電界効果トランジスタがある(例えば、特開２００４−２００２４８号公報(特許文献１)参照)。
この電界効果トランジスタは、ゲート電極がフィールドプレート構造であり、第１の絶縁膜をシリコン窒化膜で形成することにより電流コラプスを抑えようとしている。この電流コラプスとは、ＧａＮ系半導体素子において、特に、問題になっているもので、低電圧動作でのトランジスタのオン抵抗と比べて、高電圧動作でのトランジスタのオン抵抗が著しく高くなってしまう現象である。
しかしながら、上記電界効果トランジスタでは、電流コラプス現象を抑えることができても、高電圧下ではリーク電流が生じて耐圧が低下するという問題がある。
特開２００４−２００２４８号公報
そこで、この発明の課題は、リーク電流を抑制して耐圧を向上できる電界効果トランジスタを提供することにある。
上記課題を解決するため、この発明の電界効果トランジスタは、窒化物半導体層と、
上記窒化物半導体層上または上記窒化物半導体層内に少なくとも一部が形成されると共に互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間で上記窒化物半導体層上に配置されていると共にショットキー接合のための基部とこの基部から上記ドレイン電極に向かって延在しているフィールドプレート部とを有するゲート電極と、
上記ソース電極と上記ドレイン電極との間で上記窒化物半導体層上に形成されていると共に上記ゲート電極のフィールドプレート部の下で上記基部に隣接している端縁部を有する第１の絶縁膜と、
上記第１の絶縁膜上に形成されていると共に上記ゲート電極のフィールドプレート部の下で上記基部に隣接している端縁部を有する第２の絶縁膜と
を備え、
上記第１の絶縁膜の端縁部は、
上記窒化物半導体層に沿って上記第２の絶縁膜の端縁部から突き出ている
ことを特徴としている。
この発明の電界効果トランジスタによれば、上記ゲート電極の下で第１の絶縁膜の端縁部が上記第１の絶縁膜上の第２の絶縁膜の端縁部から上記窒化物半導体層に沿って突き出ている。これにより、上記第１の絶縁膜の端縁部での電界集中を緩和できることが判明した。よって、上記ゲート電極のフィールドプレート部によるゲート電極近傍での電界集中の緩和と相まって、リーク電流を抑制して耐圧を向上できる。
ここで、「上記窒化物半導体層上に配置されている」という記載は、上記ゲート電極が上記ソース電極と上記ドレイン電極との間で上記窒化物半導体層上に上記窒化物半導体層に直接接して配置されている場合と、上記ゲート電極が上記ソース電極と上記ドレイン電極との間で上記窒化物半導体層上に上記窒化物半導体層に対して離間して配置されている場合とを含む。
また、一実施形態の電界効果トランジスタでは、上記第１の絶縁膜は、電流コラプスを抑制するためのコラプス抑制膜である。
この実施形態によれば、上記第１の絶縁膜を、上記コラプス抑制膜とすることにより、耐圧を向上できるだけでなく、電流コラプスも抑制できる。
上記電流コラプスとは、ＧａＮ系半導体素子において、特に、問題になっているもので、低電圧動作でのトランジスタのオン抵抗と比べて、高電圧動作でのトランジスタのオン抵抗が著しく高くなってしまう現象である。また、上記コラプス抑制膜は、例えば、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜で構成される。
また、一実施形態の電界効果トランジスタでは、上記第１の絶縁膜の端縁部が上記第２の絶縁膜の端縁部から突き出ている突出寸法が、０.１μｍ以上かつ０.５μｍ以下である。
この実施形態によれば、上記第１の絶縁膜の端縁部の突出寸法を、０.１μｍ〜０.５μｍとしたことで、突出寸法が０.５μｍを超える場合にしきい値電圧が２段階になるなどの安定性の低下を招くことなく、電界集中を緩和できる。
すなわち、上記第１の絶縁膜の端縁部の突出寸法が、０.１μｍを下回ると電界集中を緩和する十分な効果が得られなくなる。一方、上記第１の絶縁膜の端縁部の突出寸法が、０.５μｍを超えると、ゲート電極のショットキー接合の部分に対する、上記第１の絶縁膜上のゲート電極の部分の影響が大きくなり、しきい値電圧が２段階になるなどの安定性の低下を招くこととなる。
また、一実施形態の電界効果トランジスタでは、上記第１の絶縁膜と第２の絶縁膜の少なくとも一方の端縁部の上側の角部が、面取りされた形状である。
この実施形態によれば、上記第１,第２の絶縁膜の端縁部の上側の角部が、面取りされた形状であるので、上記角部でのゲート電極の段切れを抑制できる。
この発明の電界効果トランジスタによれば、ゲート電極下で第１の絶縁膜の端縁部が上記第１の絶縁膜上の第２の絶縁膜の端縁部から窒化物半導体層に沿って突出していることで、上記第１の絶縁膜の端縁部での電界集中を緩和できる。これにより、上記ゲート電極のフィールドプレート部によるゲート電極近傍での電界集中の緩和と相まって、リーク電流を抑制して耐圧を向上できる。
この発明の電界効果トランジスタの第１実施形態であるＧａＮ系ＨＦＥＴを示す断面図である。 上記第１実施形態のＧａＮ系ＨＦＥＴの製造工程を説明する断面図である。 図２の工程に続く工程を説明する断面図である。 この発明の電界効果トランジスタの第２実施形態であるＧａＮ系ＨＦＥＴを示す断面図である。 上記第２実施形態のＧａＮ系ＨＦＥＴの製造工程を説明する断面図である。 図５の工程に続く工程を説明する断面図である。 上記第１実施形態の第１の絶縁膜の突出寸法と突出部の電界強度との関係を示す特性図である。 上記第１実施形態の第１変形例の要部を示す断面図である。 上記第２実施形態の第１変形例の要部を示す断面図である。 上記第１実施形態の第２変形例の要部を示す断面図である。 上記第２実施形態の第２変形例の要部を示す断面図である。
以下、この発明を図示の実施の形態により詳細に説明する。
(第１の実施の形態)
図１は、この発明の電界効果トランジスタの第１実施形態であるノーマリーオンタイプのＧａＮ系ＨＦＥＴ(ヘテロ接合電界効果トランジスタ)を示す断面図である。
この実施形態のＧａＮ系ＨＦＥＴは、図１に示すように、Ｓｉ基板(図示せず)上に、アンドープＧａＮ層１１と、アンドープＡlＧａＮ層１２を順に形成している。このアンドープＧａＮ層１１とアンドープＡlＧａＮ層１２との界面に２ＤＥＧ(２次元電子ガス)１９が発生する。このアンドープＧａＮ層１１とアンドープＡlＧａＮ層１２で窒化物半導体の積層体を構成している。なお、上記基板は、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡlＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。また、上記アンドープＧａＮ層１１とアンドープＡlＧａＮ層１２との間に層厚１ｎｍ程度のＡｌＮ層をヘテロ改善層として形成してもよい。また、上記ＡｌＧａＮ層１２上にＧａＮキャップ層を形成してもよい。
上記アンドープＡlＧａＮ層１２上に、予め設定された間隔をあけてソース電極１３とドレイン電極１４を形成している。上記アンドープＡlＧａＮ層１２上のソース電極１３とドレイン電極１４との間かつソース電極１３側にゲート電極１５を形成している。ここでは、一例として、上記ソース電極１３とゲート電極１５との間の距離Ｄ１を、Ｄ１＝１.３μｍとし、ゲート電極１５とドレイン電極１４との間の距離Ｄ２を、Ｄ２＝８μｍとした。
ここでは、上記アンドープＡlＧａＮ層１２の厚さを例えば１０ｎｍとしてソース電極１３とドレイン電極１４をアニールすることでオーミックコンタクト可能にしている。なお、上記アンドープＡlＧａＮ層１２の厚さを例えば３０ｎｍとしてアンドープＡlＧａＮ層１２のオーミックコンタクト部分に予めＳｉドープをしてｎ型化させることで電極のオーミックコンタクトを可能としてもよい。また、アンドープＡlＧａＮ層１２のうちのソース電極が形成される領域およびドレイン電極が形成される領域に予め、リセスを形成し、このリセスにソース電極およびドレイン電極を蒸着,アニールすることでオーミックコンタクトを可能としてもよい。
また、電流コラプスを抑制するためのコラプス抑制膜１８が、上記ソース電極１３と上記ドレイン電極１４との間で上記アンドープＡlＧａＮ層１２上に第１の絶縁膜として形成されている。この第１の絶縁膜としてのコラプス抑制膜１８は、上記ゲート電極１５下に延在している。このコラプス抑制膜１８には開口２１が形成され、上記ゲート電極１５は、上記開口２１を貫通して上記アンドープＡlＧａＮ層１２にショットキー接合している。
上記コラプス抑制膜１８は、一例として、Ｓｉリッチなシリコン窒化膜で作製されている。このＳｉリッチなシリコン窒化膜とは、Ｓｉ：Ｎ＝０.７５：１のストイキオメトリなシリコン窒化膜よりもシリコンＳｉの比率の大きいＳｉＮ膜であり、例えば、ＳｉとＮとの組成比Ｓｉ：Ｎ＝１.１〜１．９：１である。また、好ましい一例では、ＳｉとＮとの組成比Ｓｉ：Ｎ＝１.３〜１．５：１である。
また、ＳｉＯＮ膜で作製された第２の絶縁膜２３が、上記コラプス抑制膜１８上に形成されている。この第２の絶縁膜２３は、上記コラプス抑制膜１８上で上記ゲート電極１５下に延在している。この第２の絶縁膜２３は、開口２５が形成され、この開口２５は、上記コラプス抑制膜１８の開口２１に連通している。この第２の絶縁膜２３の開口２５に、上記コラプス抑制膜１８の端縁部１８ａが露出している。すなわち、上記コラプス抑制膜１８の端縁部１８ａは、上記第２の絶縁膜２３の端縁部２３ａから突き出ている。この実施形態では、一例として、コラプス抑制膜１８の端縁部１８ａが第２の絶縁膜２３の端縁部２３ａから突き出ている突出寸法Ｌ１を、０.５μｍとした。
なお、この実施形態では、一例として、第２の絶縁膜２３をＳｉＯＮ膜で作製したが、第２の絶縁膜２３を、他の酸化膜、例えば、ＳｉＯ２膜やＡｌ２Ｏ３膜等で作製してもよい。また、上記第２の絶縁膜２３を、ストイキオメトリなシリコン窒化膜(ＳｉＮ膜)としてもよい。
この第１実施形態では、図１に示すように、ゲート電極１５の基部１５ａが、上記第２の絶縁膜２３の開口２５およびコラプス抑制膜１８の開口２１を通してアンドープＡlＧａＮ層１２にショットキー接合している。この基部１５ａは、上記コラプス抑制膜１８の端縁部１８ａ上にひさし状に張り出している張り出し部１５ａ‐１を有している。また、ゲート電極１５は、上記基部１５ａに連なっていて上記第２の絶縁膜２３上でドレイン電極１４に向かって延在しているフィールドプレート部１５ｂを有している。また、ゲート電極１５は、基部１５ａからソース電極１３側に延在しているフィールドプレート部１５ｃを有している。なお、このソース電極１３側に延在しているフィールドプレート部１５ｃはなくてもよい。
この実施形態では、一例として、フィールドプレート部１５ｂが、第２の絶縁膜２３上でドレイン電極１４に向かって延在している長さＬ４は、２.０μｍである。また、フィールドプレート部１５ｃが、第２の絶縁膜２３上でソース電極１３に向かって延在している長さＬ２は、０.７μｍである。また、ゲート電極１５の基部１５ａの長さＬ３は、１.８μｍである。
また、この第１実施形態では、一例として、上記第２の絶縁膜２３の膜厚を１５０ｎｍとし、上記第１の絶縁膜としてのコラプス抑制膜１８の膜厚を２０ｎｍとした。
次に、図２、図３を順に参照して、この第１実施形態のＧａＮ系ＨＦＥＴの製造方法を説明する。
まず、図示しないＳｉ基板上に、図２に示すように、ＭＯＣＶＤ(有機金属気相成長)法を用いて、アンドープＧａＮ層１１、アンドープＡｌＧａＮ層１２、を順に形成する。なお、上記基板は、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡlＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。
次に、図２に示すように、上記アンドープＡｌＧａＮ層１２上に、プラズマＣＶＤ法を用いて、コラプス抑制膜１８となるシリコン窒化膜３８を形成する。このコラプス抑制膜１８となるシリコン窒化膜３８の成長温度は、一例として、２２５℃としたが、２００℃〜４００℃の範囲で設定してもよい。また、上記コラプス抑制膜１８となるシリコン窒化膜３８の膜厚は、一例として、２０ｎｍとしたが、２０ｎｍ〜５０ｎｍの範囲で設定してもよい。
また、一例として、上記プラズマＣＶＤ法によりシリコン窒化膜３８を形成する際のガス流量比は、Ｎ２／ＮＨ３／ＳｉＨ４＝３００ｓｃｃｍ／４０ｓｃｃｍ／３５ｓｃｃｍとした。これにより、ストイキオメトリなシリコン窒化膜よりもシリコンＳｉの比率の大きなシリコン窒化膜３８を形成できる。このシリコン窒化膜３８によれば、ストイキオメトリなシリコン窒化膜に比べて、電流コラプスをより抑制できる。
また、例えば、コラプス抑制膜１８となるシリコン窒化膜３８のＳｉとＮとの組成比Ｓｉ：Ｎ＝１.１〜１．９：１にすると、Ｓｉ：Ｎ＝０.７５：１のストイキオメトリなシリコン窒化膜よりも電流コラプスの抑制に有効である。より好ましくは、上記シリコン窒化膜３８のＳｉとＮとの組成比Ｓｉ：Ｎ＝１.３〜１.５：１にすることが、電流コラプスを抑制する上で特に有効である。この電流コラプスとは、特に、ＧａＮ系半導体素子において顕著に表れるもので、低電圧動作でのトランジスタのオン抵抗と比べて、高電圧動作でのトランジスタのオン抵抗が著しく高くなってしまう現象である。
次に、上記コラプス抑制膜１８となるシリコン窒化膜３８上にフォトレジスト層(図示せず)を形成し、露光,現像することにより、ソース電極１３,ドレイン電極１４を形成すべき領域の上記フォトレジスト層、および、ゲート電極１５の基部１５ａを形成すべき領域の上記フォトレジスト層を除去し、このフォトレジスト層をマスクとして、ドライエッチングを行なう。これにより、図２に示すように、上記コラプス抑制膜１８となるシリコン窒化膜３８のうち、ソース電極１３,ドレイン電極１４を形成すべき領域、および、ゲート電極１５の基部１５ａを形成すべき領域を除去して、この領域にアンドープＡｌＧａＮ層１２を露出させる。
次に、上記コラプス膜１８となるシリコン窒化膜３８を熱処理する。この熱処理の温度は、例えば、５００℃で３０分間とした。なお、上記熱処理の温度は、一例として、５００℃〜７００℃の範囲で設定してもよい。
その後、図３に示すように、上記コラプス抑制膜１８上に、プラズマＣＶＤ(化学的気相成長)法により、第２の絶縁膜２３となるＳｉＯＮ膜３３を形成する。次に、レジストを用いたパターニングにより、上記第２の絶縁膜２３を形成すべき領域にフォトレジスト(図示せず)を形成し、ドライエッチングにより、上記第２の絶縁膜２３を形成すべき領域以外のＳｉＯＮ膜３３を除去して、上記第２の絶縁膜２３を形成する。次に、上記第２の絶縁膜２３に、６８０℃以上で１時間のアニールを行なう。
その後、ＴｉＮを全面スパッタし、フォトリソグラフィでゲート電極１５を形成すべき電極形成領域にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、ドライエッチングまたはウェットエッチングを行なって、上記電極形成領域以外のＴｉＮ膜を除去して、図１に示すように、ＴｉＮ電極によるゲート電極１５を形成する。このゲート電極１５の基部１５ａは、接合部１５ａ−２がＡｌＧａＮ層１２にショットキー接合していると共に張り出し部１５ａ−１の直下にはコラプス抑制膜１８の端縁部１８ａが位置している。また、フィールドプレート部１５ｂの直下には、ＳｉＯＮ膜による第２の絶縁膜２３とコラプス抑制膜１８とが位置している。
次に、フォトリソグラフィにより、ソース電極１３,ドレイン電極１４を形成すべき領域(コラプス抑制膜１８,第２の絶縁膜２３から露出したＡｌＧａＮ層１２の領域およびこの領域に隣接する第２の絶縁膜２３の縁部)が開口したフォトレジスト(図示せず)を形成する。そして、このフォトレジスト上にＴｉ,Ａｌを順に蒸着し、リフトオフにより、図１に示すように、上記Ｔｉ/Ａｌ電極によるソース電極１３,ドレイン電極１４を形成する。上記Ｔｉ/Ａｌ電極は、Ｔｉ層,Ａｌ層が順に積層された積層構造の電極である。次に、上記ソース電極１３,ドレイン電極１４を、熱処理してオーミック電極にする。この熱処理(オーミックアニール)の条件は、一例として５００℃で３０分としたが、上記熱処理の条件は、これに限らず、例えば、上記熱処理温度を、４００℃〜６００℃の範囲内で設定してもよい。
こうして作製した上記第１実施形態のＧａＮ系ＨＦＥＴによれば、上記ゲート電極１５下で第１の絶縁膜であるコラプス抑制膜１８の端縁部１８ａが第２の絶縁膜２３の端縁部２３ａから突出している。この構成により、図７の電界強度特性図を参照して次に説明するように、上記コラプス抑制膜１８の端縁部１８ａでの電界集中を緩和できることが判明した。これにより、上記ゲート電極１５のフィールドプレート部１５ｂによるゲート電極近傍での電界集中の緩和と相まって、リーク電流を抑制して耐圧を向上できる。
図７は、横軸に上記第１の絶縁膜としてのコラプス抑制膜１８の端縁部１８ａが第２の絶縁膜２３の端縁部２３ａから突出している寸法Ｌ１(μｍ)を示し、縦軸に端縁部１８ａでの電界強度(ＭＶ/ｃｍ)を示している。なお、図７における電界強度特性Ｋ１,Ｋ２,Ｋ２１,Ｋ２２は、ソース電極に０Ｖを印加し、ドレイン電極に６００Ｖを印加し、ゲート電極に−１０Ｖを印加した条件下でのシミュレーション結果である。
図７において、特性Ｋ１は、コラプス抑制膜１８の膜厚を５０ｎｍとし、第２の絶縁膜２３の膜厚を１２０ｎｍとした場合のコラプス抑制膜１８の端縁部１８ａの先端(図１に矢印Ｅ１で示す)での電界強度(ＭＶ/ｃｍ)と端縁部２３ａの突出寸法Ｌ１(μｍ)との関係を示している。また、図７において、特性Ｋ２は、コラプス抑制膜１８の膜厚を５０ｎｍとし、第２の絶縁膜２３の膜厚を１２０ｎｍとした場合のコラプス抑制膜１８の端縁部１８ａの起端(図１に矢印Ｅ３で示す)での電界強度(ＭＶ/ｃｍ)と端縁部２３ａの突出寸法Ｌ１(μｍ)との関係を示している。
また、図７において、特性Ｋ２１は、コラプス抑制膜１８の膜厚を２０ｎｍとし、第２の絶縁膜２３の膜厚を１５０ｎｍとした場合のコラプス抑制膜１８の端縁部１８ａの先端(図１に矢印Ｅ１で示す)での電界強度(ＭＶ/ｃｍ)と端縁部２３ａの突出寸法Ｌ１(μｍ)との関係を示している。また、図７において、特性Ｋ２２は、コラプス抑制膜１８の膜厚を２０ｎｍとし、第２の絶縁膜２３の膜厚を１５０ｎｍとした場合のコラプス抑制膜１８の端縁部１８ａの起端(図１に矢印Ｅ３で示す)での電界強度(ＭＶ/ｃｍ)と端縁部２３ａの突出寸法Ｌ１(μｍ)との関係を示している。
コラプス抑制膜１８の膜厚が５０ｎｍ,２０ｎｍの電界強度特性Ｋ１,Ｋ２１を参照すれば、コラプス抑制膜１８の端縁部１８ａの突出寸法Ｌ１を０.１μｍ以上とすることで、端縁部１８ａが上層の第２の絶縁膜２３の端縁部２３ａから突出していない場合(Ｌ１＝０μｍ)に比べて、図１に矢印Ｅ１で示すコラプス抑制膜１８の端縁部１８ａの先端での電界強度(ＭＶ/ｃｍ)を大幅に低減できることが判明した。また、コラプス抑制膜１８の膜厚が２０ｎｍの特性Ｋ２１を参照すれば、コラプス抑制膜１８の膜厚が５０ｎｍである場合の特性Ｋ１に比べて、端縁部１８ａの先端での電界強度をさらに低減できることが判明した。
一方、コラプス抑制膜１８の膜厚が５０ｎｍの場合の電界強度特性Ｋ２に比べて、コラプス抑制膜１８の膜厚が２０ｎｍの場合の電界強度特性Ｋ２２の方が、電界強度が高くなっていた。つまり、図１に矢印Ｅ３で示す端縁部１８ａの起端での電界強度は、コラプス抑制膜１８の膜厚が２０ｎｍの場合に比べて、コラプス抑制膜１８の膜厚が５０ｎｍの場合の方が低くなっていた。
図７の電界強度のシミュレーション結果から、第１の絶縁膜としてのコラプス抑制膜１８の端縁部１８ａの突出寸法Ｌ１を０.１μｍ以上にすることで、コラプス抑制膜１８の端縁部１８ａを第２の絶縁膜２３から突き出ていない場合に比べて、コラプス抑制膜１８の端縁部１８ａでの電界強度を大幅に低減できることが分かった。
ここで、上記第１の絶縁膜としてのコラプス抑制膜１８の端縁部１８ａの突出寸法Ｌ１が、０.１μｍを下回ると電界集中を緩和する十分な効果が得られなくなる。一方、上記第１の絶縁膜としてのコラプス抑制膜１８の端縁部１８ａの突出寸法Ｌ１が、０.５μｍを超えると、ゲート電極１５の基部１５ａがショットキー接合している接合部分１５ａ−２に対する、上記コラプス抑制膜１８上のゲート電極１５の基部１５ａの張り出し部１５ａ−１の影響が大きくなり、しきい値電圧が２段階になるなどの安定性の低下を招く。
したがって、上記第１の絶縁膜としてのコラプス抑制膜１８の端縁部１８ａの突出寸法Ｌ１を、０.１μｍ〜０.５μｍとすることで、しきい値電圧が２段階になるなどの安定性の低下を招くことなく、電界集中を緩和できる。
また、この実施形態によれば、上記第１の絶縁膜をコラプス抑制膜１８としたので、耐圧を向上できるだけでなく、電流コラプスも抑制できる。上記電流コラプスとは、ＧａＮ系半導体素子において、特に、問題になっているもので、低電圧動作でのトランジスタのオン抵抗と比べて、高電圧動作でのトランジスタのオン抵抗が著しく高くなってしまう現象である。
尚、上記第１実施形態では、一例として、ゲート電極１５の基部１５ａの長さＬ３を、１.８μｍとしたが、ゲート電極１５の基部１５ａの長さＬ３は、例えば、０.８μｍ〜３μｍの範囲で設定してもよい。また、上記ゲート電極１５のフィールドプレート部１５ｂの長さＬ４を２.０μｍとしたが、フィールドプレート部１５ｂの長さＬ４を、例えば、０.５μｍ〜１０μｍの範囲で設定してもよい。また、上記ゲート電極１５のフィールドプレート部１５ｃの長さＬ２を０.７μｍとしたが、フィールドプレート部１５ｃの長さＬ２を、例えば、０.５μｍ〜３μｍの範囲で設定してもよい。
また、上記第１実施形態では、一例として、ソース電極１３とゲート電極１５との間の距離Ｄ１を１.３μｍとしたが、距離Ｄ１を０.５μｍ〜５μｍの範囲で設定してもよい。また、上記第１実施形態では、一例として、ゲート電極１５とドレイン電極１４との間の距離Ｄ２を８μｍとしたが、距離Ｄ２を３μｍ〜３０μｍの範囲で設定してもよい。
また、上記第１実施形態においては、第１の絶縁膜としてのコラプス抑制膜１８は、開口２１のソース電極側の端縁部が第２の絶縁膜２３から突出していないが、図８に示すように、端縁部１８ａと同様に、コラプス抑制膜１８の開口２１のソース電極側の端縁部１８ｂが、第２の絶縁膜２３の開口２５のソース電極側の端縁部２３ｂから突出していてもよい。
また、上記第１実施形態において、図１０に示すように、上記第１の絶縁膜としてのコラプス抑制膜１８の端縁部１８ａの上側の角部１８ａ−１を面取りされた形状としてもよい。また、上記角部１８ａ−１の面取り形状は、略直線状に傾斜した面取り形状としたが、湾曲面形状としてもよい。また、上記第１の絶縁膜としてのコラプス抑制膜１８の端縁部１８ａだけでなく第２の絶縁膜２３の端縁部２３ａの上側の角部２３ａ−１を図１０に破線で示すような面取り形状としてもよい。このような面取り形状によって、ゲート電極１５の段切れを抑制して、安定したトランジスタ特性が得られ、信頼性を向上できる。上記コラプス抑制膜１８や第２の絶縁膜２３の端縁部１８ａ,２３ａの上側の角部１８ａ−１,２３ａ−１の面取り形状は、例えば、パターニング時にウェットエッチングを行なうことで形成できる。また、図１０に示す第２の絶縁膜２３の開口２５のソース電極１３側の端縁部２３ｂの上側の角部２３ｂ−１を面取り形状にしてもよい。また、図８に示すコラプス抑制膜１８の端縁部１８ａや１８ｂの上側の角部を面取り形状にしてもよく、第２の絶縁膜２３の端縁部２３ａや２３ｂの上側の角部を面取り形状にしてもよい。
(第２の実施の形態)
図４は、この発明の電界効果トランジスタの第２実施形態であるノーマリーオフタイプのＧａＮ系ＨＦＥＴ(ヘテロ接合電界効果トランジスタ)を示す断面図である。
この実施形態のＧａＮ系ＨＦＥＴは、図４に示すように、Ｓｉ基板(図示せず)上に、アンドープＡｌＸＧａ１−ＸＮ層５１と、アンドープＡｌｙＧａ１−ｙＮ層５２を順に形成している。また、上記アンドープＡｌｙＧａ１−ｙＮ層５２上に、メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２を形成した。上記アンドープＡｌＸＧａ１−ＸＮ層５１とアンドープＡｌｙＧａ１−ｙＮ層５２との界面に、上記メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２下の領域を除いて、２ＤＥＧ(２次元電子ガス)６９が発生する。
この実施形態では、上記アンドープＡｌＸＧａ１−ＸＮ層５１の厚さｔ１(ｎｍ)を上記アンドープＡｌｙＧａ１−ｙＮ層５２の厚さｔ２(ｎｍ)よりも厚くした(ｔ１＞ｔ２)。また、上記メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２の厚さｔ３(ｎｍ)を、上記アンドープＡｌｙＧａ１−ｙＮ層５２の厚さｔ２(ｎｍ)よりも厚くした(ｔ３＞ｔ２)。また、上記メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２の厚さｔ３(ｎｍ)を、上記アンドープＡｌＸＧａ１−ＸＮ層５１の厚さｔ１(ｎｍ)よりも薄くした(ｔ１＞ｔ３)。つまり、アンドープＡｌＸＧａ１−ＸＮ層５１,アンドープＡｌｙＧａ１−ｙＮ層５２,メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２の厚さｔ１,ｔ２,ｔ３の大小関係を、ｔ１＞ｔ３＞ｔ２とした。
また、上記アンドープＡｌｙＧａ１−ｙＮ層５２の混晶比ｙを上記アンドープＡｌＸＧａ１−ＸＮ層５１の混晶比ｘよりも大きくし、このアンドープＡｌＸＧａ１−ＸＮ層５１の混晶比ｘを上記メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２の混晶比ｚよりも大きくした(ｙ＞ｘ＞ｚ)。
具体的一例では、上記アンドープＡｌＸＧａ１−ＸＮ層５１の厚さｔ１を１０００ｎｍとし、上記アンドープＡｌｙＧａ１−ｙＮ層５２の厚さｔ２を１０ｎｍとし、上記メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２の厚さｔ３を５０ｎｍとした。また、この具体的一例では、上記アンドープＡｌｙＧａ１−ｙＮ層５２の混晶比ｙを０.２１とし、上記アンドープＡｌＸＧａ１−ＸＮ層５１の混晶比ｘを０.０４とし、上記メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２の混晶比ｚを０とした。
なお、上記基板は、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡlＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。また、上記アンドープＡｌＧａＮ層５１とアンドープＡlＧａＮ層５２との間に層厚１ｎｍのＡｌＮ層を形成してもよい。
上記アンドープＡlＧａＮ層５２上に、予め設定された間隔をあけてソース電極６３とドレイン電極６４を形成している。上記アンドープＡlＧａＮ層５２上のソース電極６３とドレイン電極６４との間かつソース電極６３側にゲート電極６５を形成している。ここでは、一例として、上記ソース電極６３とゲート電極６５との間の距離Ｄ５１を、Ｄ５１＝１.３μｍとし、ゲート電極６５とドレイン電極６４との間の距離Ｄ５２を、Ｄ５２＝８μｍとした。
また、この実施形態では、上記アンドープＡlＧａＮ層５２の厚さｔ２を例えば１０ｎｍとしてソース電極６３とドレイン電極６４をアニールすることでオーミックコンタクト可能にしている。なお、上記アンドープＡlＧａＮ層５２の厚さｔ２を例えば３０ｎｍとしてアンドープＡlＧａＮ層５２のオーミックコンタクト部分に予めＳｉドープをしてｎ型化させることで電極のオーミックコンタクトを可能としてもよい。また、アンドープＡlＧａＮ層５２のソース電極が形成される領域およびドレイン電極が形成される領域に、予めリセスを形成し、ソース電極およびドレイン電極を蒸着、アニールすることでオーミックコンタクトを可能としてもよい。
また、電流コラプスを抑制するためのコラプス抑制膜６８が、上記ソース電極６３と上記ドレイン電極６４との間で上記アンドープＡlＧａＮ層５２上および上記メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２上に第１の絶縁膜として形成されている。この第１の絶縁膜としてのコラプス抑制膜６８は、上記ゲート電極６５下に延在している。このコラプス抑制膜６８には開口８１が形成され、上記ゲート電極６５は、上記開口８１を貫通して上記メサ型のアンドープＡlＧａＮ層７２にショットキー接合している。
上記コラプス抑制膜６８は、一例として、Ｓｉリッチなシリコン窒化膜で作製されている。このＳｉリッチなシリコン窒化膜とは、Ｓｉ：Ｎ＝０.７５：１のストイキオメトリなシリコン窒化膜よりもシリコンＳｉの比率の大きいＳｉＮ膜であり、例えば、ＳｉとＮとの組成比Ｓｉ：Ｎ＝１.１〜１．９：１である。また、好ましい一例では、ＳｉとＮとの組成比Ｓｉ：Ｎ＝１.３〜１．５：１である。
また、ＳｉＯＮ膜で作製された第２の絶縁膜７３が、上記コラプス抑制膜６８上に形成されている。この第２の絶縁膜７３は、上記コラプス抑制膜６８上で上記ゲート電極６５下に延在している。この第２の絶縁膜７３は、開口８５が形成され、この開口８５は、上記コラプス抑制膜６８の開口８１に連通している。この第２の絶縁膜７３の開口８５に、上記コラプス抑制膜６８の端縁部６８ａが露出している。すなわち、上記コラプス抑制膜６８の端縁部６８ａは、上記第２の絶縁膜７３の端縁部７３ａから突出している。この実施形態では、一例として、コラプス抑制膜６８の端縁部６８ａが第２の絶縁膜７３の端縁部７３ａから突出している突出寸法Ｌ１を、０.５μｍとした。
なお、この実施形態では、一例として、第２の絶縁膜７３をＳｉＯＮ膜で作製したが、第２の絶縁膜７３を、他の酸化膜、例えば、ＳｉＯ２膜やＡｌ２Ｏ３膜等で作製してもよい。また、第２の絶縁膜７３を、ストイキオメトリなシリコン窒化膜(ＳｉＮ膜)としてもよい。
この第２実施形態では、図４に示すように、ゲート電極６５の基部６５ａが、上記第２の絶縁膜７３の開口８５およびコラプス抑制膜６８の開口８１を通してメサ型のアンドープＡlＧａＮ層７２にショットキー接合している。この基部６５ａは、上記コラプス抑制膜６８の端縁部６８ａ上にひさし状に張り出している張り出し部６５ａ‐１を有している。また、ゲート電極６５は、上記基部６５ａに連なっていて上記第２の絶縁膜７３上でドレイン電極６４に向かって延在しているフィールドプレート部６５ｂを有している。また、ゲート電極６５は、基部６５ａからソース電極６３側に延在しているフィールドプレート部６５ｃを有している。このゲート電極６５の略直下に上記メサ型のアンドープＡｌＧａＮ層７２が位置している。なお、上記ソース電極６３側に延在しているフィールドプレート部６５ｃはなくてもよい。
この実施形態では、一例として、フィールドプレート部６５ｂが、第２の絶縁膜７３上でドレイン電極６４に向かって延在している長さＬ５４は、２.０μｍである。また、フィールドプレート部６５ｃが、第２の絶縁膜７３上でソース電極６３に向かって延在している長さＬ５２は、０.７μｍである。また、ゲート電極６５の基部６５ａの長さＬ５３は、１.８μｍである。
また、この第２実施形態では、一例として、上記ゲート電極６５で覆われている第２の絶縁膜７３の部分７３ｂの膜厚を５０ｎｍとし、上記ゲート電極６５で覆われていない第２の絶縁膜７３の部分７３ｃの膜厚を１５０ｎｍとし、上記第１の絶縁膜としてのコラプス抑制膜６８の膜厚を２０ｎｍとした。
次に、図５、図６を順に参照して、この第２実施形態のＧａＮ系ＨＦＥＴの製造方法を説明する。
まず、図示しないＳｉ基板上に、図５に示すように、ＭＯＣＶＤ(有機金属気相成長)法を用いて、アンドープＧａＮ層５１、アンドープＡｌＧａＮ層５２、および、上記メサ型のアンドープＡｌＧａＮ層７２とするためのアンドープＡｌＧａＮ層(図示せず)を順に形成する。
次に、フォトリソグラフィーで上記メサ型のアンドープＡｌＧａＮ層７２を形成すべき領域にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、ドライエッチングを行なって、図５に示すように、メサ型のアンドープＡｌＧａＮ層７２を形成する。
なお、上記基板は、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡlＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。
次に、図５に示すように、上記アンドープＡｌＧａＮ層５２および上記メサ型のアンドープＡｌＧａＮ層７２上に、プラズマＣＶＤ法を用いて、コラプス抑制膜６８となるシリコン窒化膜９８を形成する。このコラプス抑制膜６８となるシリコン窒化膜９８の成長温度は、一例として、２２５℃としたが、２００℃〜４００℃の範囲で設定してもよい。また、上記コラプス抑制膜６８となるシリコン窒化膜９８の膜厚は、一例として、２０ｎｍとしたが、２０ｎｍ〜５０ｎｍの範囲で設定してもよい。
また、一例として、上記プラズマＣＶＤ法によりシリコン窒化膜９８を形成する際のガス流量比は、Ｎ２／ＮＨ３／ＳｉＨ４＝３００ｓｃｃｍ／４０ｓｃｃｍ／３５ｓｃｃｍとした。これにより、ストイキオメトリなシリコン窒化膜よりもシリコンＳｉの比率の大きなシリコン窒化膜９８を形成できる。このシリコン窒化膜９８によれば、ストイキオメトリなシリコン窒化膜に比べて、電流コラプスをより抑制できる。
また、例えば、コラプス抑制膜６８となるシリコン窒化膜９８のＳｉとＮとの組成比Ｓｉ：Ｎ＝１.１〜１．９：１にすると、Ｓｉ：Ｎ＝０.７５：１のストイキオメトリなシリコン窒化膜よりも電流コラプスの抑制に有効である。より好ましくは、上記シリコン窒化膜２８のＳｉとＮとの組成比Ｓｉ：Ｎ＝１.３〜１.５：１にすることが、電流コラプスを抑制する上で特に有効である。
次に、上記コラプス抑制膜６８となるシリコン窒化膜９８上にフォトレジスト層(図示せず)を形成し、露光,現像することにより、ソース電極６３,ドレイン電極６４を形成すべき領域の上記フォトレジスト層、および、ゲート電極６５の基部６５ａを形成すべき領域の上記フォトレジスト層を除去し、このフォトレジスト層をマスクとして、ドライエッチングを行なう。これにより、図５に示すように、上記コラプス抑制膜６８となるシリコン窒化膜９８のうち、ソース電極６３,ドレイン電極６４を形成すべき領域、および、ゲート電極６５の基部６５ａを形成すべき領域を除去して、これらの領域にアンドープＡｌＧａＮ層５２、および、メサ型のアンドープＡｌＧａＮ層７２を露出させる。
次に、上記コラプス膜６８となるシリコン窒化膜９８を熱処理する。この熱処理の温度は、例えば、５００℃で３０分間とした。なお、上記熱処理の温度は、一例として、５００℃〜７００℃の範囲で設定してもよい。
その後、図６に示すように、上記コラプス抑制膜６８上に、プラズマＣＶＤ(化学的気相成長)法により、第２の絶縁膜７３となるＳｉＯＮ膜９３を形成する。次に、レジストを用いたパターニングにより、上記第２の絶縁膜７３を形成すべき領域にフォトレジスト(図示せず)を形成し、ドライエッチングにより、上記第２の絶縁膜７３を形成すべき領域以外のＳｉＯＮ膜９３を除去して、上記第２の絶縁膜７３を形成する。次に、上記第２の絶縁膜７３に、６８０℃以上で１時間のアニールを行なう。
その後、ＴｉＮを全面スパッタし、フォトリソグラフィでゲート電極６５を形成すべき電極形成領域にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、ドライエッチングまたはウェットエッチングを行なって、上記電極形成領域以外のＴｉＮ膜を除去して、図４に示すように、ＴｉＮ電極によるゲート電極６５を形成する。このゲート電極６５の基部６５ａは、接合部６５ａ−２がメサ型のＡｌＧａＮ層７２にショットキー接合していると共に張り出し部６５ａ−１の直下にはコラプス抑制膜６８の端縁部６８ａが位置している。また、フィールドプレート部６５ｂの直下には、ＳｉＯＮ膜による第２の絶縁膜７３とコラプス抑制膜６８とが位置している。
次に、フォトリソグラフィにより、ソース電極６３,ドレイン電極６４を形成すべき領域(コラプス抑制膜６８,第２の絶縁膜７３から露出したＡｌＧａＮ層５２の領域およびこの領域に隣接する第２の絶縁膜７３の縁部)が開口したフォトレジスト(図示せず)を形成する。そして、このフォトレジスト上にＴｉ,Ａｌを順に蒸着し、リフトオフにより、図４に示すように、上記Ｔｉ/Ａｌ電極によるソース電極６３,ドレイン電極６４を形成する。上記Ｔｉ/Ａｌ電極は、Ｔｉ層,Ａｌ層が順に積層された積層構造の電極である。次に、上記ソース電極６３,ドレイン電極６４を、熱処理してオーミック電極にする。この熱処理(オーミックアニール)の条件は、一例として５００℃で３０分としたが、上記熱処理の条件は、これに限らず、例えば、上記熱処理温度を、４００℃〜６００℃の範囲内で設定してもよい。
こうして作製した上記第２実施形態のＧａＮ系ＨＦＥＴによれば、上記ゲート電極６５下で第１の絶縁膜であるコラプス抑制膜６８の端縁部６８ａが第２の絶縁膜７３の端縁部７３ａから突き出ている。この構成により、図７の電界強度特性図を参照して上記第１実施形態で説明したのと同様、上記コラプス抑制膜６８の端縁部６８ａでの電界集中を緩和できることが判明した。すなわち、第１の絶縁膜としてのコラプス抑制膜６８の端縁部６８ａの突出寸法Ｌ５１を０.１μｍ以上にすることで、コラプス抑制膜６８の端縁部６８ａを第２の絶縁膜７３から突き出ていない場合に比べて、コラプス抑制膜６８の端縁部６８ａでの電界強度を大幅に低減できることが分かった。一方、上記第１の絶縁膜としてのコラプス抑制膜６８の端縁部６８ａの突出寸法Ｌ５１が、０.５μｍを超えると、ゲート電極６５の基部６５ａがショットキー接合している接合部６５ａ−２に対する、上記コラプス抑制膜６８上のゲート電極６５の基部６５ａの張り出し部６５ａ−１の影響が大きくなり、しきい値電圧が２段階になるなどの安定性の低下を招くこととなる。
したがって、上記第１の絶縁膜としてのコラプス抑制膜６８の端縁部６８ａの突出寸法Ｌ５１を、０.１μｍ〜０.５μｍとすることで、しきい値電圧が２段階になるなどの安定性の低下を招くことなく、電界集中を緩和できる。また、この実施形態によれば、上記第１の絶縁膜をコラプス抑制膜６８としたので、耐圧を向上できるだけでなく、電流コラプスも抑制できる。
また、この第２実施形態では、上述の如く、メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２を形成し、上記アンドープＡｌＸＧａ１−ＸＮ層５１の厚さｔ１とアンドープＡｌｙＧａ１−ｙＮ層５２の厚さｔ２とメサ型のアンドープＡｌＺＧａ１−ＺＮ層７２の厚さｔ３との関係を、ｔ１＞ｔ３＞ｔ２とし、かつ、混晶比ｘ,ｙ,ｚをｙ＞ｘ＞ｚとした。これにより、上記メサ型のアンドープＡｌＺＧａ１−ＺＮ層７２の直下の領域において、２ＤＥＧ(２次元電子ガス)６９が生じないようにして、ノーマリオフタイプのＧａＮ系ＨＦＥＴを実現できる。
尚、上記第２実施形態では、一例として、ゲート電極６５の基部６５ａの長さＬ５３を、１.８μｍとしたが、ゲート電極６５の基部６５ａの長さＬ５３は、例えば、０.８μｍ〜３μｍの範囲で設定してもよい。また、上記ゲート電極６５のフィールドプレート部６５ｂの長さＬ５４を２.０μｍとしたが、フィールドプレート部６５ｂの長さＬ５４を、例えば、０.５μｍ〜１０μｍの範囲で設定してもよい。また、上記ゲート電極６５のフィールドプレート部６５ｃの長さＬ５２を０.７μｍとしたが、フィールドプレート部６５ｃの長さＬ５２を、例えば、０.５μｍ〜３μｍの範囲で設定してもよい。
また、上記第２実施形態では、一例として、ソース電極６３とゲート電極６５との間の距離Ｄ５１を１.３μｍとしたが、距離Ｄ５１を０.５μｍ〜５μｍの範囲で設定してもよい。また、上記第２実施形態では、一例として、ゲート電極６５とドレイン電極６４との間の距離Ｄ５２を８μｍとしたが、距離Ｄ５２を３μｍ〜３０μｍの範囲で設定してもよい。
また、上記第２実施形態においては、第１の絶縁膜としてのコラプス抑制膜６８は、開口８１のソース電極側の端縁部が第２の絶縁膜７３から突出していないが、図９に示すように、端縁部６８ａと同様に、コラプス抑制膜６８の開口８１のソース電極側の端縁部６８ｂが、第２の絶縁膜７３の開口８５のソース電極側の端縁部７３ｂから突出していてもよい。
また、上記第２実施形態において、図１１に示すように、上記第１の絶縁膜としてのコラプス抑制膜６８の端縁部６８ａの上側の角部６８ａ−１を面取りされた形状としてもよい。この角部６８ａ−１の面取り形状は、略直線状に傾斜した面取り形状としたが、湾曲面状の面取り形状としてもよい。また、上記第１の絶縁膜としてのコラプス抑制膜６８の端縁部６８ａだけでなく第２の絶縁膜７３の端縁部７３ａの上側の角部７３ａ−１を破線で示すような面取り形状としてもよい。このような面取り形状によって、ゲート電極６５の段切れを抑制して、安定したトランジスタ特性が得られ、信頼性を向上できる。上記コラプス抑制膜６８や第２の絶縁膜７３の端縁部６８ａ,７３ａの上側の角部６８ａ−１,７３ａ−１の面取り形状は、例えば、パターニング時にウェットエッチングを行なうことで形成できる。また、図１１に示す第２の絶縁膜７３の開口８５のソース電極１３側の端縁部７３ｂの上側の角部７３ｂ−１を面取り形状にしてもよい。また、図９に示すコラプス抑制膜６８の端縁部６８ａや６８ｂの上側の角部を面取り形状にしてもよく、第２の絶縁膜７３の端縁部７３ａや７３ｂの上側の角部を面取り形状にしてもよい。
また、上記第１,第２実施形態では、ＧａＮ系半導体積層体を、ＧａＮ層やＡｌＧａＮ層で構成したが、ＡlxＩｎyＧａ1-x-yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ＜１)で表されるＧａＮ系半導体層を含むものでもよい。すなわち、上記ＧａＮ系半導体積層体は、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ等を含むものとしてもよい。また、上記第１実施形態では、ノーマリオンタイプのＨＦＥＴについて説明したが、上記第２実施形態のようなノーマリオフタイプでも同様の効果が得られる。
また、上記第１,第２実施形態では、第１の絶縁膜をシリコン窒化膜によるコラプス抑制膜としたが、第２の絶縁膜と同様にＳｉＯＮ膜、ＳｉＯ２膜、Ａｌ２Ｏ３膜等の酸化膜としてもよい。また、上記第１,第２実施形態では、第２の絶縁膜をＳｉＯＮ膜、ＳｉＯ２膜、Ａｌ２Ｏ３膜等の酸化膜としたが、コラプス抑制膜としてもよい。また、上記第１,第２実施形態において、第１,第２の絶縁膜をストイキオメトリなシリコン窒化膜(ＳｉＮ膜)としてもよい。また、上記第１実施形態では、上記第１絶縁膜としてのコラプス抑制膜の膜厚を、２０ｎｍまたは５０ｎｍとしたが、２０ｎｍ〜５０ｎｍの範囲内で設定してもよく、例えば、５ｎｍ〜１００ｎｍの範囲内で設定してもよい。また、上記第１実施形態では、上記第２の絶縁膜２３の膜厚を１５０ｎｍまたは１２０ｎｍとしたが、１２０ｎｍ〜１５０ｎｍの範囲内で設定してもよく、例えば、１００ｎｍ〜４００ｎｍの範囲内で設定してもよい。
また、上記第２実施形態では、上記第１絶縁膜としてのコラプス抑制膜の膜厚を、２０ｎｍとしたが、２０ｎｍ〜５０ｎｍの範囲内で設定してもよく、例えば、５ｎｍ〜１００ｎｍの範囲内で設定してもよい。また、上記第２実施形態では、第２の絶縁膜７３の部分７３ｂの膜厚を５０ｎｍとしたが、５０ｎｍ〜４００ｎｍの範囲内で設定してもよい。また、上記第２実施形態では、第２の絶縁膜７３の部分７３ｃの膜厚を１５０ｎｍとしたが、５０ｎｍ〜４００ｎｍの範囲内で設定してもよい。
また、上記実施形態では、ゲート電極１５,６５をＴｉＮで作製したが、ＷＮで作製してもよい。また、ゲート電極１５,６５をＰｔ/ＡｕやＮｉ/Ａｕで作製してもよい。
また、上記第１,第２実施形態では、上記オーミック電極としてのソース電極１３,６３とドレイン電極１４,６４を、Ｔｉ層,Ａｌ層が順に積層されたＴｉ/Ａｌ電極としたが、Ｔｉ層,Ａｌ層,ＴｉＮ層が順に積層されたＴｉ/Ａｌ/ＴｉＮ電極としてもよい。また、上記Ａｌ層の代わりにＡｌＳｉ層やＡｌＣｕ層を用いてもよい。また、ソース電極,ドレイン電極としては、Ｈｆ/Ａｌ電極としてもよい。また、ソース電極,ドレイン電極としては、Ｔｉ/ＡｌまたはＨｆ/Ａｌ上にＮｉ/Ａｕを積層したものとしてもよく、Ｔｉ/ＡｌまたはＨｆ/Ａｌ上にＰｔ/Ａｕを積層したものとしてもよく、Ｔｉ/ＡｌまたはＨｆ/Ａｌ上にＡｕを積層したものとしてもよい。
この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
１１ アンドープＧａＮ層
１２ アンドープＡｌＧａＮ層
１３ ソース電極
１４ ドレイン電極
１５ ゲート電極
１５ａ 基部
１５ａ−１ 張り出し部
１５ａ−２ 接合部
１５ｂ,１５ｃ フィールドプレート部
１８ コラプス抑制膜
１８ａ,１８ｂ 端縁部
１８ａ−１ 角部
１９ ２ＤＥＧ(２次元電子ガス)
２１,２５ 開口
２３ 第２の絶縁膜
２３ａ,２３ｂ 端縁部
２３ａ−１,２３ｂ−１ 角部
５１ アンドープＡｌＸＧａ１−ＸＮ層
５２ アンドープＡｌｙＧａ１−ｙＮ層
６３ ソース電極
６４ ドレイン電極
６５ ゲート電極
６５ａ 基部
６５ａ−１ 張り出し部
６５ａ−２ 接合部
６５ｂ,６５ｃ フィールドプレート部
６８ コラプス抑制膜
６８ａ,６８ｂ 端縁部
６８ａ−１ 角部
６９ ２ＤＥＧ(２次元電子ガス)
７２ メサ型のアンドープＡｌＺＧａ１−ＺＮ層
７３ 第２の絶縁膜
７３ａ,７３ｂ 端縁部
７３ａ−１,７３ｂ−１ 角部
８１,８５ 開口

Claims (4)

  1. 窒化物半導体層と、
    上記窒化物半導体層上または上記窒化物半導体層内に少なくとも一部が形成されると共に互いに間隔をおいて配置されたソース電極およびドレイン電極と、
    上記ソース電極と上記ドレイン電極との間で上記窒化物半導体層上に配置されていると共にショットキー接合のための基部とこの基部から上記ドレイン電極に向かって延在しているフィールドプレート部とを有するゲート電極と、
    上記ソース電極と上記ドレイン電極との間で上記窒化物半導体層上に形成されていると共に上記ゲート電極のフィールドプレート部の下で上記基部に隣接している端縁部を有する第１の絶縁膜と、
    上記第１の絶縁膜上に形成されていると共に上記ゲート電極のフィールドプレート部の下で上記基部に隣接している端縁部を有する第２の絶縁膜と
    を備え、
    上記第１の絶縁膜の端縁部は、
    上記窒化物半導体層に沿って上記第２の絶縁膜の端縁部から突き出ていることを特徴とする電界効果トランジスタ。
  2. 請求項１に記載の電界効果トランジスタにおいて、
    上記第１の絶縁膜は、
    電流コラプスを抑制するためのコラプス抑制膜であることを特徴とする電界効果トランジスタ。
  3. 請求項１または２に記載の電界効果トランジスタにおいて、
    上記第１の絶縁膜の端縁部が上記第２の絶縁膜の端縁部から突き出ている突出寸法が、０.１μｍ以上かつ０.５μｍ以下であることを特徴とする電界効果トランジスタ。
  4. 請求項１から３のいずれか１つに記載の電界効果トランジスタにおいて、
    上記第１の絶縁膜と第２の絶縁膜の少なくとも一方の端縁部の上側の角部が、面取りされた形状であることを特徴とする電界効果トランジスタ。
JP2011268096A 2011-12-07 2011-12-07 電界効果トランジスタ Pending JP2013120846A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011268096A JP2013120846A (ja) 2011-12-07 2011-12-07 電界効果トランジスタ
PCT/JP2012/080294 WO2013084726A1 (ja) 2011-12-07 2012-11-22 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011268096A JP2013120846A (ja) 2011-12-07 2011-12-07 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2013120846A true JP2013120846A (ja) 2013-06-17

Family

ID=48574100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011268096A Pending JP2013120846A (ja) 2011-12-07 2011-12-07 電界効果トランジスタ

Country Status (2)

Country Link
JP (1) JP2013120846A (ja)
WO (1) WO2013084726A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046468A (ja) * 2013-08-28 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2017208556A (ja) * 2017-06-27 2017-11-24 株式会社東芝 半導体装置
JP2023503882A (ja) * 2019-11-19 2023-02-01 ウルフスピード インコーポレイテッド 改善されたサーマルバジェットを有する半導体および改善されたサーマルバジェットを有する半導体を作製するプロセス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4888115B2 (ja) * 2004-02-20 2012-02-29 日本電気株式会社 電界効果トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046468A (ja) * 2013-08-28 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2017208556A (ja) * 2017-06-27 2017-11-24 株式会社東芝 半導体装置
JP2023503882A (ja) * 2019-11-19 2023-02-01 ウルフスピード インコーポレイテッド 改善されたサーマルバジェットを有する半導体および改善されたサーマルバジェットを有する半導体を作製するプロセス

Also Published As

Publication number Publication date
WO2013084726A1 (ja) 2013-06-13

Similar Documents

Publication Publication Date Title
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
US8330167B2 (en) GaN-based field effect transistor and method of manufacturing the same
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
US8709886B2 (en) Compound semiconductor device and manufacturing method therefor
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
US20100148184A1 (en) Gan-based field effect transistor
US20160133738A1 (en) High electron mobility transistor and manufacturing method thereof
TW201737395A (zh) 半導體裝置及半導體裝置的製造方法
JP5144326B2 (ja) 電界効果トランジスタ
US20150021671A1 (en) Field-effect transistor and method of manufacturing thereof
WO2013137267A1 (ja) 窒化物系化合物半導体素子
JP2014045174A (ja) 窒化物半導体装置
WO2013108844A1 (ja) 窒化物半導体装置
WO2024078073A1 (zh) 半导体器件及其制备方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
WO2013084726A1 (ja) 電界効果トランジスタ
JP5581601B2 (ja) 化合物半導体装置及びその製造方法
JP2012028637A (ja) 半導体装置の製造方法
JP2010225938A (ja) 化合物半導体装置及びその製造方法
WO2013094356A1 (ja) 半導体装置およびその製造方法
JP2016136547A (ja) 電界効果トランジスタ
JP6156038B2 (ja) 半導体装置の製造方法
JP5275773B2 (ja) 電界効果トランジスタ