JP6485303B2 - 半導体装置およびその製造方法ならびに電力変換装置 - Google Patents

半導体装置およびその製造方法ならびに電力変換装置 Download PDF

Info

Publication number
JP6485303B2
JP6485303B2 JP2015184940A JP2015184940A JP6485303B2 JP 6485303 B2 JP6485303 B2 JP 6485303B2 JP 2015184940 A JP2015184940 A JP 2015184940A JP 2015184940 A JP2015184940 A JP 2015184940A JP 6485303 B2 JP6485303 B2 JP 6485303B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor device
schottky junction
ion implantation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015184940A
Other languages
English (en)
Other versions
JP2017059741A (ja
Inventor
一也 長谷川
一也 長谷川
岡 徹
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015184940A priority Critical patent/JP6485303B2/ja
Publication of JP2017059741A publication Critical patent/JP2017059741A/ja
Application granted granted Critical
Publication of JP6485303B2 publication Critical patent/JP6485303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置およびその製造方法ならびに電力変換装置に関する。
半導体装置(半導体デバイス、半導体素子)の1つとして、ショットキーバリアダイオード(Schottky Barrier Diode:SBD)が知られている。ショットキーバリアダイオードでは、逆方向電圧が印加された場合、ショットキー接合界面の端部に電界が集中することによって逆方向リーク電流が増大する。
特許文献1には、ショットキー接合界面の端部における電界集中を抑制するために、炭化ケイ素(SiC)系のショットキーバリアダイオードにおいて、ショットキー接合界面の端部に隣接する半導体層に、他の領域とは異なる導電特性を有する領域を、イオン注入によって形成することが開示されている。
特許文献2,3には、ショットキー接合界面の端部における電界集中を抑制するために、窒化ガリウム(GaN)系のショットキーバリアダイオードにおいて、ショットキー接合界面の端部に隣接する半導体層に、他の領域よりも電気抵抗が比較的に高い高抵抗領域をイオン注入によって形成することが開示されている。
特許第5306392号公報 特許第2015−76577号公報 特許第2013−42183号公報
特許文献1の技術では、窒化ガリウム(GaN)系のn型半導体層にはイオン注入によってp型半導体領域を形成することが困難であるため、窒化ガリウム(GaN)系のショットキーバリアダイオードに適用できない。また、本発明者によれば、特許文献2,3の技術では、逆方向リーク電流が抑制されるどころか、逆に逆方向リーク電流が増大することが分かった。その原因は、ショットキー接合界面に隣接する高抵抗領域を介して逆方向リーク電流が流れやすくなるためであると考えられる。
本発明は、上述の課題の少なくとも一部を解決し、以下の形態として実現できる。
[形態1]半導体装置であって、ドナー元素としてケイ素(Si)を含有し、窒化ガリウム(GaN)から主になるn型の特性を有する半導体層と、前記半導体層の上に形成され、開口部を有する絶縁膜と、前記開口部の内側から前記絶縁膜の上にわたって形成され、前記開口部の内側を通じて前記半導体層とショットキー接合界面を形成する電極とを備え、前記半導体層は、前記電極と前記ショットキー接合界面を形成し、n型の特性を有する第1の領域と、前記ショットキー接合界面より外側に形成され、前記電極との間に前記絶縁膜を挟み、前記第1の領域より高い電気抵抗を有し、n型の特性を有する第2の領域とを含み、前記第2の領域は、ホウ素(B)、ネオン(Ne)、アルゴン(Ar)、亜鉛(Zn)、炭素(C)、鉄(Fe)、窒素(N)、フッ素(F)のうち少なくとも1つを、1×10 15 cm -3 以上1×10 22 cm -3 以下の範囲で含有する、半導体装置。
[形態2]半導体装置の製造方法であって、ドナー元素としてケイ素(Si)を含有し、窒化ガリウム(GaN)から主になるn型の特性を有する半導体層であってマスクが形成された半導体層における前記マスクの周囲をエッチングすることによって、前記マスクが形成された部位を上面とするメサ構造を形成するエッチング工程と、前記エッチング工程を終えた後、前記上面にマスクが形成された前記メサ構造を有する半導体層における前記マスクの周囲に、前記半導体層の電気抵抗を高くするイオン注入種をイオン注入するイオン注入工程と、前記イオン注入を終えた後、前記マスクを除去する除去工程と、前記除去工程を終えた後、開口部を有する絶縁膜を前記上面から前記メサ構造の周囲にわたって形成するとともに、前記開口部の内側を通じて前記上面とショットキー接合する電極を、前記開口部の内側から、前記メサ構造の周囲に広がる前記絶縁膜の上にわたって形成する工程とを備え、前記イオン注入種は、ホウ素(B)、ネオン(Ne)、アルゴン(Ar)、亜鉛(Zn)、炭素(C)、鉄(Fe)、窒素(N)、フッ素(F)のうち少なくとも1つを含み、前記イオン注入工程は、半導体層における前記マスクの周囲の領域が前記イオン注入種を1×10 15 cm -3 以上1×10 22 cm -3 以下の範囲で含有するように、前記イオン注入種をイオン注入する工程を含む、半導体装置の製造方法。
(1)本発明の一形態は、半導体装置を提供する。この半導体装置は、半導体層と;前記半導体層の上に形成され、開口部を有する絶縁膜と;前記開口部の内側から前記絶縁膜の上にわたって形成され、前記開口部の内側を通じて前記半導体層とショットキー接合界面を形成する電極とを備え、前記半導体層は、前記電極と前記ショットキー接合界面を形成する第1の領域と;前記ショットキー接合界面より外側に形成され、前記電極との間に前記絶縁膜を挟み、前記第1の領域より高い電気抵抗を有する第2の領域とを含む。この形態によれば、第2の領域を介した逆方向リーク電流を防止するとともに、第2の領域によってショットキー接合界面の端部における電界集中を抑制できる。その結果、逆方向リーク電流を効果的に抑制できる。
(2)上述の半導体装置において、前記第2の領域は、前記半導体層が広がる面方向において、前記ショットキー接合界面の端部と前記電極の端部との中間点より、前記ショットキー接合界面側に存在してもよい。この形態によれば、ショットキー接合界面の端部における電界集中を効果的に抑制できる。
(3)上述の半導体装置において、前記第2の領域は、前記半導体層が広がる面方向において、前記ショットキー接合界面の端部から0.5μm以上離れていてもよい。この形態によれば、第2の領域を介した逆方向リーク電流を十分に防止できる。
(4)上述の半導体装置において、前記第2の領域は、前記半導体層が広がる面方向において、前記ショットキー接合界面の端部から5.0μm以内に存在してもよい。この形態によれば、ショットキー接合界面の端部における電界集中を効果的に抑制できる。
(5)上述の半導体装置において、前記第2の領域は、前記半導体層が広がる面方向において、前記ショットキー接合界面の端部から1.0μm以内に存在してもよい。この形態によれば、ショットキー接合界面の端部における電界集中をいっそう抑制できる。
(6)上述の半導体装置において、前記半導体層は、上面と側面とを有する台地状を成すメサ構造を有し、前記ショットキー接合界面は、前記上面に形成され、前記第2の領域は、少なくとも前記側面に形成されてもよい。この形態によれば、メサ構造によってショットキー接合界面の端部における電界集中をいっそう抑制できる。
(7)上述の半導体装置において、前記半導体層は、窒化ガリウム(GaN)から主に成ってもよい。この形態によれば、窒化ガリウム(GaN)系の半導体装置において、逆方向リーク電流を効果的に抑制できる。
(8)上述の半導体装置において、前記第2の領域は、ホウ素(B)、ネオン(Ne)、アルゴン(Ar)、亜鉛(Zn)、炭素(C)、鉄(Fe)、窒素(N)、フッ素(F)およびマグネシウム(Mg)のうち少なくとも1つを、1×1015cm-3以上1×1022cm-3以下の範囲で含有してもよい。この形態によれば、第2の領域を容易に実現できる。
(9)上述の半導体装置において、前記電極は、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、イリジウム(Ir)のうち少なくとも1つから主になる金属層を含んでもよい。この形態によれば、ショットキー接合界面を形成する電極を容易に実現できる。
本発明の一形態は、半導体装置の製造方法を提供する。この製造方法は、マスクが形成された半導体層における前記マスクの周囲をエッチングすることによって、前記マスクが形成された部位を上面とするメサ構造を形成するエッチング工程と;前記エッチング工程を終えた後、前記上面にマスクが形成された前記メサ構造を有する半導体層における前記マスクの周囲に、前記半導体層の電気抵抗を高くする原子をイオン注入するイオン注入工程と;前記イオン注入を終えた後、前記マスクを除去する除去工程と;前記除去工程を終えた後、開口部を有する絶縁膜を前記上面から前記メサ構造の周囲にわたって形成するとともに、前記開口部の内側を通じて前記上面とショットキー接合する電極を、前記開口部の内側から、前記メサ構造の周囲に広がる前記絶縁膜の上にわたって形成する工程とを備える。この形態によれば、エッチング工程に使用したマスクを利用した自己整合によって、イオン注入工程に使用するマスクを別途作製する必要がないため、製造コストを抑制できる。
本発明は、半導体装置およびその製造方法以外の種々の形態で実現でき、例えば、上記形態の半導体装置を備える電力変換装置、ならびに、上記形態の製造方法を実施する製造装置などの形態で実現できる。
本願発明によれば、第2の領域を介した逆方向リーク電流を防止するとともに、第2の領域によってショットキー接合界面の端部における電界集中を抑制できる。その結果、逆方向リーク電流を効果的に抑制できる。
半導体装置の構成を模式的に示す断面図である。 半導体装置の製造方法を示す工程図である。 距離と逆方向リーク電流との関係を評価した結果を示すグラフである。 第2実施形態における半導体装置200の構成を模式的に示す断面図である。 第2実施形態における半導体装置200の製造方法を示す工程図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 第3実施形態における半導体装置の構成を模式的に示す断面図である。 電力変換装置の構成を示す説明図である。
A.第1実施形態
図1は、半導体装置100の構成を模式的に示す断面図である。図1には、相互に直交するXYZ軸が図示されている。図1のXYZ軸のうち、X軸は、図1の紙面左から紙面右に向かう軸である。+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面手前から紙面奥に向かう軸である。+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から紙面上に向かう軸である。+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。図1のXYZ軸は、他の図のXYZ軸に対応する。
半導体装置100は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。本実施形態では、半導体装置100は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。半導体装置100は、基板110と、半導体層120と、絶縁膜130と、アノード電極140と、カソード電極150とを備える。
半導体装置100の基板110は、X軸およびY軸に沿って広がる板状を成す半導体である。基板110の厚さ(Z軸方向の長さ)は、100μm以上500μm以下が好ましく、本実施形態では、約300μmである。
本実施形態では、基板110は、窒化ガリウム(GaN)から主に成る。本明細書の説明において、「窒化ガリウム(GaN)から主に成る」とは、モル分率において窒化ガリウム(GaN)を90%以上含有することを意味する。本実施形態では、基板110は、n型の特性を有するn型半導体である。本実施形態では、基板110は、ケイ素(Si)をドナー元素として含有する。本実施形態では、基板110に含まれるケイ素(Si)濃度の平均値は、約1×1018cm-3である。
半導体装置100の半導体層120は、基板110の上に形成されている。本実施形態では、本実施形態では、半導体層120は、基板110の+Z軸方向側に形成されている。半導体層120は、エピタキシャル成長(結晶成長)によって形成された半導体層である。本実施形態では、半導体層120は、X軸およびY軸に沿って広がる。半導体層120の厚さ(Z軸方向の長さ)は、5μm以上30μm以下が好ましく、本実施形態では、約10μmである。
本実施形態では、半導体層120は、窒化ガリウム(GaN)から主に成る。本実施形態では、半導体層120は、n型の特性を有するn型半導体である。本実施形態では、半導体層120は、ケイ素(Si)をドナー元素として含有する。本実施形態では、半導体層120に含まれるケイ素(Si)濃度の平均値は、約1×1016cm-3である。半導体層120は、低抵抗領域120aと、高抵抗領域120bとを含む。
半導体層120の低抵抗領域120aは、アノード電極140とショットキー接合界面SBを形成する第1の領域である。ショットキー接合界面SBは、低抵抗領域120aとアノード電極140とが接触することによってショットキー接合する界面である。低抵抗領域120aは、高抵抗領域120bより低い電気抵抗を有する。本実施形態では、低抵抗領域120aは、半導体層120における+Z軸方向側の表面の一部を構成するとともに、半導体層120における−Z軸方向側の表面の全域を構成する。低抵抗領域120aは、半導体層120のうちイオン注入の影響を受けていない領域である。
半導体層120の高抵抗領域120bは、低抵抗領域120aより高い電気抵抗を有する第2の領域である。高抵抗領域120bは、ショットキー接合界面SBより外側に形成されている。高抵抗領域120bは、アノード電極140との間に絶縁膜130を挟む。本実施形態では、高抵抗領域120bは、半導体層120における+Z軸方向側の表面の一部を構成する。
高抵抗領域120bは、半導体層120のうち、半導体層120の電気抵抗を高くする原子がイオン注入された領域である。高抵抗領域120bは、半導体層120の電気抵抗を高くする原子として、ホウ素(B)、ネオン(Ne)、アルゴン(Ar)、亜鉛(Zn)、炭素(C)、鉄(Fe)、窒素(N)、フッ素(F)およびマグネシウム(Mg)のうち少なくとも1つを、1×1015cm-3以上1×1022cm-3以下の範囲で含有することが好ましい。本実施形態では、高抵抗領域120bは、半導体層120の電気抵抗を高くする原子として、1×1015cm-3以上1×1022cm-3以下の範囲でホウ素(B)を含有する。
逆方向リーク電流を抑制する観点から、高抵抗領域120bは、半導体層120が広がる面方向(X軸方向およびY軸方向)において、ショットキー接合界面SBの端部Eiとアノード電極140の端部Eeとの中間点Pcより、ショットキー接合界面SB側に存在することが好ましい。
逆方向リーク電流を抑制する観点から、高抵抗領域120bは、半導体層120が広がる面方向(X軸方向およびY軸方向)において、ショットキー接合界面SBの端部Eiから0.5μm以上離れていることが好ましい。また、逆方向リーク電流を抑制する観点から、高抵抗領域120bは、半導体層120が広がる面方向(X軸方向およびY軸方向)において、5.0μm以内に存在することが好ましく、1.0μm以内に存在することがいっそう好ましい。つまり、ショットキー接合界面SBの端部Eiと高抵抗領域120bとの間の距離Dsは、0.5μm以上5.0μm以下であることが好ましく、0.5μm以上1.0μm以下であることがいっそう好ましい。
半導体装置100の絶縁膜130は、半導体層120の上に形成された絶縁体である。本実施形態では、絶縁膜130は、半導体層120の+Z軸方向側に形成されている。絶縁膜130は、開口部138を有する。本実施形態では、開口部138の内側にショットキー接合界面SBが形成される。本実施形態では、絶縁膜130は、酸化アルミニウム(Al23)から主に成る絶縁層(厚さ:約100nm)の上に、酸化ケイ素(SiO2)から主に成る絶縁層(厚さ:約500nm)を積層した多層膜である。
半導体装置100のアノード電極140は、開口部138の内側を通じて半導体層120とショットキー接合界面SBを形成するショットキー電極である。本実施形態では、アノード電極140の厚さ(Z軸方向の長さ)は、約100nmである。アノード電極140は、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、イリジウム(Ir)などの少なくとも1つから主に成る1層以上の金属層によって構成される。本実施形態では、カソード電極150は、ニッケル(Ni)から主に成る1層の金属層によって構成される。
アノード電極140は、絶縁膜130における開口部138の内側から絶縁膜130の上にわたって形成されている。これによって、アノード電極140は、半導体層120との間に絶縁膜130を挟むフィールドプレート構造を形成する。ショットキー接合界面SBの端部Eiにおける電界集中を抑制する観点から、アノード電極140におけるフィールドプレート構造の長さLfは、1.0μm以上が好ましく、5.0μm以上がさらに好ましく、10μm以上がいっそう好ましい。半導体装置100の集積度を向上させる観点から、長さLfは、1mm以下であることが好ましい。
半導体装置100のカソード電極150は、基板110において半導体層120が形成されている側とは反対側に形成された裏面電極である。本実施形態では、カソード電極150は、基板110の−Z軸方向側に形成されている。カソード電極150は、基板110に対してオーミック接触する。本実施形態では、カソード電極150の厚さ(Z軸方向の長さ)は、約2μmである。カソード電極150は、アルミニウム−ケイ素(AlSi)、チタン(Ti)、銅(Cu)および金(Au)などの少なくとも1つから主に成る1層以上の金属層によって構成される。本実施形態ではカソード電極150は、チタン(Ti)から主に成る金属層に、アルミニウム−ケイ素(AlSi)から主に成る金属層を積層した多層構造を有する。
図2は、半導体装置100の製造方法を示す工程図である。まず、半導体装置100の製造者は、半導体層120を形成する(工程P110)。本実施形態では、製造者は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を用いたエピタキシャル成長によって、基板110の上に半導体層120を形成する。本実施形態では、製造者は、窒化ガリウム(GaN)から主に成る半導体層120を形成する。
半導体層120を形成した後(工程P110)、製造者は、イオン注入工程を実施する(工程P120)。イオン注入工程(工程P120)において、製造者は、半導体層120の表面のうち低抵抗領域120aとして残す部分に、イオン注入用マスクを形成する。イオン注入用マスクは、本実施形態では、フォトレジストであり、他の実施形態では、絶縁膜であってもよいし、金属膜であってもよい。
イオン注入用マスクを形成した後、製造者は、半導体層120におけるイオン注入用マスクの周囲に、半導体層120の電気抵抗を高くする原子をイオン注入する。これによって、半導体層120のうちイオン注入の影響を受けた部分が高抵抗領域120bとなる。イオン注入を終えた後、製造者は、イオン注入用マスクを除去する。
イオン注入工程(工程P120)におけるイオン注入種は、ホウ素(B)、ネオン(Ne)、アルゴン(Ar)、亜鉛(Zn)、炭素(C)、鉄(Fe)、窒素(N)、フッ素(F)およびマグネシウム(Mg)のうち少なくとも1つが好ましく、本実施形態では、ホウ素(B)である。高抵抗領域120bに含まれるイオン注入種が1×1015cm-3以上1×1022cm-3以上となるように、イオン注入工程(工程P120)におけるイオン注入量は、1×1013cm-2以上1×1016cm-2以下の範囲であることが好ましい。イオン注入時のチャネリング効果を防止する観点から、イオン注入工程(工程P120)におけるイオン注入角度は、Z軸方向に対して5度以上10度以下であることが好ましい。
イオン注入によって高くなった高抵抗領域120bの電気抵抗を維持するため、イオン注入工程(工程P120)において高抵抗領域120bを形成した後、製造者は、高抵抗領域120bに注入したイオンが活性化するような過剰な熱処理を実施しない。
イオン注入工程(工程P120)を行った後、製造者は、絶縁膜130を形成する(工程P130)。本実施形態では、製造者は、原子層体積法(ALD:Atomic Layer Deposition)を用いて、酸化アルミニウム(Al23)から主に成る絶縁層を形成した後、プラズマ化学気相成長法(プラズマCVD:Plasma Chemical Vapor Deposition)を用いて、酸化ケイ素(SiO2)から主に成る絶縁層を積層することによって、絶縁膜130を形成する。本実施形態では、製造者は、ドライエッチングによって絶縁膜130に開口部138を形成する。
絶縁膜130を形成した後(工程P130)、製造者は、アノード電極140およびカソード電極150を形成する(工程P140)。本実施形態では、電子ビーム蒸着法を用いて、ニッケル(Ni)から主に成る金属層として、アノード電極140を形成する。本実施形態では、製造者は、電子ビーム蒸着法を用いて、チタン(Ti)から主に成る金属層を形成した後、アルミニウム−ケイ素(AlSi)から主に成る金属層を積層することによって、カソード電極150を形成する。これらの工程を経て、半導体装置100が完成する。
図3は、距離Dsと逆方向リーク電流との関係を評価した結果を示すグラフである。図3の評価試験において、試験者は、距離Dsが異なる半導体装置を試料として用意した。各試料の構造は、距離Dsがそれぞれ異なる点を除き、上述した半導体装置100と同様である。試験者は、各試料に対して200Vの逆方向電圧を印加し、その際に流れる逆方向リーク電流を測定した。
各試料の距離Dsは、−3.0μm、0.0μm、0.5μm、1.0μm、5.0μm、10.0μmおよび15.0μmである。距離Dsが0.0μmとなる試料では、高抵抗領域120bは、ショットキー接合界面SBの端部Eiから外側に存在する。マイナスの値となる距離Dsは、高抵抗領域120bがショットキー接合界面SBの端部Eiより内側に入り込んだ長さを示す。各試料におけるフィールドプレート構造の長さLfは、それぞれ10.0μmである。
図3の横軸は、ショットキー接合界面SBの端部Eiと高抵抗領域120bとの間の距離Dsを示す。図3の縦軸は、距離Dsが15μmである試料の逆方向リーク電流に対する各試料の逆方向リーク電流の比である逆方向リーク電流比を示す。図3の縦軸は、対数軸である。
図3の評価結果によれば、逆方向リーク電流を抑制する観点から、距離Dsは0.0μmより大きいことが好ましい。言い換えると、高抵抗領域120bは、ショットキー接合界面SBより外側に位置することが好ましい。逆方向リーク電流をいっそう抑制する観点から、距離Dsは、0.5μm以上5.0μm以下であることが好ましく、0.5μm以上1.0μm以下であることがさらに好ましい。また、距離Dsと長さLfとの関係では、距離Dsは、長さLfの半分(5.0μm)より短いことが好ましい。言い換えると、高抵抗領域120bは、中間点Pcよりショットキー接合界面SB側に存在することが好ましい。
以上説明した第1実施形態では、高抵抗領域120bは、ショットキー接合界面SBより外側に形成されているとともに、アノード電極140との間に絶縁膜130を挟む。そのため、高抵抗領域120bを介した逆方向リーク電流を防止するとともに、高抵抗領域120bによってショットキー接合界面SBの端部Eiにおける電界集中を抑制できる。その結果、逆方向リーク電流を効果的に抑制できる。
また、高抵抗領域120bは、面方向(X軸方向およびY軸方向)において、ショットキー接合界面SBの端部Eiとアノード電極140の端部Eeとの中間点Pcより、ショットキー接合界面SB側に存在するため、ショットキー接合界面SBの端部Eiにおける電界集中を効果的に抑制できる。
また、高抵抗領域120bは、面方向(X軸方向およびY軸方向)において、ショットキー接合界面SBの端部Eiから0.5μm以上離れているため、高抵抗領域120bを介した逆方向リーク電流を十分に防止できる。
また、高抵抗領域120bは、面方向(X軸方向およびY軸方向)において、ショットキー接合界面SBの端部Eiから1.0μm以内に存在するため、ショットキー接合界面SBの端部Eiにおける電界集中をいっそう抑制できる。
B.第2実施形態
図4は、第2実施形態における半導体装置200の構成を模式的に示す断面図である。図4には、図1と同様に、XYZ軸が図示されている。
半導体装置200は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。本実施形態では、半導体装置200は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置200は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置200は、基板210と、半導体層220と、絶縁膜230と、アノード電極240と、カソード電極250とを備える。半導体装置200の基板210は、第1実施形態の基板110と同様である。半導体装置200のカソード電極250は、第1実施形態のカソード電極150と同様である。
半導体装置200の半導体層220は、メサ構造220mを有する点を除き、第1実施形態の半導体層120と同様である。メサ構造220mは、上面221と側面222とを有する台地状を成す。メサ構造220mの周囲には周囲面223が広がる。本実施形態では、メサ構造220mは、半導体層220に対する−Z軸方向のドライエッチングによって形成された構造である。本実施形態では、半導体層220の厚さ(Z軸方向の長さ)は、メサ構造220mの部分において約10μmである。
ショットキー接合界面SBの端部Eiにおける電界集中を抑制する観点から、メサ構造220mの高さHmは、絶縁膜230の厚さより厚いことが好ましい。加工性を確保する観点から、メサ構造220mの高さHmは、5.0μm以下であることが好ましい。ショットキー接合界面SBの端部Eiにおける電界集中を抑制する観点から、周囲面223に対する側面222の角度Amは、10°以上90°以下であることが好ましい。
半導体層220は、低抵抗領域220aと、高抵抗領域220bとを含む。低抵抗領域220aは、メサ構造220mの上面221においてアノード電極240とショットキー接合界面SBを形成する点を除き、第1実施形態の低抵抗領域120aと同様である。高抵抗領域220bは、少なくともメサ構造220mの側面222に形成されている点を除き、第1実施形態の高抵抗領域120bと同様である。本実施形態では、高抵抗領域220bは、側面222の全域から周囲面223にわたって形成されている。
半導体装置200の絶縁膜230は、上面221から側面222を通じて周囲面223にわたって形成されている点、並びに、上面221に開口部238を有する点を除き、第1実施形態の絶縁膜130と同様である。
半導体装置200のアノード電極240は、開口部238の内側から、周囲面223に広がる絶縁膜230の上にわたって形成されている点、並びに、開口部238の内側を通じて上面221にショットキー接合界面SBを形成する点を除き、第1実施形態のアノード電極140と同様である。
図5は、第2実施形態における半導体装置200の製造方法を示す工程図である。図6および図7は、半導体装置200を製造する様子を示す説明図である。まず、半導体装置200の製造者は、第1実施形態の半導体層120と同様に、半導体層220を形成する(工程P210)。
半導体層220を形成した後(工程P210)、製造者は、エッチング工程を実施する(工程P215、図6)。エッチング工程(工程P215)において、製造者は、半導体層220にマスク810を形成した後、半導体層220におけるマスク810の周囲をエッチングすることによって、マスク810が形成された部位を上面221とするメサ構造220mを形成する。これによって、製造者は、製造途中にある半導体装置200として、半導体層220にメサ構造220mが形成された半導体装置200aを得る。本実施形態では、製造者は、ドライエッチングによってメサ構造220mを形成する。
エッチング工程(工程P215)を終えた後、製造者は、イオン注入工程を実施する(工程P220、図7)。イオン注入工程(工程P220)において、製造者は、マスク810が残された半導体装置200aの半導体層220におけるマスク810の周囲に、半導体層220の電気抵抗を高くする原子をイオン注入する。これによって、製造者は、側面222から周囲面223にわたって高抵抗領域220bが形成された半導体装置200bを得る。第2実施形態のイオン注入工程(工程P220)は、エッチング工程(工程P215)で使用したマスク810を利用する点を除き、第1実施形態のイオン注入工程(工程P120)と同様である。
イオン注入工程(工程P220)を終えた後、製造者は、除去工程を実施する(工程P225)。除去工程(工程P225)において、製造者は、半導体装置200bの上面221からマスク810を除去する。
除去工程(工程P225)を終えた後、製造者は、第1実施形態の絶縁膜130と同様に、絶縁膜230を形成する(工程P230)。その後、製造者は、第1実施形態と同様に、アノード電極240およびカソード電極250を形成する(工程P240)。これらの工程を経て、半導体装置200が完成する。
以上説明した第2実施形態によれば、第1実施形態と同様に、高抵抗領域220bを介した逆方向リーク電流を防止するとともに、高抵抗領域220bによってショットキー接合界面SBの端部Eiにおける電界集中を抑制できる。その結果、逆方向リーク電流を効果的に抑制できる。
また、ショットキー接合界面SBがメサ構造220mの上面221に形成され、高抵抗領域220bが側面222から周囲面223にわたって形成されている。そのため、メサ構造220mによってショットキー接合界面SBの端部Eiにおける電界集中をいっそう抑制できる。
また、エッチング工程(工程P215)に使用したマスク810を利用した自己整合によって、イオン注入工程(工程P220)に使用するマスクを別途作製する必要がないため、製造コストを抑制できる。
C.第3実施形態
図8は、第3実施形態における半導体装置300の構成を模式的に示す断面図である。図8には、図1と同様に、XYZ軸が図示されている。
半導体装置300は、絶縁膜230に代えて絶縁膜330を備える点、並びに、アノード電極240に代えてカソード電極340を備える点を除き、第2実施形態の半導体装置200と同様である。半導体装置300のカソード電極340は、ショットキー電極341と、配線電極342とを含む。
半導体装置300の絶縁膜330は、ショットキー電極341の上から上面221および側面222を通じて周囲面223にわたって形成されている点、並びに、ショットキー電極341の上に開口部338を有する点を除き、第2実施形態の絶縁膜230と同様である。
半導体装置300におけるカソード電極340のショットキー電極341は、半導体層220の上面221にショットキー接合界面SBを形成する。本実施形態では、ショットキー電極341は、半導体層220側から順に、ニッケル(Ni)から主に成る金属層(厚さ:約100nm)と、パラジウム(Pd)から主に成る金属層(厚さ:約100nm)と、モリブデン(Mo)から主に成る金属層(厚さ:約20nm)とを積層した多層構造を有する。
半導体装置300におけるカソード電極340の配線電極342は、絶縁膜330の開口部338の内側から、周囲面223に広がる絶縁膜330の上にわたって形成されている。これによって、配線電極342は、半導体層220との間に絶縁膜330を挟むフィールドプレート構造を形成する。配線電極342は、開口部338の内側においてショットキー電極341と接触する。本実施形態では、配線電極342は、半導体層220側から順に、チタン(Ti)から主に成る金属層(厚さ:約20nm)と、窒化チタン(TiN)から主に成る金属層(厚さ:約200nm)と、チタン(Ti)から主に成る金属層(厚さ:約20nm)と、アルミニウム−ケイ素(AlSi)から主に成る金属層(厚さ:約2000nm)とを積層した多層構造を有する。
以上説明した第3実施形態によれば、第1実施形態と同様に、高抵抗領域220bを介した逆方向リーク電流を防止するとともに、高抵抗領域220bによってショットキー接合界面SBの端部Eiにおける電界集中を抑制できる。その結果、逆方向リーク電流を効果的に抑制できる。
また、第2実施形態と同様に、ショットキー接合界面SBがメサ構造220mの上面221に形成され、高抵抗領域220bが側面222から周囲面223にわたって形成されている。そのため、メサ構造220mによってショットキー接合界面SBの端部Eiにおける電界集中をいっそう抑制できる。
また、カソード電極340がショットキー電極341と配線電極342とに分けて構成されているため、絶縁膜330との密着性に縛られることなく、ショットキー接合界面SBにおいてより高いショットキー障壁高さを実現可能なショットキー電極341の構成(材質および構造)を選定できる。その結果、逆方向リーク電流をいっそう効果的に抑制できる。
D.第4実施形態
図9は、電力変換装置10の構成を示す説明図である。電力変換装置10は、交流電源Eから負荷Rに供給される電力を変換する装置である。電力変換装置10は、交流電源Eの力率を改善する力率改善回路の構成部品として、制御回路20と、トランジスタTRと、4つのダイオードD1と、コイルLと、ダイオードD2と、キャパシタCとを備える。本実施形態では、ダイオードD1,D2は、第1実施形態の半導体装置100と同様である。他の実施形態では、ダイオードD1,D2は、第2実施形態の半導体装置200と同様であってもよいし、第3実施形態の半導体装置300と同様であってもよい。
電力変換装置10のダイオードD1,D2は、ショットキーバリアダイオードである。電力変換装置10において、4つのダイオードD1は、交流電源Eの交流電圧を整流するダイオードブリッジDBを構成する。ダイオードブリッジDBは、直流側の端子として、正極出力端Tpと、負極出力端Tnとを有する。コイルLは、ダイオードブリッジDBの正極出力端Tpに接続されている。ダイオードD2のアノード側は、コイルLを介して正極出力端Tpに接続されている。ダイオードD2のカソード側は、キャパシタCを介して負極出力端Tnに接続されている。負荷Rは、キャパシタCと並列に接続されている。
電力変換装置10のトランジスタTRは、FET(Field-Effect Transistor)である。トランジスタTRのソース側は、負極出力端Tnに接続されている。トランジスタTRのドレイン側は、コイルLを介して正極出力端Tpに接続されている。トランジスタTRのゲート側は、制御回路20に接続されている。電力変換装置10の制御回路20は、交流電源Eの力率が改善されるように、負荷Rに出力される電圧、および、ダイオードブリッジDBにおける電流に基づいて、トランジスタTRのソース−ドレイン間の電流を制御する。
以上説明した第4実施形態によれば、ダイオードD1,D2の各デバイス特性を向上させることができる。その結果、電力変換装置10による電力変換効率を向上させることができる。
E.他の実施形態
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。
上述の実施形態において、基板の材質は、窒化ガリウム(GaN)に限らず、ケイ素(Si)、サファイア(Al)および炭化ケイ素(SiC)などのいずれであってもよい。
上述の実施形態において、半導体層の材質は、窒化ガリウム(GaN)に限らず、他のIII族窒化物(例えば、窒化アルミニウム(AlN)および窒化インジウム(InN)など)であってもよいし、炭化ケイ素(SiC)であってもよい。
上述の実施形態において、基板および半導体層に含まれるドナー元素は、ケイ素(Si)に限らず、ゲルマニウム(Ge)および酸素(O)などであってもよい。
上述の実施形態において、基板および半導体層は、n型半導体に限らず、p型半導体であってもよい。p型半導体に含まれるアクセプタ元素は、マグネシウム(Mg)、亜鉛(Zn)および炭素(C)などであってもよい。
上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素(SiO)の他、窒化ケイ素(SiNx)、酸化アルミニウム(Al)、窒化アルミニウム(AlN)、酸化ジルコニウム(ZrO)、酸化ハフニウム(HfO)、酸窒化ケイ素(SiON)、酸窒化アルミニウム(AlON)、酸窒化ジルコニウム(ZrON)、酸窒化ハフニウム(HfON)などの少なくとも1つであってもよい。絶縁膜は、単層であってもよいし、2層以上であってもよい。
上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。
10…電力変換装置
20…制御回路
100…半導体装置
110…基板
120…半導体層
120a…低抵抗領域
120b…高抵抗領域
130…絶縁膜
138…開口部
140…アノード電極
150…カソード電極
200…半導体装置
200a,200b…半導体装置
210…基板
220…半導体層
220a…低抵抗領域
220b…高抵抗領域
220m…メサ構造
221…上面
222…側面
223…周囲面
230…絶縁膜
238…開口部
240…アノード電極
250…カソード電極
300…半導体装置
330…絶縁膜
338…開口部
340…カソード電極
341…ショットキー電極
342…配線電極
810…マスク

Claims (9)

  1. 半導体装置であって、
    ドナー元素としてケイ素(Si)を含有し、窒化ガリウム(GaN)から主になるn型の特性を有する半導体層と、
    前記半導体層の上に形成され、開口部を有する絶縁膜と、
    前記開口部の内側から前記絶縁膜の上にわたって形成され、前記開口部の内側を通じて前記半導体層とショットキー接合界面を形成する電極と
    を備え、
    前記半導体層は、
    前記電極と前記ショットキー接合界面を形成し、n型の特性を有する第1の領域と、
    前記ショットキー接合界面より外側に形成され、前記電極との間に前記絶縁膜を挟み、前記第1の領域より高い電気抵抗を有し、n型の特性を有する第2の領域と
    を含み、
    前記第2の領域は、ホウ素(B)、ネオン(Ne)、アルゴン(Ar)、亜鉛(Zn)、炭素(C)、鉄(Fe)、窒素(N)、フッ素(F)のうち少なくとも1つを、1×10 15 cm -3 以上1×10 22 cm -3 以下の範囲で含有する、半導体装置。
  2. 前記第2の領域は、前記半導体層が広がる面方向において、前記ショットキー接合界面の端部と前記電極の端部との中間点より、前記ショットキー接合界面側に存在する、請求項1に記載の半導体装置。
  3. 記半導体層が広がる面方向において、前記第2の領域と、前記ショットキー接合界面の端部と、の距離は、0.5μm以上5.0μm以下である、請求項1または請求項2に記載の半導体装置。
  4. 記半導体層が広がる面方向において、前記第2の領域と、前記ショットキー接合界面の端部と、の距離は、0.5μm以上1.0μm以下である、請求項1から請求項までのいずれか一項に記載の半導体装置。
  5. 請求項1から請求項までのいずれか一項に記載の半導体装置であって、
    前記半導体層は、上面と側面とを有する台地状を成すメサ構造を有し、
    前記ショットキー接合界面は、前記上面に形成され、
    前記第2の領域は、少なくとも前記側面に形成された、半導体装置。
  6. 前記電極は、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、イリジウム(Ir)のうち少なくとも1つから主になる金属層を含む、請求項1から請求項までのいずれか一項に記載の半導体装置。
  7. 請求項1から請求項までのいずれか一項に記載の半導体装置を備える電力変換装置。
  8. 半導体装置の製造方法であって、
    ドナー元素としてケイ素(Si)を含有し、窒化ガリウム(GaN)から主になるn型の特性を有する半導体層であってマスクが形成された半導体層における前記マスクの周囲をエッチングすることによって、前記マスクが形成された部位を上面とするメサ構造を形成するエッチング工程と、
    前記エッチング工程を終えた後、前記上面にマスクが形成された前記メサ構造を有する半導体層における前記マスクの周囲に、前記半導体層の電気抵抗を高くするイオン注入種をイオン注入するイオン注入工程と、
    前記イオン注入を終えた後、前記マスクを除去する除去工程と、
    前記除去工程を終えた後、開口部を有する絶縁膜を前記上面から前記メサ構造の周囲にわたって形成するとともに、前記開口部の内側を通じて前記上面とショットキー接合する電極を、前記開口部の内側から、前記メサ構造の周囲に広がる前記絶縁膜の上にわたって形成する工程と
    を備え
    前記イオン注入種は、ホウ素(B)、ネオン(Ne)、アルゴン(Ar)、亜鉛(Zn)、炭素(C)、鉄(Fe)、窒素(N)、フッ素(F)のうち少なくとも1つを含み、
    前記イオン注入工程は、半導体層における前記マスクの周囲の領域が前記イオン注入種を1×10 15 cm -3 以上1×10 22 cm -3 以下の範囲で含有するように、前記イオン注入種をイオン注入する工程を含む、半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、
    前記イオン注入工程は、前記イオン注入種を、前記マスクから前記半導体層に向かう方向に対して5度以上10度以下の注入角度でイオン注入する工程を含む、半導体装置の製造方法。
JP2015184940A 2015-09-18 2015-09-18 半導体装置およびその製造方法ならびに電力変換装置 Active JP6485303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015184940A JP6485303B2 (ja) 2015-09-18 2015-09-18 半導体装置およびその製造方法ならびに電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015184940A JP6485303B2 (ja) 2015-09-18 2015-09-18 半導体装置およびその製造方法ならびに電力変換装置

Publications (2)

Publication Number Publication Date
JP2017059741A JP2017059741A (ja) 2017-03-23
JP6485303B2 true JP6485303B2 (ja) 2019-03-20

Family

ID=58390502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015184940A Active JP6485303B2 (ja) 2015-09-18 2015-09-18 半導体装置およびその製造方法ならびに電力変換装置

Country Status (1)

Country Link
JP (1) JP6485303B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6801556B2 (ja) * 2017-03-29 2020-12-16 豊田合成株式会社 半導体装置の製造方法
DE112018007055B4 (de) * 2018-02-09 2024-02-01 Mitsubishi Electric Corporation Leistungshalbleitereinheit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126172A (en) * 1981-01-27 1982-08-05 Toshiba Corp Schottky barrier diode
JP3489567B2 (ja) * 2001-02-16 2004-01-19 サンケン電気株式会社 半導体素子
JP4153811B2 (ja) * 2002-03-25 2008-09-24 株式会社東芝 高耐圧半導体装置及びその製造方法
JP6244665B2 (ja) * 2013-05-29 2017-12-13 住友電気工業株式会社 半導体装置
JP2014236171A (ja) * 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2017059741A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6260553B2 (ja) 半導体装置およびその製造方法
JP6394545B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
TW201547018A (zh) 半導體裝置與其之製造方法
JP6561874B2 (ja) 縦型トランジスタおよび電力変換装置
US9711661B2 (en) Semiconductor device and manufacturing method thereof
JP6724685B2 (ja) 半導体装置
CN105938795A (zh) 半导体装置及其制造方法以及电力转换装置
JP6149786B2 (ja) 半導体装置および半導体装置の製造方法
JP6544252B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP6179445B2 (ja) 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP6485303B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2014120541A (ja) 半導体装置
JP6406080B2 (ja) 半導体装置の製造方法
JP6515842B2 (ja) 半導体装置
JP6007770B2 (ja) 半導体装置
JP6344264B2 (ja) 半導体装置およびその製造方法
JP2015204333A (ja) 半導体装置および半導体装置の製造方法
JP6369366B2 (ja) 半導体装置の製造方法
JP2018160668A (ja) 窒化物半導体装置
JP6327139B2 (ja) 半導体装置およびその製造方法
JP6176131B2 (ja) 半導体装置の製造方法
JP6951311B2 (ja) 半導体装置
JP6237553B2 (ja) 半導体装置およびその製造方法
JP6443281B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2015204335A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6485303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150