JP6260553B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6260553B2
JP6260553B2 JP2015037508A JP2015037508A JP6260553B2 JP 6260553 B2 JP6260553 B2 JP 6260553B2 JP 2015037508 A JP2015037508 A JP 2015037508A JP 2015037508 A JP2015037508 A JP 2015037508A JP 6260553 B2 JP6260553 B2 JP 6260553B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
schottky electrode
schottky
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015037508A
Other languages
English (en)
Other versions
JP2016162785A (ja
Inventor
一也 長谷川
一也 長谷川
岡　徹
徹 岡
田中　成明
成明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015037508A priority Critical patent/JP6260553B2/ja
Priority to US15/046,530 priority patent/US9559218B2/en
Priority to CN201610104130.9A priority patent/CN105932052B/zh
Publication of JP2016162785A publication Critical patent/JP2016162785A/ja
Application granted granted Critical
Publication of JP6260553B2 publication Critical patent/JP6260553B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
半導体装置（半導体デバイス、半導体素子）の１つであるショットキーバリアダイオード（Schottky barrier diode：ＳＢＤ）では、ショットキー接合の端部に発生する電界集中を緩和することによって逆方向リーク電流を抑制することが求められる。特に、パワーデバイスとして用いられる半導体装置では、高耐圧化を実現するために、電界集中の緩和による逆方向リーク電流の抑制が重要である。
特許文献１には、ショットキーバリアダイオードとして、メサ構造を有する半導体層に対してフィールドプレート構造を有するショットキー電極を形成した半導体装置が開示されている。特許文献１の技術では、メサ構造に形成された絶縁膜の一部をメサ構造の上面から除去することによって絶縁膜に開口部を形成した後、絶縁膜の開口部の内側からメサ構造の周囲にわたってショットキー電極が形成される。特許文献１の半導体装置によれば、半導体層のメサ構造およびショットキー電極のフィールドプレート構造によって、半導体層とショットキー電極とのショットキー接合の端部に発生する電界集中を緩和できる。
特開平８−１３９３４１号公報
発明者の検討によれば、特許文献１の半導体装置では、ショットキー電極と絶縁膜との密着性が弱くなる程、メサ構造の側面からの電界集中を緩和する効果が低下することが分かった。そのため、特許文献１の構造では、ショットキー電極には、半導体層に対するショットキー障壁高さに加え、絶縁膜に対する密着性が必要とされることから、ショットキー電極に使用できる材料の選択肢が狭くなるという問題があった。
また、発明者の検討によれば、特許文献１の半導体装置では、絶縁膜を除去した後の半導体層の上にショットキー電極が形成されることから、絶縁膜の材料によっては、ショットキー電極と絶縁膜との密着性を確保できたとしても、ショットキー電極のショットキー障壁高さが低下することが分かった。そのため、特許文献１の構造では、絶縁膜に使用できる材料の選択肢が狭くなるという問題があった。
そのため、半導体装置において、ショットキー電極および絶縁膜の材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面と、を有する半導体層と；前記上面にショットキー接合されたショットキー電極と；前記周囲面から前記側面を通じて前記ショットキー電極の上にわたって形成され、前記ショットキー電極の上に開口部を有する絶縁膜と；前記開口部の内側において前記ショットキー電極と電気的に接続され、前記開口部の内側から、前記絶縁膜の部位のうち前記側面に形成された部位の上を通じて、前記絶縁膜の部位のうち前記周囲面に形成された部分の上にわたって形成された配線電極とを備える。この形態によれば、ショットキー電極ではなく配線電極によってフィールドプレート構造を実現できる。また、ショットキー電極を形成した後に絶縁膜を形成する製造方法を適用できる。これらのことから、ショットキー電極および絶縁膜の材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。
（２）上記形態の半導体装置において、前記ショットキー電極の端部と前記開口部の端部との間の距離は、前記ショットキー電極の端部と前記上面の端部との間の距離以上であってもよい。この形態によれば、ショットキー電極と絶縁膜とが接合する面積が増加するため、ショットキー電極と絶縁膜との密着性を向上させることができる。
（３）上記形態の半導体装置において、前記絶縁膜は、前記開口部の端部から前記ショットキー電極の端部より外側にわたって広がるとともに前記開口部の内側を向いた傾斜面を、有してもよい。この形態によれば、ショットキー電極の端部の上に位置する絶縁膜の膜厚を抑制できるため、ショットキー電極の端部の上からショットキー電極の端部における電界集中を効果的に抑制できる。
（４）上記形態の半導体装置において、前記ショットキー電極は、前記上面に形成された第１の電極層と；前記第１の電極層の上に形成された第２の電極層とを含み、前記第２の電極層の端部は、前記第１の電極層の端部より内側に位置し、前記第１の電極層の端部と前記第２の電極層の端部との間の距離は、前記第１の電極層の端部と前記上面の端部との間の距離以上であってもよい。この形態によれば、第２の電極層によってショットキー接合界面と配線電極との距離を確保できるため、配線電極がショットキー電極に及ぼす電気特性の変化を抑制できる。また、第２の電極層の端部が第１の電極層の端部より内側に位置するため、第２の電極層の材料が第１の電極層の端部へと拡散することによるショットキー障壁高さの変化を抑制できる。
（５）上記形態の半導体装置において、更に、前記開口部の内側における前記ショットキー電極の上から前記絶縁膜の上にわたって形成され、前記ショットキー電極と前記配線電極との間を電気的に接続する他の電極を備えてもよい。この形態によれば、他の電極層によってショットキー接合界面と配線電極との距離を確保できるため、配線電極がショットキー電極に及ぼす電気特性の変化を抑制できる。また、第１の電極層の上における他の電極の端部が第１の電極層の端部より内側に位置するため、他の電極の材料が第１の電極層の端部へと拡散することによるショットキー障壁高さの変化を抑制できる。
（６）上記形態の半導体装置において、前記ショットキー電極の端部と前記上面の端部との間の距離は、２μｍ以下であってもよい。この形態によれば、ショットキー電極の端部における電解集中を効果的に抑制できる。
（７）上記形態の半導体装置において、前記半導体層は、ｎ型半導体層であってもよい。この形態によれば、ｎ型半導体層に形成されたショットキー電極において、逆方向リーク電流を十分に抑制できる。
（８）上記形態の半導体装置において、前記半導体層は、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）、ケイ素（Ｓｉ）およびヒ化ガリウム（ＧａＡｓ）の少なくとも１つから主に成ってもよい。
（９）上記形態の半導体装置において、前記ショットキー電極は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）の少なくとも１つから主に成ってもよい。この形態によれば、半導体層との間に形成されるショットキー障壁高さを十分に確保できる。
（１０）上記形態の半導体装置において、前記配線電極は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タンタル（Ｔａ）、金（Ａｕ）および銅（Ｃｕ）の少なくとも１つから主に成ってもよい。この形態によれば、電気抵抗を抑制しつつ絶縁膜との密着性を十分に確保できる。
（１１）上記形態の半導体装置において、前記絶縁膜は、二酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ジルコニウム（ＺｒＯ２）および酸化ハフニウム（ＨｆＯ）の少なくとも１つから主に成ってもよい。この形態によれば、逆方向リーク電流を十分に抑制できる。
（１２）上記形態の半導体装置において、前記周囲面に対する前記側面の角度は、１０°以上９０°以下であってもよい。この形態によれば、逆方向リーク電流を効果的に抑制できる。
（１３）上記形態の半導体装置において、前記メサ構造の高さは、０．１μｍ以上であってもよい。この形態によれば、逆方向リーク電流を効果的に抑制できる。
（１４）本発明の一形態によれば、半導体装置の製造方法が提供される。この製造方法は、上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面と、を半導体層に形成するとともに、前記上面にショットキー接合されたショットキー電極を形成し；前記周囲面から前記側面を通じて前記ショットキー電極の上にわたって絶縁膜を形成し；前記ショットキー電極を露出させる開口部を前記絶縁膜に形成し；前記開口部の内側において前記ショットキー電極と電気的に接続される配線電極を、前記開口部の内側から、前記絶縁膜の部位のうち前記側面に形成された部位の上を通じて、前記絶縁膜の部位のうち前記周囲面に形成された部分の上にわたって形成する。この形態によれば、ショットキー電極ではなく配線電極によってフィールドプレート構造を実現するとともに、ショットキー電極を形成した後に絶縁膜を形成できる。したがって、ショットキー電極および絶縁膜の材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。
（１５）上記形態の製造方法において、前記半導体層に前記メサ構造および前記周囲面を形成した後、前記ショットキー電極を形成してもよい。この形態によれば、半導体層を加工する処理によるショットキー電極の損傷を回避できる。
（１６）上記形態の製造方法において、前記半導体層に前記ショットキー電極を形成した後、マスクを用いたドライエッチングにより前記メサ構造および前記周囲面を形成してもよい。この形態によれば、半導体層にメサ構造および周囲面を形成する前にショットキー電極を形成するため、ショットキー電極と半導体層との界面への工程汚染を抑制できる。
（１７）上記形態の製造方法において、前記メサ構造および前記周囲面を形成する前の半導体層の表面に、前記ショットキー電極の元となる電極層を形成した後、マスクを用いたドライエッチングにより前記電極層と共に前記半導体層を加工することによって、前記ショットキー電極と共に前記メサ構造および前記周囲面を形成してもよい。この形態によれば、半導体層にメサ構造および周囲面を形成する前にショットキー電極の元となる電極層を形成するため、ショットキー電極と半導体層との界面への工程汚染を抑制できる。また、ショットキー電極の端部と上面の端部との間の距離を抑制できるため、ショットキー電極の端部における電解集中を効果的に抑制できる。
（１８）上記形態の製造方法において、前記メサ構造および前記周囲面を形成する前の半導体層の表面に前記ショットキー電極を形成した後、前記ショットキー電極をマスクとして用いたドライエッチングにより前記半導体層を加工することによって、前記メサ構造および前記周囲面を形成してもよい。この形態によれば、半導体層にメサ構造および周囲面を形成する前にショットキー電極を形成するため、ショットキー電極と半導体層との界面への工程汚染を抑制できる。また、ショットキー電極を利用した自己整合によって、メサ構造を形成するマスクを別途作製する必要がないため、製造コストを抑制できる。また、ショットキー電極の端部と上面の端部との間の距離を抑制できるため、ショットキー電極の端部における電解集中を効果的に抑制できる。
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能であり、例えば、上記形態の半導体装置が組み込まれた電気機器、並びに、その半導体装置を製造する製造装置などの形態で実現できる。
本願発明によれば、ショットキー電極ではなく配線電極によってフィールドプレート構造を実現できる。また、ショットキー電極を形成した後に絶縁膜を形成する製造方法を適用できる。これらのことから、ショットキー電極および絶縁膜の材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。
第１実施形態における半導体装置の構成を模式的に示す断面図である。 第１実施形態における半導体装置の製造方法を示す工程図である。 評価試験の試料として用意した半導体装置の構成を模式的に示す断面図である。 ショットキー障壁高さを評価した結果を示すグラフである。 リーク耐圧を評価した結果を示すグラフである。 第２実施形態における半導体装置の製造方法を示す工程である。 第３実施形態における半導体装置の製造方法を示す工程図である。 第４実施形態における半導体装置の製造方法を示す工程図である。 第５実施形態における半導体装置の構成を模式的に示す断面図である。 第６実施形態における半導体装置の構成を模式的に示す断面図である。 第７実施形態における半導体装置の構成を模式的に示す断面図である。
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。
本実施形態では、半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。半導体装置１００は、基板１１０と、半導体層１１２と、ショットキー電極１５０と、絶縁膜１６０と、配線電極１８０と、カソード電極１９０とを備える。
半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成る。本明細書の説明において、「窒化ガリウム（ＧａＮ）から主に成る」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１８ｃｍ−３である。
半導体装置１００の半導体層１１２は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がるｎ型半導体層である。本実施形態では、半導体層１１２は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。本実施形態では、半導体層１１２は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって形成された半導体層である。
半導体層１１２は、メサ構造１１２ｍと、周囲面１１２ｐとを形成する。半導体層１１２のメサ構造１１２ｍは、上面１１２ｕと側面１１２ｓとを有する台地状を成す。本実施形態では、メサ構造１１２ｍは、周囲面１１２ｐより＋Ｚ軸方向に突出した構造である。半導体層１１２の周囲面１１２ｐは、メサ構造１１２ｍの周囲に広がる表面である。本実施形態では、メサ構造１１２ｍおよび周囲面１１２ｐは、ドライエッチングによって形成された構造である。本実施形態では、半導体層１１２の厚み（Ｚ軸方向の長さ）は、メサ構造１１２ｍの部分において約１０μｍ（マイクロメートル）である。
ショットキー電極１５０の端部１５０ｅにおける電界集中を抑制する観点から、メサ構造１１２ｍの高さＨｍは、絶縁膜１６０の厚みより高いことが好ましい。加工性を確保する観点から、メサ構造１１２ｍの高さＨｍは、５μｍ以下であることが好ましい。ショットキー電極１５０の端部１５０ｅにおける電界集中を抑制する観点から、周囲面１１２ｐに対する側面１１２ｓの角度Ａｍは、１０°以上９０°以下であることが好ましい。
半導体装置１００のショットキー電極１５０は、導電性材料から成り、半導体層１１２の上面１１２ｕにショットキー接合されたアノード電極である。ショットキー電極１５０の端部１５０ｅにおける電界集中を抑制する観点から、ショットキー電極１５０の端部１５０ｅと上面１１２ｕの端部１１２ｅとの間の距離Ｄａは、２μｍ以下であることが好ましい。
本実施形態では、ショットキー電極１５０は、電子ビーム蒸着法によって、半導体層１１２側から順に、厚さ約１００ｎｍ（ナノメートル）のニッケル（Ｎｉ）から主に成る層と、厚さ約１００ｎｍのパラジウム（Ｐｄ）から主に成る層と、厚さ約２０ｎｍのモリブデン（Ｍｏ）から主に成る層とを積層した電極である。ショットキー電極１５０におけるニッケル（Ｎｉ）は、半導体層１１２の窒化ガリウム（ＧａＮ）とのショットキー接合を形成する。ショットキー電極１５０におけるパラジウム（Ｐｄ）は、ショットキー障壁高さを向上させる。ショットキー電極１５０におけるモリブデン（Ｍｏ）は、バリアメタルとして電極層間における電極材料の相互拡散を防止する。
半導体装置１００の絶縁膜１６０は、電気絶縁性を有し、周囲面１１２ｐから側面１１２ｓを通じてショットキー電極１５０の上にわたって形成された膜である。本実施形態では、絶縁膜１６０は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）による厚さ１００ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）から主に成る層に、プラズマ化学気相成長法（プラズマＣＶＤ：Plasma Chemical Vapor Deposition)による厚さ５００ｎｍの二酸化ケイ素（ＳｉＯ２）から主に成る層を積層した膜である。
絶縁膜１６０は、ショットキー電極１５０の上に開口部１６８を形成する。開口部１６８は、ショットキー電極１５０が露出するまで絶縁膜１６０の一部をウェットエッチングによって除去した構造である。ショットキー電極１５０の端部１５０ｅと開口部１６８の端部１６８ｅとの間の距離Ｄｂは、ショットキー電極１５０の端部１５０ｅと上面１１２ｕの端部１１２ｅとの間の距離Ｄａ以上である。ショットキー電極１５０と絶縁膜１６０との密着性を確保する観点から、距離Ｄｂは、距離Ｄａの１倍以上が好ましく、５倍以上がより好ましく、１０倍以上がいっそう好ましい。ショットキー電極１５０と配線電極１８０との接触面積が小さくなることによるオン抵抗の増加を抑制するため、距離Ｄｂは、距離Ｄａの１００倍以下が好ましい。
半導体装置１００の配線電極１８０は、導電性材料から成り、開口部１６８の内側においてショットキー電極１５０と電気的に接続されたアノード電極である。本実施形態では、配線電極１８０は、開口部１６８の内側においてショットキー電極１５０の上に形成されている。配線電極１８０は、開口部１６８の内側から、絶縁膜１６０の部位のうち側面１１２ｓに形成された部位の上を通じて、絶縁膜１６０の部位のうち周囲面１１２ｐに形成された部位の上にわたって形成されている。これによって、配線電極１８０は、半導体層１１２との間に絶縁膜１６０を挟むフィールドプレート構造を形成する。
本実施形態では、配線電極１８０は、スパッタ法によって、ショットキー電極１５０および絶縁膜１６０の側から順に、厚さ約２０ｎｍのチタン（Ｔｉ）から主に成る層と、厚さ約２００ｎｍの窒化チタン（ＴｉＮ）から主に成る層と、厚さ約２０ｎｍのチタン（Ｔｉ）から主に成る層と、厚さ約２０００ｎｍのアルミニウム−ケイ素合金（ＡｌＳｉ）から主に成る層とを積層した電極である。配線電極１８０におけるチタン（Ｔｉ）は、隣接する電極層および絶縁膜１６０との密着性を向上させる。配線電極１８０における窒化チタン（ＴｉＮ）は、バリアメタルとして電極層間における電極材料の相互拡散を防止する。配線電極１８０におけるアルミニウム−ケイ素合金（ＡｌＳｉ）は、配線電極１８０における電気抵抗を抑制する。
半導体装置１００のカソード電極１９０は、導電性材料から成り、基板１１０の−Ｚ軸方向側にオーミック接合されたオーミック電極である。本実施形態では、カソード電極１９０は、スパッタ法によってチタン（Ｔｉ）から主に成る層にアルミニウム−ケイ素合金（ＡｌＳｉ）から成る層を積層した電極である。
Ａ−２．半導体装置の製造方法
図２は、第１実施形態における半導体装置１００の製造方法を示す工程図である。半導体装置１００の製造者は、基板１１０の上に半導体層１１２をエピタキシャル成長によって形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、半導体層１１２を形成する。
半導体層１１２を形成した後（工程Ｐ１１０）、製造者は、半導体層１１２にメサ構造１１２ｍを形成するとともに、ショットキー電極１５０を形成する。本実施形態では、製造者は、半導体層１１２にメサ構造１１２ｍおよび周囲面１１２ｐを形成した後（工程Ｐ１２０）、ショットキー電極１５０を形成する（工程Ｐ１５０）。
半導体層１１２にメサ構造１１２ｍを形成する際（工程Ｐ１２０）、本実施形態では、製造者は、半導体層１１２の表面のうちメサ構造１１２ｍとして残す部分にマスクパターンを形成した後、塩素（Ｃｌ）系のドライエッチングによって半導体層１１２の一部を除去することによって、半導体層１１２にメサ構造１１２ｍおよび周囲面１１２ｐを形成する。その後、製造者は、半導体層１１２に形成したマスクパターンを除去する。本実施形態では、マスクパターンは、二酸化ケイ素（ＳｉＯ２）から主に成るマスクであってもよいし、フォトレジストであってもよい。
ショットキー電極１５０を形成する際（工程Ｐ１５０）、本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってショットキー電極１５０を形成する。ショットキー電極１５０を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、半導体層１１２の全面に電極を形成した後、その電極の一部を除去することによって、ショットキー電極１５０を形成してもよい。本実施形態では、製造者は、半導体層１１２側から順に、ニッケル（Ｎｉ）から主に成る層と、パラジウム（Ｐｄ）から主に成る層と、モリブデン（Ｍｏ）から主に成る層とを積層することによって、ショットキー電極１５０を形成する。
ショットキー電極１５０を形成した後（工程Ｐ１５０）、製造者は、周囲面１１２ｐから側面１１２ｓを通じてショットキー電極１５０の上にわたって絶縁膜１６０を形成する（工程Ｐ１６０）。本実施形態では、製造者は、原子層堆積法（ＡＬＤ）によって酸化アルミニウム（Ａｌ２Ｏ３）から主に成る層を形成した後、プラズマ化学気相成長法（プラズマＣＶＤ)によって二酸化ケイ素（ＳｉＯ２）から主に成る層を積層することによって、絶縁膜１６０を形成する。
絶縁膜１６０を形成した後（工程Ｐ１６０）、製造者は、ショットキー電極１５０を露出させる開口部１６８を絶縁膜１６０に形成する（工程Ｐ１６８）。本実施形態では、製造者は、絶縁膜１６０の表面のうち開口部１６８として除去する部分以外にマスクパターンを形成した後、フッ酸系のウェットエッチングによって絶縁膜１６０の一部を除去することによって、絶縁膜１６０に開口部１６８を形成する。その後、製造者は、絶縁膜１６０に形成したマスクパターンを除去する。
絶縁膜１６０に開口部１６８を形成した後（工程Ｐ１６８）、製造者は、配線電極１８０を形成する（工程Ｐ１８０）。本実施形態では、製造者は、配線電極１８０の元となる電極をショットキー電極１５０および絶縁膜１６０の全面にスパッタ法によって形成する。その後、製造者は、配線電極１８０として残す部分にマスクパターン（フォトレジスト）を形成した後、塩素（Ｃｌ）系のドライエッチングによって電極の一部を除去することによって、配線電極１８０を形成する。その後、製造者は、配線電極１８０に形成したマスクパターンを除去する。
配線電極１８０を形成した後（工程Ｐ１８０）、製造者は、カソード電極１９０を形成する（工程Ｐ１９０）。本実施形態では、製造者は、スパッタ法によってチタン（Ｔｉ）から主に成る層にアルミニウム−ケイ素合金（ＡｌＳｉ）から主に成る層を積層することによって、カソード電極１９０を形成する。
これらの工程を経て、半導体装置１００が完成する。他の実施形態では、製造者は、半導体層１１２を形成した後（工程Ｐ１１０）であれば、カソード電極１９０を形成する工程（工程Ｐ１９０）を、配線電極１８０を形成する工程（工程Ｐ１８０）に先立って実施してもよい。
Ａ−３．評価試験
図３は、評価試験の試料として用意した半導体装置９００の構成を模式的に示す断面図である。試験者は、図１の半導体装置１００を試料Ａ１として用意するとともに図３の半導体装置９００を試料Ａ２として用意し、各試料についてショットキー障壁高さおよびリーク耐圧を評価した。
半導体装置９００は、半導体装置１００と同様に、基板１１０と、半導体層１１２と、カソード電極１９０とを備える。半導体装置９００は、更に、ショットキー電極９５０と、絶縁膜９６０とを備える。半導体装置９００の絶縁膜９６０は、メサ構造１１２ｍの上面１１２ｕから側面１１２ｓを通じて周囲面１１２ｐにわたって形成され、上面１１２ｕに開口部９６８を形成する点を除き、半導体装置１００の絶縁膜１６０と同様である。半導体装置９００のショットキー電極９５０は、開口部９６８の内側における上面１１２ｕから絶縁膜９６０の上にわたってフィールドプレート構造を形成する点を除き、半導体装置１００のショットキー電極１５０と同様である。半導体装置９００では、開口部９６８は、半導体層１１２の全面に形成された絶縁膜９６０の一部を上面１１２ｕから除去することによって形成され、ショットキー電極９５０は、絶縁膜９６０の一部を除去した後の上面１１２ｕに形成されている。
図４は、ショットキー障壁高さを評価した結果を示すグラフである。図４の評価試験では、試験者は、３つの試料Ａ１および４つの試料Ａ２についてショットキー障壁高さを評価した。図４の評価結果によれば、試料Ａ１のショットキー障壁高さは、試料Ａ２のショットキー障壁高さより高い。言い換えると、ショットキー障壁高さに関し、試料Ａ１は、試料Ａ２より優れている。この結果は、試料Ａ１（半導体装置１００）では、試料Ａ２（半導体装置９００）と異なり、絶縁膜１６０が形成および除去されていない上面１１２ｕに対してショットキー電極１５０が形成されており、より損傷が少ない上面１１２ｕにショットキー接合界面が形成されていることに起因する。
図５は、リーク耐圧を評価した結果を示すグラフである。図５の評価試験では、試験者は、９つの試料Ａ１および６つの試料Ａ２についてリーク耐圧を評価した。図５のリーク耐圧は、各試料において逆方向電流密度が１ｍＡ／ｃｍ２となる電圧を示す。図５の評価結果によれば、試料Ａ１のリーク耐圧は、試料Ａ２のリーク耐圧より高い。言い換えると、リーク耐圧に関し、試料Ａ１は、試料Ａ２より優れている。この結果は、ショットキー障壁高さに関し試料Ａ１が試料Ａ２より優れていることに加え、試料Ａ２では、ショットキー電極９５０と絶縁膜９６０との密着性が不十分であるため、フィールドプレート構造によって電界集中を十分に抑制できないことに起因する。
Ａ−４．変形例
上述の実施形態において、基板１１０の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ２Ｏ３）および炭化ケイ素（ＳｉＣ）などのいずれであってもよい。
上述の実施形態において、半導体層１１２の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、III-Ｖ族化合物（例えば、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）など）、炭化ケイ素（ＳｉＣ）、酸化ガリウム（Ｇａ２Ｏ３）、ワイドバンドギャップ半導体（例えば、ダイヤモンド）などのいずれであってもよい。半導体層１１２は、１つの半導体層であってもよいし、複数の半導体層であってもよい。
上述の実施形態において、ショットキー電極１５０の材質は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）の少なくとも１つであればよい。これによって、半導体層１１２との間に形成されるショットキー障壁高さを十分に確保できる。ショットキー電極１５０は、１つの電極層であってもよいし、複数の電極層であってもよい。
上述の実施形態において、配線電極１８０の材質は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タンタル（Ｔａ）、金（Ａｕ）および銅（Ｃｕ）の少なくとも１つであればよい。これによって、電気抵抗を抑制しつつ絶縁膜１６０との密着性を十分に確保できる。配線電極１８０は、１つの電極層であってもよいし、複数の電極層であってもよい。例えば、配線電極１８０は、アルミニウム（Ａｌ）から主に成る１つの電極層であってもよいし、アルミニウム−ケイ素合金（ＡｌＳｉ）から主に成る１つの電極層であってもよい。配線電極１８０は、ショットキー電極１５０および絶縁膜１６０の側から順に、チタン（Ｔｉ）から主に成る層と、窒化チタン（ＴｉＮ）から主に成る層と、チタン（Ｔｉ）から主に成る層と、アルミニウム（Ａｌ）から主に成る層とを積層した電極であってもよい。配線電極１８０は、ショットキー電極１５０および絶縁膜１６０の側から順に、タンタル（Ｔａ）から主に成る層と、銅（Ｃｕ）から主に成る層とを積層した電極であってもよい。配線電極１８０は、ショットキー電極１５０および絶縁膜１６０の側から順に、窒化タンタル（ＴａＮ）から主に成る層と、銅（Ｃｕ）から主に成る層とを積層した電極であってもよい。
上述の実施形態において、絶縁膜１６０の材質は、二酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ジルコニウム（ＺｒＯ２）および酸化ハフニウム（ＨｆＯ）の少なくとも１つであればよい。これによって、逆方向リーク電流を十分に抑制できる。絶縁膜１６０は、１つの絶縁層であってもよいし、複数の絶縁層であってもよい。例えば、絶縁膜１６０は、窒化ケイ素（ＳｉＮｘ）から主になる１つの絶縁層であってもよい。
Ａ−５．効果
以上説明した第１実施形態によれば、ショットキー電極１５０ではなく配線電極１８０によってフィールドプレート構造を実現できる。また、ショットキー電極１５０を形成した後に絶縁膜１６０を形成する製造方法を適用できる。これらのことから、ショットキー電極１５０および絶縁膜１６０の材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。
また、ショットキー電極１５０の端部１５０ｅと開口部１６８の端部１６８ｅとの間の距離Ｄｂは、ショットキー電極１５０の端部１５０ｅと上面１１２ｕの端部１１２ｅとの間の距離Ｄａ以上である。これによって、ショットキー電極１５０と絶縁膜１６０とが接合する面積が増加するため、ショットキー電極１５０と絶縁膜１６０との密着性を向上させることができる。
また、半導体層１１２にメサ構造１１２ｍおよび周囲面１１２ｐを形成した後（工程Ｐ１２０）、ショットキー電極１５０を形成するため（工程Ｐ１５０）、半導体層１１２を加工するドライエッチング（工程Ｐ１２０）によるショットキー電極１５０の損傷を回避できる。
Ｂ．第２実施形態
図６は、第２実施形態における半導体装置１００の製造方法を示す工程図である。第２実施形態の半導体装置１００は、その製造方法が異なる点を除き、第１実施形態と同様である。
第１実施形態と同様に半導体層１１２を形成した後（工程Ｐ１１０）、製造者は、半導体層１１２の上にショットキー電極１５０を形成する（工程Ｐ７５０）。本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってショットキー電極１５０を形成する。ショットキー電極１５０を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、半導体層１１２の全面に電極を形成した後、その電極の一部を除去することによって、ショットキー電極１５０を形成してもよい。
ショットキー電極１５０を形成した後（工程Ｐ７５０）、製造者は、マスクを用いたドライエッチングによって、半導体層１１２にメサ構造１１２ｍを形成する（工程Ｐ７５５）。本実施形態では、製造者は、メサ構造１１２ｍに対応するマスクパターン（フォトレジスト）を形成した後、塩素（Ｃｌ）系のドライエッチングによって半導体層１１２の一部を除去することによって、半導体層１１２にメサ構造１１２ｍを形成する。メサ構造１１２ｍを形成した後（工程Ｐ７５５）、製造者は、第１実施形態と同様に、絶縁膜１６０を形成し（工程Ｐ１６０）、それ以降の工程を実施する。
以上説明した第２実施形態によれば、第１実施形態と同様に、ショットキー電極１５０および絶縁膜１６０の材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。また、半導体層１１２にメサ構造１１２ｍおよび周囲面１１２ｐを形成する前にショットキー電極１５０を形成するため、ショットキー電極１５０と半導体層１１２との界面への工程汚染を抑制できる。
Ｃ．第３実施形態
図７は、第３実施形態における半導体装置１００の製造方法を示す工程図である。第３実施形態の半導体装置１００は、その製造方法が異なる点を除き、第１実施形態と同様である。
第１実施形態と同様に半導体層１１２を形成した後（工程Ｐ１１０）、製造者は、ショットキー電極１５０の元となる電極層を半導体層１１２の全面にわたって形成する（工程Ｐ２５０）。本実施形態では、製造者は、電子ビーム蒸着法によって電極層を形成する。電極層を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。
ショットキー電極１５０の元となる電極層を形成した後（工程Ｐ２５０）、製造者は、マスクを用いたドライエッチングによって、メサ構造１１２ｍおよびショットキー電極１５０を形成する（工程Ｐ２５５）。本実施形態では、製造者は、メサ構造１１２ｍに対応するマスクパターン（フォトレジスト）を形成した後、塩素（Ｃｌ）系のドライエッチングによって電極層の一部および半導体層１１２の一部を除去することによって、ショットキー電極１５０およびメサ構造１１２ｍを形成する。ショットキー電極１５０およびメサ構造１１２ｍを形成した後（工程Ｐ２５５）、製造者は、第１実施形態と同様に、絶縁膜１６０を形成し（工程Ｐ１６０）、それ以降の工程を実施する。
以上説明した第３実施形態によれば、第１実施形態と同様に、ショットキー電極１５０および絶縁膜１６０の材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。また、半導体層１１２にメサ構造１１２ｍおよび周囲面１１２ｐを形成する前にショットキー電極１５０の元となる電極層を形成するため、ショットキー電極１５０と半導体層１１２との界面への工程汚染を抑制できる。また、ショットキー電極１５０の端部１５０ｅと上面１１２ｕの端部１１２ｅとの間の距離Ｄａを抑制できるため、ショットキー電極１５０の端部１５０ｅにおける電解集中を効果的に抑制できる。
Ｄ．第４実施形態
図８は、第４実施形態における半導体装置１００の製造方法を示す工程図である。第４実施形態の半導体装置１００は、その製造方法が異なる点を除き、第１実施形態と同様である。
第１実施形態と同様に半導体層１１２を形成した後（工程Ｐ１１０）、製造者は、半導体層１１２の上にショットキー電極１５０を形成する（工程Ｐ３５０）。本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってショットキー電極１５０を形成する。ショットキー電極１５０を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、半導体層１１２の全面に電極を形成した後、その電極の一部を除去することによって、ショットキー電極１５０を形成してもよい。
ショットキー電極１５０を形成した後（工程Ｐ３５０）、製造者は、ショットキー電極１５０をマスクとして用いたドライエッチングによって、半導体層１１２にメサ構造１１２ｍを形成する（工程Ｐ３５５）。本実施形態では、製造者は、塩素（Ｃｌ）系のドライエッチングによって半導体層１１２の一部を除去することによって、半導体層１１２にメサ構造１１２ｍを形成する。メサ構造１１２ｍを形成した後（工程Ｐ３５５）、製造者は、第１実施形態と同様に、絶縁膜１６０を形成し（工程Ｐ１６０）、それ以降の工程を実施する。
以上説明した第４実施形態によれば、第１実施形態と同様に、ショットキー電極１５０および絶縁膜１６０の材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。また、半導体層１１２にメサ構造１１２ｍおよび周囲面１１２ｐを形成する前にショットキー電極１５０を形成するため、ショットキー電極１５０と半導体層１１２との界面への工程汚染を抑制できる。また、ショットキー電極１５０を利用した自己整合によって、メサ構造１１２ｍを形成するマスクを別途作製する必要がないため、製造コストを抑制できる。また、ショットキー電極１５０の端部１５０ｅと上面１１２ｕの端部１１２ｅとの間の距離Ｄａを抑制できるため、ショットキー電極１５０の端部１５０ｅにおける電解集中を効果的に抑制できる。
Ｅ．第５実施形態
図９は、第５実施形態における半導体装置１００Ｄの構成を模式的に示す断面図である。半導体装置１００Ｄは、絶縁膜１６０に代えて絶縁膜１６０Ｄを備える点を除き、第１実施形態の半導体装置１００と同様である。
半導体装置１００Ｄの絶縁膜１６０Ｄは、傾斜面１６０ｐを有する点を除き、第１実施形態の絶縁膜１６０と同様である。絶縁膜１６０Ｄの傾斜面１６０ｐは、開口部１６８の端部１６８ｅから絶縁膜１６０Ｄの頂点１６０ｔにわたって広がる面である。頂点１６０ｔは、ショットキー電極１５０の端部１５０ｅより外側に位置し、傾斜面１６０ｐは、ショットキー電極１５０の端部１５０ｅより外側にわたって広がる面である。傾斜面１６０ｐは、開口部１６８の内側を向いた面である。本実施形態では、傾斜面１６０ｐは、絶縁膜１６０Ｄの一部を除去することによって形成される。本実施形態では、傾斜面１６０ｐは、開口部１６８を形成する製造工程において開口部１６８と共に形成される。
以上説明した第５実施形態によれば、第１実施形態と同様に、ショットキー電極１５０および絶縁膜１６０Ｄの材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。また、ショットキー電極１５０の端部１５０ｅの上に位置する絶縁膜１６０Ｄの膜厚を抑制できるため、ショットキー電極１５０の端部１５０ｅの上からショットキー電極１５０の端部１５０ｅにおける電界集中を効果的に抑制できる。
Ｆ．第６実施形態
図１０は、第６実施形態における半導体装置１００Ｅの構成を模式的に示す断面図である。半導体装置１００Ｅは、中間電極１５２を備える点、絶縁膜１６０に代えて絶縁膜１６０Ｅを備える点、並びに、配線電極１８０に代えて配線電極１８０Ｅを備える点を除き、第１実施形態の半導体装置１００と同様である。
半導体装置１００Ｅの中間電極１５２は、第１の電極層であるショットキー電極１５０の上に形成された第２の電極層である。中間電極１５２は、ショットキー電極１５０と共にショットキー電極として機能する。
第５実施形態では、ショットキー電極１５０は、第１実施形態と異なり、厚さ約１００ｎｍのニッケル（Ｎｉ）から主に成る電極層である。本実施形態では、中間電極１５２は、ショットキー電極１５０側から順に、厚さ約１００ｎｍのニッケル（Ｎｉ）から主に成る層と、厚さ約１００ｎｍのパラジウム（Ｐｄ）から主に成る層と、厚さ約２０ｎｍのモリブデン（Ｍｏ）から主に成る層とを積層した電極である。リフトオフ法を用いて一度に形成できる電極層の厚さに制限があるため、本実施形態では、製造者は、リフトオフ法を用いてショットキー電極１５０を形成した後、リフトオフ法を用いて中間電極１５２を形成する。
中間電極１５２の端部１５２ｅは、ショットキー電極１５０の端部１５０ｅより内側に位置する。ショットキー電極１５０の端部１５０ｅと中間電極１５２の端部１５２ｅとの間の距離Ｄｃは、ショットキー電極１５０の端部１５０ｅと上面１１２ｕの端部１１２ｅとの距離Ｄａ以上である。中間電極１５２の材料がショットキー電極１５０の端部１５０ｅへと拡散することを防止する観点から、距離Ｄｃは、距離Ｄａの１倍以上が好ましく、５倍以上がより好ましく、１０倍以上がいっそう好ましい。中間電極１５２と配線電極１８０との接触面積が小さくなることによるオン抵抗の増加を抑制するため、距離Ｄｃは、距離Ｄａの１００倍以下が好ましい。
半導体装置１００Ｅの絶縁膜１６０Ｅは、周囲面１１２ｐから側面１１２ｓを通じて中間電極１５２の上にわたって形成された膜であり、中間電極１５２の上に開口部１６８Ｅを形成する点を除き、第１実施形態の絶縁膜１６０と同様である。
半導体装置１００Ｅの配線電極１８０Ｅは、開口部１６８Ｅの内側において中間電極１５２を介してショットキー電極１５０と電気的に接続されている点を除き、第１実施形態の配線電極１８０と同様である。
以上説明した第６実施形態によれば、第１実施形態と同様に、ショットキー電極１５０および絶縁膜１６０Ｅの材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。また、中間電極１５２によってショットキー接合界面と配線電極１８０Ｅとの距離を確保できるため、配線電極１８０Ｅがショットキー電極１５０に及ぼす電気特性の変化を抑制できる。また、中間電極１５２の端部１５２ｅがショットキー電極１５０の端部１５０ｅより内側に位置するため、中間電極１５２の材料がショットキー電極１５０の端部１５０ｅを通じて半導体層１１２へと拡散することによるショットキー障壁高さの変化を抑制できる。
Ｇ．第７実施形態
図１１は、第７実施形態における半導体装置１００Ｆの構成を模式的に示す断面図である。半導体装置１００Ｆは、中間電極１５４を備える点、並びに、配線電極１８０に代えて配線電極１８０Ｆを備える点を除き、第１実施形態の半導体装置１００と同様である。
半導体装置１００Ｆの中間電極１５４は、開口部１６８の内側におけるショットキー電極１５０の上から絶縁膜１６０の上にわたって形成された他の電極である。中間電極１５４は、ショットキー電極１５０と配線電極１８０との間を電気的に接続する。中間電極１５４は、ショットキー電極１５０と共にショットキー電極として機能する。
第７実施形態では、ショットキー電極１５０は、第１実施形態と異なり、厚さ約１００ｎｍのニッケル（Ｎｉ）から主に成る電極層である。本実施形態では、中間電極１５４は、ショットキー電極１５０側から順に、厚さ約１００ｎｍのニッケル（Ｎｉ）から主に成る層と、厚さ約１００ｎｍのパラジウム（Ｐｄ）から主に成る層と、厚さ約２０ｎｍのモリブデン（Ｍｏ）から主に成る層とを積層した電極である。リフトオフ法を用いて一度に形成できる電極層の厚さに制限があるため、本実施形態では、製造者は、リフトオフ法を用いてショットキー電極１５０を形成し、さらに絶縁膜１６０を形成した後、リフトオフ法を用いて中間電極１５４を形成する。
中間電極１５４の端部１５４ｅは、ショットキー電極１５０の端部１５０ｅより内側に位置する。ショットキー電極１５０の端部１５０ｅと中間電極１５４の端部１５４ｅとの間の距離Ｄｃは、ショットキー電極１５０の端部１５０ｅと上面１１２ｕの端部１１２ｅとの距離Ｄａ以上である。中間電極１５４の材料がショットキー電極１５０の端部１５０ｅへと拡散することを防止する観点から、距離Ｄｃは、距離Ｄａの１倍以上が好ましく、５倍以上がより好ましく、１０倍以上がいっそう好ましい。中間電極１５４と配線電極１８０との接触面積が小さくなることによるオン抵抗の増加を抑制するため、距離Ｄｃは、距離Ｄａの１００倍以下が好ましい。
半導体装置１００Ｆの配線電極１８０Ｆは、開口部１６８の内側において中間電極１５４を介してショットキー電極１５０と電気的に接続されている点を除き、第１実施形態の配線電極１８０と同様である。
以上説明した第７実施形態によれば、第１実施形態と同様に、ショットキー電極１５０および絶縁膜１６０の材料の選択肢を広げながら、逆方向リーク電流を十分に抑制できる。また、中間電極１５４によってショットキー接合界面と配線電極１８０Ｆとの距離を確保できるため、配線電極１８０Ｆがショットキー電極１５０に及ぼす電気特性の変化を抑制できる。また、中間電極１５４の端部１５４ｅがショットキー電極１５０の端部１５０ｅより内側に位置するため、中間電極１５４の材料がショットキー電極１５０の端部１５０ｅへと拡散することによるショットキー障壁高さの変化を抑制できる。
Ｈ．他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
本発明が適用される半導体装置は、上述の実施形態で説明した半導体装置に限らず、ショットキー電極を備える半導体装置であればよい。上述の実施形態において、ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
１００，１００Ｄ，１００Ｅ，１００Ｆ…半導体装置
１１０…基板
１１２…半導体層
１１２ｍ…メサ構造
１１２ｐ…周囲面
１１２ｕ…上面
１１２ｅ…端部
１１２ｓ…側面
１５０…ショットキー電極
１５０ｅ…端部
１５２…中間電極
１５２ｅ…端部
１５４…中間電極
１５４ｅ…端部
１６０，１６０Ｄ，１６０Ｅ…絶縁膜
１６０ｐ…傾斜面
１６０ｔ…頂点
１６８，１６８Ｅ…開口部
１６８ｅ…端部
１８０，１８０Ｅ，１８０Ｆ…配線電極
１９０…カソード電極
９００…半導体装置
９５０…ショットキー電極
９６０…絶縁膜
９６８…開口部

Claims (15)

  1. 半導体装置であって、
    上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面と、を有する半導体層と、
    前記上面にショットキー接合されたショットキー電極と、
    前記周囲面から前記側面を通じて前記ショットキー電極の上にわたって形成され、前記ショットキー電極の上に開口部を有する絶縁膜と、
    前記開口部の内側において前記ショットキー電極と電気的に接続され、前記開口部の内側から、前記絶縁膜の部位のうち前記側面に形成された部位の上を通じて、前記絶縁膜の部位のうち前記周囲面に形成された部分の上にわたって形成された配線電極と
    を備え、
    前記ショットキー電極は、
    前記上面に形成された第１の電極層と、
    前記第１の電極層の上に形成された第２の電極層と
    を含み、
    前記第２の電極層の端部は、前記第１の電極層の端部より内側に位置し、
    前記第１の電極層の端部と前記第２の電極層の端部との間の距離は、前記第１の電極層の端部と前記上面の端部との間の距離以上である、半導体装置。
  2. 更に、前記開口部の内側における前記ショットキー電極の上から前記絶縁膜の上にわたって形成され、前記ショットキー電極と前記配線電極との間を電気的に接続する他の電極を備える請求項１に記載の半導体装置。
  3. 半導体装置であって、
    上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面と、を有する半導体層と、
    前記上面にショットキー接合されたショットキー電極と、
    前記周囲面から前記側面を通じて前記ショットキー電極の上にわたって形成され、前記ショットキー電極の上に開口部を有する絶縁膜と、
    前記開口部の内側において前記ショットキー電極と電気的に接続され、前記開口部の内側から、前記絶縁膜の部位のうち前記側面に形成された部位の上を通じて、前記絶縁膜の部位のうち前記周囲面に形成された部分の上にわたって形成された配線電極と
    前記開口部の内側における前記ショットキー電極の上から前記絶縁膜の上にわたって形成され、前記ショットキー電極と前記配線電極との間を電気的に接続する他の電極と、
    を備える半導体装置。
  4. 前記ショットキー電極の端部と前記開口部の端部との間の距離は、前記ショットキー電極の端部と前記上面の端部との間の距離以上である、請求項１から請求項３までのいずれか一項に記載の半導体装置。
  5. 前記絶縁膜は、前記開口部の端部から前記ショットキー電極の端部より外側にわたって広がるとともに前記開口部の内側を向いた傾斜面を、有する、請求項１から請求項４までのいずれか一項に記載の半導体装置。
  6. 前記ショットキー電極の端部と前記上面の端部との間の距離は、２μｍ以下である、請求項１から請求項５までのいずれか一項に記載の半導体装置。
  7. 前記半導体層は、ｎ型半導体層である、請求項１から請求項６までのいずれか一項に記載の半導体装置。
  8. 前記半導体層は、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）、ケイ素（Ｓｉ）およびヒ化ガリウム（ＧａＡｓ）の少なくとも１つから主に成る、請求項１から請求項７までのいずれか一項に記載の半導体装置。
  9. 前記ショットキー電極は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）の少なくとも１つから主に成る、請求項１から請求項８までのいずれか一項に記載の半導体装置。
  10. 前記配線電極は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タンタル（Ｔａ）、金（Ａｕ）および銅（Ｃｕ）の少なくとも１つから主に成る、請求項１から請求項９までのいずれか一項に記載の半導体装置。
  11. 前記絶縁膜は、二酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ジルコニウム（ＺｒＯ２）および酸化ハフニウム（ＨｆＯ）の少なくとも１つから主に成る、請求項１から請求項１０までのいずれか一項に記載の半導体装置。
  12. 前記周囲面に対する前記側面の角度は、１０°以上９０°以下である、請求項１から請求項１１までのいずれか一項に記載の半導体装置。
  13. 前記メサ構造の高さは、０．１μｍ以上である、請求項１から請求項１２までのいずれか一項に記載の半導体装置。
  14. 半導体装置の製造方法であって、
    上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面と、を半導体層に形成するとともに、前記上面にショットキー接合されたショットキー電極を形成し、
    前記周囲面から前記側面を通じて前記ショットキー電極の上にわたって絶縁膜を形成し、
    前記ショットキー電極を露出させる開口部を前記絶縁膜に形成し、
    前記開口部の内側において前記ショットキー電極と電気的に接続される配線電極を、前記開口部の内側から、前記絶縁膜の部位のうち前記側面に形成された部位の上を通じて、前記絶縁膜の部位のうち前記周囲面に形成された部分の上にわたって形成する、半導体装置の製造方法。
  15. 前記メサ構造および前記周囲面を形成する前の半導体層の表面に、前記ショットキー電極の元となる電極層を形成した後、マスクを用いたドライエッチングにより前記電極層と共に前記半導体層を加工することによって、前記ショットキー電極と共に前記メサ構造および前記周囲面を形成する、請求項１４に記載の半導体装置の製造方法。
JP2015037508A 2015-02-27 2015-02-27 半導体装置およびその製造方法 Active JP6260553B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015037508A JP6260553B2 (ja) 2015-02-27 2015-02-27 半導体装置およびその製造方法
US15/046,530 US9559218B2 (en) 2015-02-27 2016-02-18 Semiconductor device and method of manufacturing the same
CN201610104130.9A CN105932052B (zh) 2015-02-27 2016-02-25 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015037508A JP6260553B2 (ja) 2015-02-27 2015-02-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016162785A JP2016162785A (ja) 2016-09-05
JP6260553B2 true JP6260553B2 (ja) 2018-01-17

Family

ID=56799643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015037508A Active JP6260553B2 (ja) 2015-02-27 2015-02-27 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9559218B2 (ja)
JP (1) JP6260553B2 (ja)
CN (1) CN105932052B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037585A (ja) * 2016-09-02 2018-03-08 豊田合成株式会社 半導体装置およびその製造方法
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法
JP2018157199A (ja) * 2017-03-16 2018-10-04 豊田合成株式会社 ショットキーバリアダイオード
CN107170842B (zh) * 2017-06-12 2019-07-02 京东方科技集团股份有限公司 光电探测结构及其制作方法、光电探测器
CN109904239A (zh) * 2019-03-19 2019-06-18 南方科技大学 一种pin二极管及其制备方法
JP7258668B2 (ja) * 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
WO2022209778A1 (ja) * 2021-03-29 2022-10-06 京セラ株式会社 半導体素子、半導体装置及び半導体素子の製造方法
WO2023026803A1 (ja) * 2021-08-25 2023-03-02 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2023163235A1 (ja) * 2022-02-28 2023-08-31 京セラ株式会社 半導体素子、半導体装置及び半導体素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139341A (ja) * 1994-11-11 1996-05-31 Murata Mfg Co Ltd ショットキ−バリアダイオ−ド
US5686753A (en) 1994-11-11 1997-11-11 Murata Manufacturing Co., Ltd. Schottky barrier diode having a mesa structure
JP4390433B2 (ja) 2002-06-19 2009-12-24 シャープ株式会社 窒化物半導体レーザ及びその製造方法
JP4443097B2 (ja) * 2002-06-20 2010-03-31 ソニー株式会社 ＧａＮ系半導体素子の作製方法
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
KR20090127035A (ko) * 2007-03-26 2009-12-09 스미토모덴키고교가부시키가이샤 쇼트키 배리어 다이오드 및 그 제조 방법
JP5531959B2 (ja) * 2008-08-05 2014-06-25 住友電気工業株式会社 ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法
EP2161754A3 (en) * 2008-09-03 2010-06-16 Kabushiki Kaisha Toshiba A semiconductor device and fabrication method for the same
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP6241099B2 (ja) * 2013-07-17 2017-12-06 豊田合成株式会社 半導体装置
JP6197427B2 (ja) * 2013-07-17 2017-09-20 豊田合成株式会社 ショットキーバリアダイオード

Also Published As

Publication number Publication date
JP2016162785A (ja) 2016-09-05
CN105932052A (zh) 2016-09-07
US9559218B2 (en) 2017-01-31
US20160254392A1 (en) 2016-09-01
CN105932052B (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
JP6260553B2 (ja) 半導体装置およびその製造方法
US9711661B2 (en) Semiconductor device and manufacturing method thereof
US9349668B2 (en) Semiconductor device
JP6241099B2 (ja) 半導体装置
JP6149786B2 (ja) 半導体装置および半導体装置の製造方法
JP6179445B2 (ja) 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP2014120541A (ja) 半導体装置
JP6485303B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US9391150B2 (en) Semiconductor Device
JP6344264B2 (ja) 半導体装置およびその製造方法
JP2015204333A (ja) 半導体装置および半導体装置の製造方法
JP2016174067A (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6369366B2 (ja) 半導体装置の製造方法
JP6733588B2 (ja) 半導体装置の製造方法
US9972725B2 (en) Semiconductor device and manufacturing method of the same
JP6176131B2 (ja) 半導体装置の製造方法
JP2015204335A (ja) 半導体装置および半導体装置の製造方法
JP6237553B2 (ja) 半導体装置およびその製造方法
JP6443281B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US10825955B2 (en) Method for manufacturing light-emitting element
JP2010171287A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6260553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150