JP6197427B2 - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP6197427B2 JP6197427B2 JP2013148168A JP2013148168A JP6197427B2 JP 6197427 B2 JP6197427 B2 JP 6197427B2 JP 2013148168 A JP2013148168 A JP 2013148168A JP 2013148168 A JP2013148168 A JP 2013148168A JP 6197427 B2 JP6197427 B2 JP 6197427B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protective film
- electrode
- semiconductor layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 145
- 230000001681 protective effect Effects 0.000 claims description 93
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 22
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 17
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 16
- 239000012777 electrically insulating material Substances 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000010292 electrical insulation Methods 0.000 claims description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 221
- 238000000034 method Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 23
- 238000001039 wet etching Methods 0.000 description 23
- 239000000758 substrate Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、半導体装置に関する。
半導体装置（半導体デバイス、半導体素子）としては、窒化ガリウム（ＧａＮ）から主に成る１つ以上の半導体層を備えるＧａＮ系の半導体装置が知られている。ＧａＮ系の半導体装置には、ショットキーバリアダイオードとして機能するものがある。ＧａＮ系の半導体装置には、半導体層の界面におけるリーク電流の低減、半導体層における電界集中の緩和、２つの半導体層の間における接合面の保護などを目的として、半導体層を被覆する保護膜が形成されている。保護膜は、電気絶縁材料から成る。保護膜に対するエッチング加工には、半導体層の損傷を防止する観点から、ドライエッチングよりもウエットエッチングが好ましい。
特許文献１には、二酸化ケイ素（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）などから選択される１種類の電気絶縁材料から成る保護膜が記載されている。特許文献２には、フォトリソグラフィによる加工限界以下の開口部を形成するために、窒化ケイ素（ＳｉＮ）から成る保護膜を２つの層に分けて形成することが記載されている。特許文献３には、製造中におけるゲート絶縁膜の浸食を抑制するために、酸化アルミニウム（Ａｌ2Ｏ3）から成るゲート絶縁膜に、二酸化ケイ素（ＳｉＯ2）、酸窒化ケイ素（ＳｉＯＮ）などから成る保護膜を形成することが記載されている。
発明者による実験によれば、ＧａＮ系の半導体装置では、リーク電流を低減する観点から、保護膜の電気絶縁材料としてＡｌ2Ｏ3が効果的であった。しかしながら、Ａｌ2Ｏ3から成る保護膜は、絶縁破壊強度を十分に確保するために厚膜化された場合、ウエットエッチングによる加工時にエッチング不良（レジストマスクの剥離または欠落）を引き起こすという問題があった。
そのため、ＧａＮ系の半導体装置において、保護膜の電気的特性の向上と加工性の向上とを両立可能な技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の第１の形態は、ショットキーバリアダイオードである。このショットキーバリアダイオードは、
窒化ガリウム（ＧａＮ）から主に成る半導体層と、
電気絶縁性を有し、前記半導体層を被覆する保護膜と、
導電性を有し、前記半導体層にショットキー接合された電極と、
導電性を有し、前記電極上に接合されたフィールドプレート電極と、
前記半導体層を挟んだ前記電極とは反対側にオーミック接合された裏面電極と、
を備え、
前記保護膜は、
酸化アルミニウム（Ａｌ2Ｏ3）から成り、前記半導体層に隣接する第１の層と、
酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、前記半導体層に隣接することなく前記第１の層に積層された第２の層と、
前記第１の層および前記第２の層を貫通する開口部と
を含み、
前記電極は、前記開口部の内側に位置し、前記電極の上の縁は、前記保護膜に覆われており、
前記フィールドプレート電極は、前記第２の層の上側にわたって広がる。
また、本発明は以下の形態として実現することも可能である。
本発明の第１の形態は、ショットキーバリアダイオードである。このショットキーバリアダイオードは、
窒化ガリウム（ＧａＮ）から主に成る半導体層と、
電気絶縁性を有し、前記半導体層を被覆する保護膜と、
導電性を有し、前記半導体層にショットキー接合された電極と、
導電性を有し、前記電極上に接合されたフィールドプレート電極と、
前記半導体層を挟んだ前記電極とは反対側にオーミック接合された裏面電極と、
を備え、
前記保護膜は、
酸化アルミニウム（Ａｌ2Ｏ3）から成り、前記半導体層に隣接する第１の層と、
酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、前記半導体層に隣接することなく前記第１の層に積層された第２の層と、
前記第１の層および前記第２の層を貫通する開口部と
を含み、
前記電極は、前記開口部の内側に位置し、前記電極の上の縁は、前記保護膜に覆われており、
前記フィールドプレート電極は、前記第２の層の上側にわたって広がる。
また、本発明は以下の形態として実現することも可能である。
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、窒化ガリウム（ＧａＮ）から主に成る半導体層と；電気絶縁性を有し、前記半導体層を被覆する保護膜と；導電性を有し、前記半導体層にショットキー接合された電極とを備える。前記保護膜は、酸化アルミニウム（Ａｌ2Ｏ3）から成り、前記半導体層に隣接する第１の層と；酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、前記第１の層に積層された第２の層と；前記第１の層および前記第２の層を貫通する開口部とを含み、前記電極は、前記開口部の内側に位置する。この形態によれば、第１の層によって半導体層の界面におけるリーク電流の低減を図るとともに、第２の層によって絶縁破壊強度を補強することにより第１の層の厚みを抑制することができる。その結果、保護膜の電気的特性の向上と加工性の向上とを両立できる。
（２）上述の半導体装置において、前記第２の層を形成する電気絶縁材料は、二酸化ケイ素（ＳｉＯ2）と、窒化ケイ素（ＳｉＮ）と、酸窒化ケイ素（ＳｉＯＮ）と、酸化ハフニウム（ＨｆＯ2）と、窒化アルミニウム（ＡｌＮ）と、酸化ジルコニウム（ＺｒＯ2）と、酸窒化ジルコニウム（ＺｒＯＮ）との少なくとも１つであってもよい。この形態によれば、電気絶縁材料が二酸化ケイ素（ＳｉＯ2）である場合、保護膜の絶縁破壊強度を効果的に向上できる。また、電気絶縁材料が、二酸化ケイ素（ＳｉＯ2）と、窒化ケイ素（ＳｉＮ）と、酸窒化ケイ素（ＳｉＯＮ）との少なくとも１つである場合、第２の層に対するエッチング加工としてウエットエッチングとドライエッチングとを選択できるため、保護膜の加工方法を選択する自由度を向上させることができ、ドライエッチングを選択することによって保護膜の加工性をさらに向上させることができる。また、電気絶縁材料が、酸化ハフニウム（ＨｆＯ2）と、窒化アルミニウム（ＡｌＮ）と、酸化ジルコニウム（ＺｒＯ2）と、酸窒化ジルコニウム（ＺｒＯＮ）との少なくとも１つである場合、電界集中を緩和させる保護膜の機能を効果的に向上できる。
（３）上述の半導体装置において、前記第１の層の厚みは、５００ｎｍ以下であってもよい。この形態によれば、第１の層に対するウエットエッチングによるエッチング不良を効果的に防止できる。
（４）上述の半導体層において、前記第１の層と前記第２の層とを合わせた前記保護膜の全体の厚みは、４００ｎｍ以上であってもよい。この形態によれば、保護膜の電気的特性を十分に確保できる。
（５）上述の半導体装置において、前記第１の層における前記開口部を画定する面は、前記半導体層側から前記第２の層側にわたって前記開口部の外側へと傾斜してもよい。この形態によれば、第１の層がこのような面を有する場合、開口部は、ウエットエッチングを用いて第１の層を半導体層の上から除去した構造であるため、ドライエッチングによって第１の層を除去した構造と比較して、半導体層の損傷を抑制できる。
本発明の一形態によれば、半導体装置の製造方法が提供される。この製造方法は、窒化ガリウム（ＧａＮ）から主に成る半導体層を、形成する工程と；電気絶縁性を有し、前記半導体層を被覆する保護膜を、形成する工程と；導電性を有し、前記半導体層に対してショットキー接合される電極を、形成する工程とを備え、前記保護膜を形成する工程は、酸化アルミニウム（Ａｌ2Ｏ3）から成る第１の層を、前記半導体層に形成する工程と；酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成る第２の層を、前記第１の層に積層する工程と；前記第１の層および前記第２の層を貫通する開口部であって、前記開口部の内側に前記電極が位置する開口部を、ウエットエッチングによって形成する工程とを含む。この形態によれば、保護膜の電気的特性の向上と加工性の向上とを両立できる。
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、上述の半導体装置を備える電気機器、上述の半導体装置を製造する製造装置などの形態で実現することができる。
本願発明によれば、第１の層によって半導体層の界面におけるリーク電流の低減を図るとともに、第２の層によって絶縁破壊強度を補強することにより第１の層の膜厚を抑制することができる。その結果、保護膜の電気的特性の向上と加工性の向上とを両立できる。
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。
図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０は、縦型ショットキーバリアダイオードである。半導体装置１０は、基板１１０と、半導体層１２０と、保護膜１８０と、ショットキー電極１９２と、裏面電極１９８とを備える。
半導体装置１０の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体層である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有するｎ型半導体層である。
半導体装置１０の半導体層１２０は、Ｘ軸およびＹ軸に沿って広がる板状を成すｎ型半導体層である。本実施形態では、半導体層１２０は、窒化ガリウム（ＧａＮ）から主に成り、ケイ素（Ｓｉ）をドナーとして含有する。半導体層１２０は、基板１１０の＋Ｚ軸方向側に積層されている。半導体層１２０は、界面１２１を有する。界面１２１は、半導体層１２０が広がるＸＹ平面に沿うとともに＋Ｚ軸方向を向いた面である。界面１２１の少なくとも一部は、曲面であってもよいし、起伏を有してもよい。
半導体装置１０の保護膜１８０は、電気絶縁性を有し、半導体層１２０の界面１２１を被覆する。本実施形態では、半導体装置１０に要求される耐電圧は６００Ｖ（ボルト）であり、半導体層１２０に印加される最大電圧は６００Ｖである。この仕様に合わせて、保護膜１８０の絶縁破壊強度が８〜１０ＭＶ／ｃｍ（メガボルト／センチメートル）を満たすように、保護膜１８０の厚み（Ｚ軸に沿った長さ）が設定されている。保護膜１８０の厚みは、４００ｎｍ（ナノメートル）以上が好ましい。本実施形態では、保護膜１８０の厚みは、６００ｎｍである。保護膜１８０の厚みは、例えば、耐電圧３ｋＶ（キロボルト）の場合には３μｍ（マイクロメートル）であってもよく、耐電圧が５０ｋＶの場合には５０μｍであってもよく、耐電圧が５００ｋＶの場合には５００μｍであってもよい。保護膜１８０は、第１の層１８１と、第２の層１８２とを備える。
保護膜１８０における第１の層１８１は、酸化アルミニウム（Ａｌ2Ｏ3）から成り、半導体層１２０の界面１２１に隣接する層である。保護膜１８０の加工性を向上させる観点から、第１の層１８１の厚みは、５００ｎｍ以下が好ましく、３００ｎｍ以下がさらに好ましく、１００ｎｍ以下がいっそう好ましい。本実施形態では、第１の層１８１の厚みは、１００ｎｍである。第１の層１８１の厚みは、第１の層１８１の成膜を現実的に制御可能な限界値である１ｎｍ程度であってもよい。
保護膜１８０における第２の層１８２は、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、第１の層１８１に積層された層である。本実施形態では、第２の層１８２は、二酸化ケイ素（ＳｉＯ2）から成る。本実施形態では、第２の層１８２の厚みは、５００ｎｍである。
保護膜１８０には、第１の層１８１および第２の層１８２を貫通する開口部１８５が形成されている。開口部１８５は、半導体層１２０の界面１２１の上から保護膜１８０を界面１２１が露出するまで除去する過程において、少なくとも第１の層１８１をウエットエッチングによって半導体層１２０の界面１２１の上から除去した構造である。
半導体装置１０のショットキー電極１９２は、導電性を有し、半導体層１２０の界面１２１にショットキー接合された電極である。本実施形態では、ショットキー電極１９２は、ニッケル（Ｎｉ）から成る。ショットキー電極１９２は、保護膜１８０の開口部１８５の内側に位置する。本実施形態では、ショットキー電極１９２は、保護膜１８０の開口部１８５の内側における半導体層１２０の界面１２１から、保護膜１８０の開口部１８５を越えて、保護膜１８０の＋Ｚ軸方向側にわたって広がる導体層である。これによって、ショットキー電極１９２は、半導体層１２０との間に保護膜１８０を挟むフィールドプレート構造を形成する。
半導体装置１０の裏面電極１９８は、導電性を有し、基板１１０の−Ｚ軸方向側にオーミック接合された電極である。本実施形態では、裏面電極１９８は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した後に焼成によって合金化した電極である。
Ａ−２．半導体装置の製造方法
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、製造者は、エピタキシャル成長によって基板１１０の上に半導体層１２０を形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、基板１１０上に半導体層１２０を形成する。
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、製造者は、エピタキシャル成長によって基板１１０の上に半導体層１２０を形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、基板１１０上に半導体層１２０を形成する。
半導体層１２０を形成した後（工程Ｐ１１０）、製造者は、半導体層１２０の界面１２１の上に、酸化アルミニウム（Ａｌ2Ｏ3）から成る第１の層１８１を形成する（工程Ｐ１５２）。本実施形態では、製造者は、ＡＬＤ(Atomic Layer Deposition）法によって第１の層１８１を形成する。
第１の層１８１を形成した後（工程Ｐ１５２）、製造者は、第１の層１８１の上に、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成る第２の層１８２を形成する（工程Ｐ１５４）。これによって、半導体層１２０の上に保護膜１８０が形成される。本実施形態では、製造者は、二酸化ケイ素（ＳｉＯ2）から成る第２の層１８２を形成する。本実施形態では、製造者は、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法によって第２の層１８２を形成する。
第２の層１８２を形成した後（工程Ｐ１５４）、製造者は、第１の層１８１および第２の層１８２を含む保護膜１８０に、ウエットエッチングを用いて開口部１８５を形成する（工程Ｐ１５６）。本実施形態では、製造者は、ウエットエッチングによって第１の層１８１と第２の層１８２とを除去することによって、開口部１８５を形成する。本実施形態では、開口部１８５の形成に用いられるエッチング液は、希フッ酸（ＤＨＦ）：バッファードフッ酸（ＢＨＦ）：水＝１：４：１００の混合比率で作製されたフッ酸系混合液である。本実施形態では、第１の層１８１および第２の層１８２に対するウエットエッチングの加工速度は、４０〜６０ｎｍ／分である。
図６は、開口部１８５の詳細構成を示す説明図である。本実施形態では、開口部１８５は、等方性ウエットエッチングを用いて第１の層１８１および第２の層１８２を加工することによって形成される。第１の層１８１は、開口部１８５を画定する面１８１ａを有し、第２の層１８２は、開口部１８５を画定する面１８２ａを有する。第１の層１８１における面１８１ａは、等方性ウエットエッチングによって形成されるため、−Ｚ軸方向側から＋Ｚ軸方向側にわたって（半導体層１２０側から第２の層１８２側にわたって）、開口部１８５の外側へと傾斜する。第２の層１８２における面１８２ａは、等方性ウエットエッチングによって形成されるため、−Ｚ軸方向側から＋Ｚ軸方向側にわたって開口部１８５の外側へと傾斜する。
図７は、他の実施形態における開口部１８５の詳細構成を示す説明図である。他の実施形態では、開口部１８５は、異方性ドライエッチングを用いて第２の層１８２を加工した後に、等方性ウェットエッチングを用いて第１の層１８１を加工することによって形成されてもよい。第１の層１８１は、開口部１８５を画定する面１８１ｂを有し、第２の層１８２は、開口部１８５を画定する面１８２ｂを有する。第１の層１８１における面１８１ｂは、等方性ウエットエッチングによって形成されるため、−Ｚ軸方向側から＋Ｚ軸方向側にわたって（半導体層１２０側から第２の層１８２側にわたって）、開口部１８５の外側へと傾斜する。第２の層１８２における面１８２ｂは、異方性ドライエッチングによって形成されるため、第２の層１８２の厚さ方向であるＺ軸にほぼ平行である。
図２の説明に戻り、開口部１８５を形成した後（工程Ｐ１５６）、製造者は、保護膜１８０の開口部１８５の内側に露出した半導体層１２０の界面１２１に、ショットキー電極１９２を形成する（工程Ｐ１７２）。本実施形態では、製造者は、ニッケル（Ｎｉ）から成るショットキー電極１９２をリフトオフ法によって形成する。具体的には、製造者は、フォトリソグラフィによって保護膜１８０の上にマスクを形成した後、マスクが形成された保護膜１８０の上にニッケルを蒸着し、その後、ショットキー電極１９２を残して、保護膜１８０からマスクを除去する。本実施形態では、製造者は、保護膜１８０の開口部１８５の内側における半導体層１２０の界面１２１から、保護膜１８０の開口部１８５を越えて、保護膜１８０の＋Ｚ軸方向側にわたって、ショットキー電極１９２を形成する。
ショットキー電極１９２を形成した後（工程Ｐ１７２）、製造者は、基板１１０の−Ｚ軸方向側に裏面電極１９８を形成する（工程Ｐ１７４）。本実施形態では、製造者は、基板１１０の−Ｚ軸方向側にチタン（Ｔｉ）から成る層を蒸着によって形成し、その上にアルミニウム（Ａｌ）から成る層を蒸着によってさらに形成し、これらの層を焼成によって合金化することによって、裏面電極１９８を形成する。
これらの工程を経て、半導体装置１０が完成する。他の実施形態では、裏面電極１９８を形成する工程（工程Ｐ１７４）を、ショットキー電極１９２を形成する工程（工程Ｐ１７２）に先立って実施してもよい。
Ａ−３．半導体装置の評価
図３は、保護膜１８０の評価結果を示すグラフである。図３の評価試験では、試験者は、半導体装置として第１の試料と第２の試料とを用意し、各試料に対して逆方向電圧を印加した場合の逆方向電流密度を測定した。第１の試料は、上述の半導体装置１０である。第２の試料は、二酸化ケイ素（ＳｉＯ2）から成る絶縁膜を保護膜１８０に代えて備える点を除き、半導体装置１０と同様である。第２の試料における絶縁膜は、単層であり、その厚みは、６００ｎｍである。
図３は、保護膜１８０の評価結果を示すグラフである。図３の評価試験では、試験者は、半導体装置として第１の試料と第２の試料とを用意し、各試料に対して逆方向電圧を印加した場合の逆方向電流密度を測定した。第１の試料は、上述の半導体装置１０である。第２の試料は、二酸化ケイ素（ＳｉＯ2）から成る絶縁膜を保護膜１８０に代えて備える点を除き、半導体装置１０と同様である。第２の試料における絶縁膜は、単層であり、その厚みは、６００ｎｍである。
図３のグラフは、逆方向電圧に対する各試料の逆方向電流密度を示す片対数グラフである。図３のグラフでは、横軸は、逆方向電圧を示し、縦軸は、対数目盛を用いて逆方向電流密度を示す。図３のグラフでは、実線Ｌ１１は、第１の試料について測定された測定値を表し、破線Ｌ１２は、第２の試料について測定された測定値を表す。
図３の評価結果によれば、逆方向電圧が１５Ｖ以上の場合、第１の試料は、第２の試料よりも逆方向電流密度を抑制できる。すなわち、第１の試料は、第２の試料よりもリーク電流を抑制できる。
Ａ−４．効果
以上説明した第１実施形態によれば、Ａｌ2Ｏ3から成る第１の層１８１によって半導体層１２０の界面１２１におけるリーク電流の低減を図るとともに、ＳｉＯ2から成る第２の層１８２によって絶縁破壊強度を補強することにより第１の層１８１の厚みを抑制することができる。その結果、保護膜１８０の電気的特性の向上と加工性の向上とを両立できる。
以上説明した第１実施形態によれば、Ａｌ2Ｏ3から成る第１の層１８１によって半導体層１２０の界面１２１におけるリーク電流の低減を図るとともに、ＳｉＯ2から成る第２の層１８２によって絶縁破壊強度を補強することにより第１の層１８１の厚みを抑制することができる。その結果、保護膜１８０の電気的特性の向上と加工性の向上とを両立できる。
また、第２の層１８２の電気絶縁材料がＳｉＯ2であるため、絶縁膜の絶縁破壊強度を効果的に向上できる。また、第２の層１８２の電気絶縁材料が、ＳｉＯ2であるため、第２の層１８２に対するエッチング加工としてウエットエッチングとドライエッチングとを選択できるため、保護膜１８０の加工方法を選択する自由度を向上させることができ、ドライエッチングを選択することによって保護膜１８０の加工性をさらに向上させることができる。
また、第１の層１８１の厚みが５００ｎｍ以下であるため、第１の層１８１に対するウエットエッチングによるエッチング不良を効果的に防止できる。
また、開口部１８５が、ウエットエッチングを用いて第１の層１８１を半導体層１２０の上から除去した構造であるため、ドライエッチングによって第１の層１８１を除去する場合と比較して、半導体層１２０の損傷を抑制できる。
Ｂ．第２実施形態：
Ｂ−１．半導体装置の構成
図４は、第２実施形態における半導体装置２０の構成を模式的に示す断面図である。図４には、図１と同様にＸＹＺ軸が図示されている。
Ｂ−１．半導体装置の構成
図４は、第２実施形態における半導体装置２０の構成を模式的に示す断面図である。図４には、図１と同様にＸＹＺ軸が図示されている。
半導体装置２０は、ＧａＮ系の半導体装置である。本実施形態では、半導体装置２０は、縦型ショットキーバリアダイオードである。第２実施形態における半導体装置２０の構成は、保護膜およびショットキー電極の構成が異なる点を除き、第１実施形態における半導体装置１０の構成と同様である。半導体装置２０は、基板２１０と、半導体層２２０と、保護膜２８０と、ショットキー電極２９２と、フィールドプレート電極２９３と、裏面電極２９８とを備える。
半導体装置２０の基板２１０は、第１実施形態の基板１１０と同様である。半導体装置２０の半導体層２２０は、第１実施形態の半導体層１２０と同様である。半導体層２２０は、基板１１０の＋Ｚ軸方向側に積層されている。半導体層２２０は、界面２２１を有する。界面２２１は、半導体層２２０が広がるＸＹ平面に沿うとともに＋Ｚ軸方向を向いた面である。界面２２１の少なくとも一部は、曲面であってもよいし、起伏を有してもよい。
半導体装置２０の保護膜２８０は、電気絶縁性を有し、半導体層２２０の界面２２１を被覆する。本実施形態では、保護膜２８０は、半導体層２２０の界面２２１の上からショットキー電極２９２の＋Ｚ軸方向側の縁にわたって広がる。保護膜２８０の厚みは、４００ｎｍ以上が好ましく、本実施形態では、第１実施形態の保護膜１８０と同様に設定された６００ｎｍである。保護膜２８０の厚みは、例えば、耐電圧３ｋＶの場合には３μｍであってもよく、耐電圧が５０ｋＶの場合には５０μｍであってもよく、耐電圧が５００ｋＶの場合には５００μｍであってもよい。保護膜２８０は、第１の層２８１と、第２の層２８２とを備える。
保護膜２８０における第１の層２８１は、酸化アルミニウム（Ａｌ2Ｏ3）から成り、半導体層２２０の界面２２１に隣接する層である。保護膜２８０の加工性を向上させる観点から、第１の層２８１の厚みは、５００ｎｍ以下が好ましく、３００ｎｍ以下がさらに好ましく、１００ｎｍ以下がいっそう好ましい。本実施形態では、第１の層２８１の厚みは、１００ｎｍである。第１の層２８１厚みは、第１の層２８１の成膜を現実的に制御可能な限界値である１ｎｍ程度であってもよい。
保護膜２８０における第２の層２８２は、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、第１の層２８１に積層された層である。本実施形態では、第２の層２８２は、二酸化ケイ素（ＳｉＯ2）から成る。本実施形態では、第２の層２８２の厚みは、５００ｎｍである。
保護膜２８０には、第１の層２８１および第２の層２８２を貫通する開口部２８５が形成されている。開口部２８５は、ショットキー電極２９２の上から保護膜２８０を、ショットキー電極２９２が露出するまで除去する過程において、少なくとも第１の層２８１をウエットエッチングによってショットキー電極２９２の上から除去した構造である。
半導体装置２０のショットキー電極２９２は、導電性を有し、半導体層２２０の界面２２１にショットキー接合された電極である。ショットキー電極２９２は、開口部２８５の−Ｚ軸方向側に設けられ、Ｘ軸方向において開口部２８５よりも幅広い。ショットキー電極２９２のＸ軸方向における中央部は、保護膜２８０の開口部２８５の内側に位置し、＋Ｚ軸方向側でフィールドプレート電極２９３と隣接する。本実施形態では、ショットキー電極２９２は、ニッケル（Ｎｉ）から成る。
半導体装置２０のフィールドプレート電極２９３は、導電性を有し、保護膜２８０の開口部２８５の内側におけるショットキー電極２９２の上から、保護膜２８０の開口部２８５を越えて、保護膜２８０の＋Ｚ軸方向側にわたって広がる電極である。これによって、フィールドプレート電極２９３は、半導体層２２０との間に保護膜２８０を挟むフィールドプレート構造を形成する。本実施形態では、フィールドプレート電極２９３は、ニッケル（Ｎｉ）から成る。
半導体装置２０の裏面電極２９８は、第１実施形態の裏面電極１９８と同様である。裏面電極２９８は、基板２１０の−Ｚ軸方向側にオーミック接合されている。
Ｂ−２．半導体装置の製造方法
図５は、半導体装置２０の製造方法を示す工程図である。半導体装置２０を製造する際には、製造者は、第１実施形態の半導体層１２０と同様に、エピタキシャル成長によって基板２１０の上に半導体層２２０を形成する（工程Ｐ２１０）。
図５は、半導体装置２０の製造方法を示す工程図である。半導体装置２０を製造する際には、製造者は、第１実施形態の半導体層１２０と同様に、エピタキシャル成長によって基板２１０の上に半導体層２２０を形成する（工程Ｐ２１０）。
半導体層２２０を形成した後（工程Ｐ２１０）、製造者は、半導体層２２０の界面２２１の上に、ショットキー電極２９２を形成する（工程Ｐ２２０）。本実施形態では、製造者は、フォトリソグラフィによって半導体層２２０の界面２２１の上にマスクを形成した後、ニッケル（Ｎｉ）から成るショットキー電極２９２を蒸着によって形成する。
ショットキー電極２９２を形成した後（工程Ｐ２２０）、製造者は、半導体層２２０の界面２２１の上からショットキー電極２９２の上にわたって、酸化アルミニウム（Ａｌ2Ｏ3）から成る第１の層２８１を形成する（工程Ｐ２５２）。本実施形態では、製造者は、ＡＬＤ法によって第１の層２８１を形成する。
第１の層２８１を形成した後（工程Ｐ２５２）、製造者は、第１の層２８１の上に、酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成る第２の層２８２を形成する（工程Ｐ２５４）。これによって、半導体層２２０およびショットキー電極２９２の上に保護膜２８０が形成される。本実施形態では、製造者は、二酸化ケイ素（ＳｉＯ2）から成る第２の層２８２を形成する。本実施形態では、製造者は、ＣＶＤ法によって第２の層２８２を形成する。
第２の層２８２を形成した後（工程Ｐ２５４）、製造者は、第１の層２８１および第２の層２８２を含む保護膜２８０に、ウエットエッチングを用いて開口部２８５を形成する（工程Ｐ２５６）。本実施形態では、製造者は、ウエットエッチングによって第１の層２８１と第２の層２８２とを除去することによって、開口部２８５を形成する。本実施形態では、開口部２８５の形成に用いられるエッチング液は、第１実施形態と同様のフッ酸系混合液である。本実施形態では、第１の層２８１および第２の層２８２に対するウエットエッチングの加工速度は、４０〜６０ｎｍ／分である。開口部２８５の詳細構成は、図６および図７を用いて説明した第１実施形態の開口部１８５と同様である。
開口部２８５を形成した後（工程Ｐ２５６）、製造者は、保護膜２８０の開口部２８５の内側に露出したショットキー電極２９２の上から、保護膜２８０の開口部２８５を越えて、保護膜２８０の＋Ｚ軸方向側にわたって、フィールドプレート電極２９３を形成する（工程Ｐ２７３）。本実施形態では、製造者は、フォトリソグラフィによって保護膜２８０の上にマスクを形成した後、ニッケル（Ｎｉ）から成るフィールドプレート電極２９３を蒸着によって形成する。
フィールドプレート電極２９３を形成した後（工程Ｐ２７３）、製造者は、第１実施形態の裏面電極１９８と同様に、基板２１０の−Ｚ軸方向側に裏面電極２９８を形成する（工程Ｐ２７４）。
これらの工程を経て、半導体装置２０が完成する。他の実施形態では、裏面電極２９８を形成する工程（工程Ｐ２７４）を、ショットキー電極２９２を形成する工程（工程Ｐ２２０）やフィールドプレート電極２９３を形成する工程（工程Ｐ２７３）に先立って実施してもよい。
Ｂ−３．効果
以上説明した第２実施形態によれば、第１実施形態と同様に、Ａｌ2Ｏ3から成る第１の層２８１によって半導体層２２０の界面２２１におけるリーク電流の低減を図るとともに、ＳｉＯ2から成る第２の層２８２によって絶縁破壊強度を補強することにより第１の層２８１の厚みを抑制することができる。その結果、保護膜２８０の電気的特性の向上と加工性の向上とを両立できる。
以上説明した第２実施形態によれば、第１実施形態と同様に、Ａｌ2Ｏ3から成る第１の層２８１によって半導体層２２０の界面２２１におけるリーク電流の低減を図るとともに、ＳｉＯ2から成る第２の層２８２によって絶縁破壊強度を補強することにより第１の層２８１の厚みを抑制することができる。その結果、保護膜２８０の電気的特性の向上と加工性の向上とを両立できる。
Ｃ．他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
上述の実施形態における絶縁膜は、上述の実施形態とは異なる構造を有する半導体装置の絶縁膜に適用されてもよい。
上述の実施形態において、保護膜における第１の層は、２つ以上の複数の層から形成されてもよい。第１の層が複数の層から形成される場合、これらの層の厚みの合計は、５００ｎｍ以下が好ましく、３００ｎｍ以下がさらに好ましく、１００ｎｍ以下がいっそう好ましい。
上述の実施形態において、保護膜における第２の層の電気絶縁材料は、二酸化ケイ素（ＳｉＯ2）と、窒化ケイ素（ＳｉＮ）と、酸窒化ケイ素（ＳｉＯＮ）と、酸化ハフニウム（ＨｆＯ2）と、窒化アルミニウム（ＡｌＮ）と、酸化ジルコニウム（ＺｒＯ2）と、酸窒化ジルコニウム（ＺｒＯＮ）との少なくとも１つであってもよい。第２の層の電気絶縁材料が、ＳｉＯ2とＳｉＮとＳｉＯＮとの少なくとも１つである場合、第２の層に対するエッチング加工としてウエットエッチングとドライエッチングとを選択できるため、絶縁膜の加工方法を選択する自由度を向上させることができ、ドライエッチングを選択することによって保護膜の加工性をさらに向上させることができる。また、第２の層の電気絶縁材料が、ＨｆＯ2とＡｌＮとＺｒＯ2とＺｒＯＮとの少なくとも１つである場合、電界集中を緩和させる絶縁膜の機能を効果的に向上できる。
上述の実施形態において、保護膜における第２の層は、２つ以上の複数の層から形成されてもよい。第２の層が複数の層から形成される場合、これらの層の材質は、同一であってもよいし、異なっても良い。
上述の実施形態において、保護膜の各層を形成する手法は、ＡＬＤ法に限らず、スパッタ（Sputter）法であってもよい。
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ2Ｏ3）、炭化ケイ素（ＳｉＣ）などであってもよい。
上述の実施形態において、ｎ型半導体層に含まれるドナーは、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
上述の実施形態において、ショットキー電極の材質は、ニッケル（Ｎｉ）に限らず、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）などであってもよい。
上述の実施形態において、裏面電極の材質は、チタン（Ｔｉ）およびアルミニウム（Ａｌ）の合金に限らず、他の金属であってもよい。
１０，２０…半導体装置
１１０…基板
１２０…半導体層
１２１…界面
１８０…保護膜
１８１…第１の層
１８１ａ，１８１ｂ…面
１８２…第２の層
１８２ａ，１８２ｂ…面
１８５…開口部
１９２…ショットキー電極
１９８…裏面電極
２１０…基板
２２０…半導体層
２２１…界面
２８０…保護膜
２８１…第１の層
２８２…第２の層
２８５…開口部
２９２…ショットキー電極
２９３…フィールドプレート電極
２９８…裏面電極
１１０…基板
１２０…半導体層
１２１…界面
１８０…保護膜
１８１…第１の層
１８１ａ，１８１ｂ…面
１８２…第２の層
１８２ａ，１８２ｂ…面
１８５…開口部
１９２…ショットキー電極
１９８…裏面電極
２１０…基板
２２０…半導体層
２２１…界面
２８０…保護膜
２８１…第１の層
２８２…第２の層
２８５…開口部
２９２…ショットキー電極
２９３…フィールドプレート電極
２９８…裏面電極
Claims (5)
- ショットキーバリアダイオードであって、
窒化ガリウム（ＧａＮ）から主に成る半導体層と、
電気絶縁性を有し、前記半導体層を被覆する保護膜と、
導電性を有し、前記半導体層にショットキー接合された電極と、
導電性を有し、前記電極上に接合されたフィールドプレート電極と、
前記半導体層を挟んだ前記電極とは反対側にオーミック接合された裏面電極と、
を備え、
前記保護膜は、
酸化アルミニウム（Ａｌ2Ｏ3）から成り、前記半導体層に隣接する第１の層と、
酸化アルミニウム（Ａｌ2Ｏ3）とは異なる電気絶縁材料から成り、前記半導体層に隣接することなく前記第１の層に積層された第２の層と、
前記第１の層および前記第２の層を貫通する開口部と
を含み、
前記電極は、前記開口部の内側に位置し、前記電極の上の縁は、前記保護膜に覆われており、
前記フィールドプレート電極は、前記第２の層の上側にわたって広がる、ショットキーバリアダイオード。 - 前記第２の層を形成する電気絶縁材料は、二酸化ケイ素（ＳｉＯ2）と、窒化ケイ素（ＳｉＮ）と、酸窒化ケイ素（ＳｉＯＮ）と、酸化ハフニウム（ＨｆＯ2）と、窒化アルミニウム（ＡｌＮ）と、酸化ジルコニウム（ＺｒＯ2）と、酸窒化ジルコニウム（ＺｒＯＮ）との少なくとも１つである、請求項１に記載のショットキーバリアダイオード。
- 前記第１の層の厚みは、５００ｎｍ以下である、請求項１または請求項２に記載のショットキーバリアダイオード。
- 前記第１の層と前記第２の層とを合わせた前記保護膜の全体の厚みは、４００ｎｍ以上である、請求項１から請求項３までのいずれか一項に記載のショットキーバリアダイオード。
- 前記第１の層における前記開口部を画定する面は、前記半導体層側から前記第２の層側にわたって前記開口部の外側へと傾斜する、請求項１から請求項４までのいずれか一項に記載のショットキーバリアダイオード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013148168A JP6197427B2 (ja) | 2013-07-17 | 2013-07-17 | ショットキーバリアダイオード |
| US14/323,065 US9349668B2 (en) | 2013-07-17 | 2014-07-03 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013148168A JP6197427B2 (ja) | 2013-07-17 | 2013-07-17 | ショットキーバリアダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015023072A JP2015023072A (ja) | 2015-02-02 |
| JP6197427B2 true JP6197427B2 (ja) | 2017-09-20 |
Family
ID=52342854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013148168A Active JP6197427B2 (ja) | 2013-07-17 | 2013-07-17 | ショットキーバリアダイオード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9349668B2 (ja) |
| JP (1) | JP6197427B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6260553B2 (ja) * | 2015-02-27 | 2018-01-17 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| JP6597253B2 (ja) * | 2015-12-08 | 2019-10-30 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP2017139289A (ja) * | 2016-02-02 | 2017-08-10 | トヨタ自動車株式会社 | ダイオード |
| JP2018037585A (ja) | 2016-09-02 | 2018-03-08 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| JP2018046087A (ja) * | 2016-09-13 | 2018-03-22 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP6558385B2 (ja) * | 2017-02-23 | 2019-08-14 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| US11538769B2 (en) | 2018-12-14 | 2022-12-27 | General Electric Company | High voltage semiconductor devices having improved electric field suppression |
| US10892237B2 (en) * | 2018-12-14 | 2021-01-12 | General Electric Company | Methods of fabricating high voltage semiconductor devices having improved electric field suppression |
| KR102320367B1 (ko) * | 2020-05-29 | 2021-11-02 | 전북대학교산학협력단 | 필드 플레이트층 증착을 통해 항복 전압을 향상시킨 쇼트키 배리어 다이오드 제조 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5076278B2 (ja) * | 2005-03-14 | 2012-11-21 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| JP2006269586A (ja) * | 2005-03-23 | 2006-10-05 | Toshiba Corp | 半導体素子 |
| US7709269B2 (en) * | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| US8193591B2 (en) * | 2006-04-13 | 2012-06-05 | Freescale Semiconductor, Inc. | Transistor and method with dual layer passivation |
| JP2008198787A (ja) | 2007-02-13 | 2008-08-28 | Rohm Co Ltd | ＧａＮ系半導体素子 |
| JP2009059912A (ja) * | 2007-08-31 | 2009-03-19 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
| WO2009073866A1 (en) * | 2007-12-07 | 2009-06-11 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Gate after diamond transistor |
| US9711633B2 (en) * | 2008-05-09 | 2017-07-18 | Cree, Inc. | Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions |
| JP5496635B2 (ja) | 2008-12-19 | 2014-05-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2011014806A (ja) * | 2009-07-06 | 2011-01-20 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2011077123A (ja) | 2009-09-29 | 2011-04-14 | Oki Electric Industry Co Ltd | ゲート電極の形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ |
| US9472405B2 (en) * | 2011-02-02 | 2016-10-18 | Rohm Co., Ltd. | Semiconductor power device and method for producing same |
| US8946779B2 (en) * | 2013-02-26 | 2015-02-03 | Freescale Semiconductor, Inc. | MISHFET and Schottky device integration |
-
2013
- 2013-07-17 JP JP2013148168A patent/JP6197427B2/ja active Active
-
2014
- 2014-07-03 US US14/323,065 patent/US9349668B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150021617A1 (en) | 2015-01-22 |
| US9349668B2 (en) | 2016-05-24 |
| JP2015023072A (ja) | 2015-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6197427B2 (ja) | ショットキーバリアダイオード | |
| JP6241099B2 (ja) | 半導体装置 | |
| TWI663698B (zh) | 半導體裝置 | |
| JP5185341B2 (ja) | 半導体装置及びその製造方法 | |
| US9559218B2 (en) | Semiconductor device and method of manufacturing the same | |
| TW201547018A (zh) | 半導體裝置與其之製造方法 | |
| JP2011198837A (ja) | 半導体装置およびその製造方法 | |
| JP6269276B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP6107597B2 (ja) | 半導体装置およびその製造方法 | |
| TW201628085A (zh) | 半導體裝置及其製造方法 | |
| JP6149786B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6179445B2 (ja) | 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法 | |
| JP6241100B2 (ja) | Ｍｏｓｆｅｔ | |
| TW201933490A (zh) | 半導體裝置及其製造方法 | |
| JP2015204333A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105470304B (zh) | 半导体装置及其制造方法 | |
| JP6369366B2 (ja) | 半導体装置の製造方法 | |
| JP6176131B2 (ja) | 半導体装置の製造方法 | |
| JP6344264B2 (ja) | 半導体装置およびその製造方法 | |
| JP2015204335A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6398909B2 (ja) | ショットキーバリアダイオード及びその製造方法 | |
| JP7096485B2 (ja) | 発光素子の製造方法 | |
| JP5171996B2 (ja) | パワーデバイス | |
| JP6597253B2 (ja) | 半導体装置の製造方法 | |
| JP2014160721A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150824 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6197427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |