JP6443281B2 - 半導体装置およびその製造方法ならびに電力変換装置 - Google Patents

半導体装置およびその製造方法ならびに電力変換装置 Download PDF

Info

Publication number
JP6443281B2
JP6443281B2 JP2015183844A JP2015183844A JP6443281B2 JP 6443281 B2 JP6443281 B2 JP 6443281B2 JP 2015183844 A JP2015183844 A JP 2015183844A JP 2015183844 A JP2015183844 A JP 2015183844A JP 6443281 B2 JP6443281 B2 JP 6443281B2
Authority
JP
Japan
Prior art keywords
semiconductor device
schottky electrode
electrode
insulating film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015183844A
Other languages
English (en)
Other versions
JP2017059703A (ja
Inventor
一也 長谷川
一也 長谷川
友 木村
友 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015183844A priority Critical patent/JP6443281B2/ja
Publication of JP2017059703A publication Critical patent/JP2017059703A/ja
Application granted granted Critical
Publication of JP6443281B2 publication Critical patent/JP6443281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置およびその製造方法ならびに電力変換装置に関する。
半導体装置(半導体デバイス、半導体素子)の1つとして、ショットキーバリアダイオード(Schottky Barrier Diode:SBD)が知られている。ショットキーバリアダイオードは、半導体層と、ショットキー電極と、配線電極とを備える。ショットキー電極は、半導体層の上に形成され、配線電極は、ショットキー電極の上に形成されている。
半導体装置の配線電極には、より高い導電性が求められることから、ショットキー電極の金属より小さい仕事関数となる金属が用いられる。一般的に、仕事関数が小さい金属ほど、半導体層に対するショットキー障壁高さ(Schottky Barrier Height:SBH)が低くなる。配線電極の金属がショットキー電極へと拡散した場合、ショットキー電極のショットキー障壁高さが低下するため、デバイス特性が変化する可能性がある。
特許文献1には、タングステン(W)、チタン−タングステン(TiW)およびタンタル(Ta)の少なくとも1つから主に成るバリア層を、配線電極とショットキー電極との間に設ける技術が開示されている。この技術によれば、配線電極の金属がショットキー電極へと拡散することをバリア層によって抑制できるため、デバイス特性の変化を防止できる。
また、ショットキー電極には、製造過程において微小な貫通孔(ピンホール)が形成される可能性がある。このピンホールに入り込んだ配線電極の一部が半導体層と局所的に接合した場合、ショットキー電極のピンホールに入り込んだ配線電極を通じて逆方向リーク電流が流れやすくなるという問題があった。
特許文献2には、ショットキー電極のピンホールを介した逆方向リーク電流を防止するために、ショットキー障壁高さがショットキー電極よりも高い中間金属膜を、ショットキー電極と配線電極との間に設ける技術が開示されている。
特許第5144585号公報 特許第5037003号公報
特許文献1の技術では、バリア層の仕事関数がショットキー電極の仕事関数より小さいため、配線電極の場合と同様に、バリア層の一部がショットキー電極のピンホールに入り込むことによって逆方向リーク電流が流れやすくなるという問題があった。また、特許文献2の技術では、中間金属膜によってショットキー電極における内部応力が増加するため、新たなピンホールが形成される可能性があった。また、特許文献2の技術では、中間金属膜の材質によっては、中間金属膜自体の電気抵抗によって、配線電極からショットキー電極に至る経路の電気抵抗が増加する可能性があった。そのため、デバイス特性を損なうことなく、ショットキー電極に形成されたピンホールに起因する逆方向リーク電流を抑制できる技術が望まれていた。
本発明は、上述の課題の少なくとも一部を解決し、以下の形態として実現できる。
本発明の第1の形態は、半導体装置であって、
半導体層と、
前記半導体層の上に形成され、ピンホールを有し、前記半導体層にショットキー接触するショットキー電極と、
電気絶縁性を有し、前記ピンホールに充填されるとともに前記ピンホールから突出した絶縁部と、
導電性を有し、前記ショットキー電極および前記絶縁部の上に形成された配線電極と
を備える。
また、本発明は、以下の形態としても実現できる。
(1)本発明の一形態は、半導体装置を提供する。この半導体装置は、半導体層と;前記半導体層の上に形成され、貫通孔を有し、前記半導体層にショットキー接触するショットキー電極と;電気絶縁性を有し、前記貫通孔に充填されるとともに前記貫通孔から突出した絶縁部と;導電性を有し、前記ショットキー電極および前記絶縁部の上に形成された配線電極とを備える。この形態によれば、ショットキー電極の貫通孔が絶縁部によって閉塞されているため、ショットキー電極の貫通孔に配線電極が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極の貫通孔(ピンホール)に起因する逆方向リーク電流を抑制できる。
(2)上述した半導体装置において、前記絶縁部は、前記ショットキー電極の上に広がる部位を有してもよい。この形態によれば、ショットキー電極における貫通孔を配線電極からいっそう隔離できる。したがって、ショットキー電極の貫通孔に配線電極が入り込むことをいっそう防止できる。
(3)上述した半導体装置において、前記半導体層は、窒化ガリウム(GaN)および炭化ケイ素(SiC)の少なくとも一方から主に成ってもよい。この形態によれば、このような材質の半導体層を備える半導体層において、ショットキー電極に形成された貫通孔に起因する逆方向リーク電流を抑制できる。
(4)上述した半導体装置において、前記ショットキー電極は、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)およびイリジウム(Ir)の少なくとも1つから主に成ってもよい。この形態によれば、このような材質のショットキー電極に形成された貫通孔に起因する逆方向リーク電流を抑制できる。
(5)上述した半導体装置において、前記絶縁部は、酸化ケイ素(SiO2)、窒化ケイ素(SiN)および酸化アルミニウム(Al23)の少なくとも1つから主に成ってもよい。この形態によれば、ショットキー電極に形成された貫通孔に起因する逆方向リーク電流を十分に抑制できる。
(6)上述した半導体装置において、前記配線電極は、モリブデン(Mo)、タングステン(W)、バナジウム(V)およびタンタル(Ta)の少なくとも1つから主に成るバリア層を、前記ショットキー電極との間に含んでもよい。この形態によれば、配線電極の金属がショットキー電極に拡散することをバリア層によって抑制できる。
(7)本発明の一形態は、半導体装置の製造方法を提供する。この製造方法は、半導体層を形成する工程と;前記半導体層にショットキー接触するショットキー電極を、前記半導体層の上に形成する工程と;電気絶縁性を有する絶縁膜を、前記ショットキー電極の上に形成しつつ、前記絶縁膜の一部を、前記ショットキー電極に存在する貫通孔に充填する工程と;フォトレジストを前記絶縁膜の上に塗布する塗布工程と;前記塗布工程を終えた後、前記半導体層の面うち前記ショットキー電極が形成されている面とは反対側に位置する裏面から、前記半導体層および前記絶縁膜を透過するとともに前記ショットキー電極に遮断される電磁波を照射することによって、前記フォトレジストを露光する露光工程と;前記露光工程を終えた後、前記フォトレジストのうち前記電磁波によって露光した露光領域を残して、前記フォトレジストを除去する現像工程と;前記現像工程を終えた後、前記露光領域をマスクとして用いて、前記絶縁膜をエッチングするエッチング工程と;前記エッチング工程を終えた後、前記露光領域を除去する除去工程と;前記除去工程を終えた後、前記ショットキー電極の上から、前記絶縁膜の部位のうち前記エッチング工程で残された絶縁部の上にわたって、導電性を有する配線電極を形成する工程とを備える。この形態によれば、配線電極の形成に先立って、ショットキー電極の貫通孔が絶縁部によって閉塞されるため、ショットキー電極の貫通孔に配線電極が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極の貫通孔(ピンホール)に起因する逆方向リーク電流を抑制できる。
(8)上述した製造方法において、前記絶縁膜を形成する工程は、前記絶縁膜の元となるスピンオングラス材料を塗布する工程を含んでもよい。この形態によれば、ショットキー電極の貫通孔へと絶縁膜を容易に充填できる。
(9)上述した製造方法において、前記露光工程は、前記塗布工程を終えた後、前記裏面に直交する方向に対して傾斜する複数の照射方向で、前記裏面から前記電磁波を照射することによって前記フォトレジストを露光してもよい。この形態によれば、ショットキー電極の上に広がる部位を絶縁部に形成できる。そのため、ショットキー電極の貫通孔に配線電極が入り込むことをいっそう防止できる。
(10)上述した製造方法において、前記エッチング工程は、前記現像工程を終えた後、前記露光領域をマスクとして用いて、前記絶縁膜をドライエッチングしてもよい。この形態によれば、一般的にドライエッチングより低い指向性となるウェットエッチングと比較して、絶縁膜の部位のうちマスクに覆われた部位に対する過剰なエッチングを抑制できる。
(11)上述した製造方法において、前記半導体層を形成する工程は、窒化ガリウム(GaN)および炭化ケイ素(SiC)の少なくとも一方から主に成る前記半導体層を形成してもよい。この形態によれば、このような材質の半導体層を備える半導体層において、ショットキー電極に形成された貫通孔に起因する逆方向リーク電流を抑制できる。
(12)上述した製造方法において、前記ショットキー電極を形成する工程は、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)およびイリジウム(Ir)の少なくとも1つから主に成る前記ショットキー電極を形成してもよい。この形態によれば、このような材質のショットキー電極に形成された貫通孔に起因する逆方向リーク電流を抑制できる。
(13)上述した製造方法において、前記絶縁膜を形成する工程は、酸化ケイ素(SiO2)、窒化ケイ素(SiN)および酸化アルミニウム(Al23)の少なくとも1つから主に成る前記絶縁膜を形成してもよい。この形態によれば、ショットキー電極に形成された貫通孔に起因する逆方向リーク電流を十分に抑制できる。
(14)上述した製造方法において、前記配線電極を形成する工程は、モリブデン(Mo)、タングステン(W)、バナジウム(V)およびタンタル(Ta)の少なくとも1つから主に成るバリア層を、前記配線電極の一部として前記ショットキー電極の上に形成する工程を含んでもよい。この形態によれば、配線電極の金属がショットキー電極に拡散することをバリア層によって抑制できる。
本発明は、半導体装置およびその製造方法以外の種々の形態で実現でき、例えば、上記形態の半導体装置を備える電力変換装置、ならびに、上記形態の製造方法を実施する製造装置などの形態で実現できる。
本発明の半導体装置によれば、ショットキー電極の貫通孔が絶縁部によって閉塞されているため、ショットキー電極の貫通孔に配線電極が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極の貫通孔(ピンホール)に起因する逆方向リーク電流を抑制できる。
本発明の製造方法によれば、配線電極の形成に先立って、ショットキー電極の貫通孔が絶縁部によって閉塞されるため、ショットキー電極の貫通孔に配線電極が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極の貫通孔(ピンホール)に起因する逆方向リーク電流を抑制できる。
半導体装置の構成を模式的に示す断面図である。 半導体装置の製造方法を示す工程図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 第2実施形態における半導体装置の構成を模式的に示す断面図である。 第2実施形態における露光工程の様子を示す説明図である。 第2実施形態における現像工程の様子を示す説明図である。 第2実施形態におけるエッチング工程の様子を示す説明図である。 電力変換装置の構成を示す説明図である。
A.第1実施形態
図1は、半導体装置100の構成を模式的に示す断面図である。図1には、相互に直交するXYZ軸が図示されている。図1のXYZ軸のうち、X軸は、図1の紙面左から紙面右に向かう軸である。+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面手前から紙面奥に向かう軸である。+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から紙面上に向かう軸である。+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。図1のXYZ軸は、他の図のXYZ軸に対応する。
半導体装置100は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。本実施形態では、半導体装置100は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。半導体装置100は、基板110と、半導体層120と、ショットキー電極150と、配線電極170と、絶縁部180と、裏面電極190とを備える。
半導体装置100の基板110は、X軸およびY軸に沿って広がる板状を成す半導体である。基板110は、+Z軸方向を向いた表面110aと、−Z軸方向を向いた裏面110bとを有する。基板110の厚さ(Z軸方向の長さ)は、100μm以上500μm以下が好ましく、本実施形態では、約300μmである。
本実施形態では、基板110は、窒化ガリウム(GaN)から主に成る。本明細書の説明において、「窒化ガリウム(GaN)から主に成る」とは、モル分率において窒化ガリウム(GaN)を90%以上含有することを意味する。本実施形態では、基板110は、n型の特性を有するn型半導体である。本実施形態では、基板110は、ケイ素(Si)をドナー元素として含有する。本実施形態では、基板110に含まれるケイ素(Si)濃度の平均値は、約1×1018cm-3である。
半導体装置100の半導体層120は、基板110の上に形成されている。本実施形態では、本実施形態では、半導体層120は、基板110の表面110a側に形成されている。半導体層120は、エピタキシャル成長(結晶成長)によって形成された半導体層である。本実施形態では、半導体層120は、X軸およびY軸に沿って広がる。半導体層120の厚さ(Z軸方向の長さ)は、5μm以上30μm以下が好ましく、本実施形態では、約10μmである。
本実施形態では、半導体層120は、窒化ガリウム(GaN)から主に成る。本実施形態では、半導体層120は、n型の特性を有するn型半導体である。本実施形態では、半導体層120は、ケイ素(Si)をドナー元素として含有する。本実施形態では、半導体層120に含まれるケイ素(Si)濃度の平均値は、約1×1016cm-3である。
半導体装置100のショットキー電極150は、半導体層120の上に形成されたアノード電極である。ショットキー電極150は、半導体層120にショットキー接触する。ショットキー電極150には、微少な貫通穴であるピンホール155が形成されている。本実施形態では、ショットキー電極150の厚さ(Z軸方向の長さ)は、約100nm(ナノメートル)である。
ショットキー電極150は、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、イリジウム(Ir)などの少なくとも1つから主に成る1層以上の金属層によって構成される。本実施形態では、ショットキー電極150は、ニッケル(Ni)から主に成る1層の金属層によって構成される。本実施形態では、ショットキー電極150は、電子ビーム蒸着法によって形成された金属層である。他の実施形態では、ショットキー電極150は、抵抗加熱法によって形成された金属層であってもよいし、スパッタリング法によって形成された金属層であってもよい。
半導体装置100の配線電極170は、ショットキー電極150および絶縁部180の上に形成された金属層である。本実施形態では、配線電極170は、ショットキー電極150との間にバリア層172を含む。他の実施形態では、配線電極170は、バリア層172を含まなくてもよい。本実施形態では、バリア層172を除いた配線電極170の厚さ(Z軸方向の長さ)は、約2μmである。本実施形態では、バリア層172の厚さ(Z軸方向の長さ)は、約50nm(ナノメートル)である。
配線電極170は、アルミニウム−ケイ素(AlSi)、銅(Cu)および金(Au)などの少なくとも1つから主に成る1層以上の金属層によって構成される。本実施形態では、配線電極170は、バリア層172の他、アルミニウム−ケイ素(AlSi)から主に成る1層の金属層によって構成される。
バリア層172は、モリブデン(Mo)、タングステン(W)、バナジウム(V)およびタンタル(Ta)などの少なくとも1つから主に成る1層以上の金属層によって構成される。本実施形態では、バリア層172は、モリブデン(Mo)から主に成る1層の金属層によって構成される。
半導体装置100の絶縁部180は、電気絶縁性を有し、ピンホール155に充填されるとともにピンホール155から突出した絶縁体である。本実施形態では、絶縁部180は、+Z軸方向に突出している。絶縁部180は、酸化ケイ素(SiO2)、窒化ケイ素(SiN)および酸化アルミニウム(Al23)などの絶縁体の少なくとも1つから主に成る。本実施形態では、絶縁部180は、酸化ケイ素(SiO2)から主に成る。
半導体装置100の裏面電極190は、基板110の裏面110b側に形成されたカソード電極である。裏面電極190は、基板110の裏面110bにオーミック接触する。本実施形態では、裏面電極190の厚さ(Z軸方向の長さ)は、約2μmである。裏面電極190は、アルミニウム−ケイ素(AlSi)、チタン(Ti)、銅(Cu)および金(Au)などの少なくとも1つから主に成る1層以上の金属層によって構成される。本実施形態では、裏面電極190は、チタン(Ti)から主に成る層に、アルミニウム−ケイ素(AlSi)から主に成る層を積層した構造を有する。
図2は、半導体装置100の製造方法を示す工程図である。図3から図8は、半導体装置100を製造する様子を示す説明図である。
まず、半導体装置100の製造者は、半導体層120を形成する(工程P110)。本実施形態では、製造者は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を用いたエピタキシャル成長によって、基板110の上に半導体層120を形成する。本実施形態では、製造者は、基板110の表面110a側に半導体層120を形成する。
半導体層120を形成した後(工程P110)、製造者は、ショットキー電極150を半導体層120の上に形成する(工程P120、図3)。これによって、製造者は、製造途中にある半導体装置100として、半導体層120の上にショットキー電極150が形成された半導体装置100aを得る。ショットキー電極150を形成する工程(工程P120)において、ショットキー電極150には、微少な貫通穴であるピンホール155が形成される。
本実施形態では、製造者は、ニッケル(Ni)を材料に用いて、厚さ約100nmの金属層を、ショットキー電極150として成膜する。他の実施形態では、ショットキー電極150の材料は、パラジウム(Pd)、白金(Pt)およびイリジウム(Ir)などであってもよい。
本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってショットキー電極150を形成する。ショットキー電極150を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタリング法であってもよい。他の実施形態では、製造者は、半導体層120の全面に金属層を形成した後、その金属層の一部を除去することによって、ショットキー電極150を形成してもよい。
ショットキー電極150を形成した後(工程P120)、製造者は、絶縁部180の元となる絶縁膜180pを、ショットキー電極150の上に形成しつつ、絶縁膜180pの一部を、ショットキー電極150に存在するピンホール155に充填する(工程P130、図4)。これによって、製造者は、製造途中にある半導体装置100として、ショットキー電極150の上に絶縁膜180pが形成された半導体装置100bを得る。
本実施形態では、製造者は、絶縁膜180pの元となるスピンオングラス(SOG)材料をショットキー電極150の上に塗布することによって、絶縁膜180pを形成する。他の実施形態では、製造者は、プラズマ化学気相成長法(プラズマCVD:Plasma Chemical Vapor Deposition)を用いて絶縁膜180pを形成してもよいし、原子層堆積法(ALD:Atomic Layer Deposition)を用いて絶縁膜180pを形成してもよい。
本実施形態では、製造者は、酸化ケイ素(SiO2)を材料に用いて、絶縁膜180pを形成する。他の実施形態では、絶縁膜180pの材料は、窒化ケイ素(SiN)および酸化アルミニウム(Al23)などの絶縁体であってもよい。
絶縁膜180pを形成した後(工程P130)、製造者は、塗布工程を実施する(工程P140、図5)。塗布工程(P140)において、製造者は、フォトレジスト810を絶縁膜180pの上に塗布する。これによって、製造者は、製造途中にある半導体装置100として、絶縁膜180pの上にフォトレジスト810が形成された半導体装置100cを得る。本実施形態では、フォトレジスト810は、ネガ型であり、現像液に対するフォトレジスト810の溶解性は、露光によって低下する。
塗布工程(工程P140)を終えた後、製造者は、露光工程を実施する(工程P150、図6)。露光工程(P150)において、製造者は、基板110の裏面110bから電磁波ERを照射することによって、フォトレジスト810を露光する。これによって、製造者は、製造途中にある半導体装置100として、フォトレジスト810に露光領域810epが形成された半導体装置100dを得る。露光領域810epは、フォトレジスト810のうち電磁波ERによって露光した部分である。
フォトレジスト810を露光する電磁波ERの波長は、赤外線、可視光線および紫外線を含む範囲のうち、フォトレジスト810を十分に露光可能な波長である。電磁波ERは、基板110、半導体層120および絶縁膜180pを透過するとともに、ショットキー電極150に遮断される。そのため、フォトレジスト810は、ピンホール155を通過した電磁波ERによって露光される。したがって、露光領域810epは、フォトレジスト810のうちピンホール155の+Z軸方向側の部分に形成される。本実施形態では、電磁波ERを照射する照射方向は、基板110の裏面110bに直交する方向である。そのため、本実施形態では、露光領域810epの幅は、ピンホール155の幅とほぼ等しくなる。
露光工程(P150)を終えた後、製造者は、現像工程を実施する(工程P160、図7)。現像工程(工程P160)において、製造者は、露光領域810epを残してフォトレジスト810を除去する。これによって、製造者は、製造途中にある半導体装置100として、絶縁膜180pの上に露光領域810epが残された半導体装置100eを得る。
現像工程(工程P160)を終えた後、製造者は、エッチング工程を実施する(工程P170、図8)。エッチング工程(工程P170)において、製造者は、露光領域810epをマスクとして用いて、絶縁膜180pをエッチングする。これによって、製造者は、製造途中にある半導体装置100として、露光領域810epの下に絶縁部180が残された半導体装置100fを得る。
エッチング工程(工程P170)では、露光領域810epに覆われた部分に対する過剰なエッチングを抑制する観点から、絶縁膜180pに対するエッチングは、厚さ方向の指向性がより高いエッチング手法が好ましい。そのため、エッチング工程(工程P170)に用いるエッチング手法は、ウェットエッチングよりドライエッチングの方が好ましい。本実施形態では、製造者は、ドライエッチングによって絶縁膜180pをエッチングする。
エッチング工程(工程P170)を終えた後、製造者は、除去工程を実施する(工程P180)。除去工程(工程P180)において、製造者は、絶縁部180の上から露光領域810epを除去する(工程P180)。
除去工程(工程P180)を終えた後、製造者は、ショットキー電極150の上から絶縁部180の上にわたって配線電極170を形成する(工程P190)。本実施形態では、配線電極170を形成する工程(工程P190)は、配線電極170の一部としてバリア層172をショットキー電極150の上に形成する工程を含む。本実施形態では、製造者は、モリブデン(Mo)を材料に用いて、厚さ50nmの金属層を、バリア層172として成膜する。他の実施形態では、バリア層172の材料は、タングステン(W)、バナジウム(V)およびタンタル(Ta)などであってもよい。
本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によって配線電極170を形成する。配線電極170を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタリング法であってもよい。他の実施形態では、製造者は、ショットキー電極150の全面に金属層を形成した後、その金属層の一部を除去することによって、配線電極170を形成してもよい。
本実施形態では、配線電極170を形成した後(工程P190)、製造者は、裏面電極190を形成する。これらの工程を経て、半導体装置100が完成する。
以上説明した第1実施形態によれば、ショットキー電極150のピンホール155が絶縁部180によって閉塞されているため、ショットキー電極150のピンホール155に配線電極170が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極150のピンホール155に起因する逆方向リーク電流を抑制できる。
また、配線電極170は、バリア層172をショットキー電極150との間に含むため、配線電極170の金属がショットキー電極150に拡散することをバリア層172によって抑制できる。
また、配線電極の形成(工程P190)に先立って、ショットキー電極150のピンホール155が絶縁部180によって閉塞されるため、ショットキー電極150のピンホール155に配線電極170が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極150のピンホール155に起因する逆方向リーク電流を抑制できる。
また、塗布工程(工程P140)において、絶縁膜180pの元となるスピンオングラス材料を塗布するため、ショットキー電極150のピンホール155へと絶縁膜180pを容易に充填できる。
また、エッチング工程(工程P170)においてドライエッチングを用いるため、一般的にドライエッチングより低い指向性となるウェットエッチングと比較して、絶縁膜180pの部位のうち露光領域810epに覆われた部位に対する過剰なエッチングを抑制できる。
B.第2実施形態
図9は、第2実施形態における半導体装置200の構成を模式的に示す断面図である。図9には、図1と同様に、相互に直交するXYZ軸が図示されている。
半導体装置200は、絶縁部180に代えて絶縁部280を備える点を除き、第1実施形態の半導体装置100と同様である。半導体装置200の絶縁部280は、ショットキー電極150の上に広がる部位282を有する点を除き、第1実施形態の絶縁部180と同様である。半導体装置200の製造方法は、露光工程(P150)における電磁波ERの照射方向が異なる点を除き、第1実施形態の製造方法と同様である。
図10は、第2実施形態における露光工程(P150)の様子を示す説明図である。第2実施形態における露光工程(P150)によって、製造者は、製造途中にある半導体装置200として、フォトレジスト810に露光領域810epが形成された半導体装置200dを得る。本実施形態では、現像工程(工程P160)において、電磁波ERを照射する照射方向は、基板110の裏面110bに直交する方向(Z軸方向)に対して傾斜する複数の方向である。そのため、本実施形態では、露光領域810epの幅は、ピンホール155の幅より大きくなる。
図11は、第2実施形態における現像工程(工程P160)の様子を示す説明図である。第2実施形態における現像工程(工程P160)によって、製造者は、製造途中にある半導体装置200として、絶縁膜180pの上に露光領域810epが残された半導体装置200eを得る。本実施形態では、ピンホール155の幅より広い露光領域810epが絶縁膜180pの上に残される。
図12は、第2実施形態におけるエッチング工程(工程P170)の様子を示す説明図である。第2実施形態におけるエッチング工程(工程P170)によって、製造者は、製造途中にある半導体装置200として、露光領域810epの下に絶縁部280が残された半導体装置200fを得る。本実施形態では、ピンホール155の幅より広い露光領域810epによって、ショットキー電極150の上に広がる部位282が絶縁部280に形成される。
以上説明した第2実施形態によれば、第1実施形態と同様に、ショットキー電極150のピンホール155が絶縁部280によって閉塞されているため、ショットキー電極150のピンホール155に配線電極170が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極150のピンホール155に起因する逆方向リーク電流を抑制できる。
また、絶縁部280は、ショットキー電極の上に広がる部位282を有するため、ショットキー電極150におけるピンホール155を配線電極170からいっそう隔離できる。したがって、ショットキー電極150のピンホール155に配線電極170が入り込むことをいっそう防止できる。
また、第1実施形態と同様に、配線電極の形成(工程P190)に先立って、ショットキー電極150のピンホール155が絶縁部280によって閉塞されるため、ショットキー電極150のピンホール155に配線電極170が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極150のピンホール155に起因する逆方向リーク電流を抑制できる。
また、露光工程(工程P150)において、電磁波ERを照射する照射方向は、基板110の裏面110bに直交する方向(Z軸方向)に対して傾斜する複数の方向であるため、ショットキー電極150の上に広がる部位282を絶縁部280に形成できる。そのため、ショットキー電極150のピンホール155に配線電極170が入り込むことをいっそう防止できる。
C.第3実施形態
図13は、電力変換装置10の構成を示す説明図である。電力変換装置10は、交流電源Eから負荷Rに供給される電力を変換する装置である。電力変換装置10は、交流電源Eの力率を改善する力率改善回路の構成部品として、制御回路20と、トランジスタTRと、4つのダイオードD1と、コイルLと、ダイオードD2と、キャパシタCとを備える。本実施形態では、ダイオードD1,D2は、第1実施形態の半導体装置100と同様である。他の実施形態では、ダイオードD1,D2は、第2実施形態の半導体装置200と同様であってもよい。
電力変換装置10のダイオードD1,D2は、ショットキーバリアダイオードである。電力変換装置10において、4つのダイオードD1は、交流電源Eの交流電圧を整流するダイオードブリッジDBを構成する。ダイオードブリッジDBは、直流側の端子として、正極出力端Tpと、負極出力端Tnとを有する。コイルLは、ダイオードブリッジDBの正極出力端Tpに接続されている。ダイオードD2のアノード側は、コイルLを介して正極出力端Tpに接続されている。ダイオードD2のカソード側は、キャパシタCを介して負極出力端Tnに接続されている。負荷Rは、キャパシタCと並列に接続されている。
電力変換装置10のトランジスタTRは、FET(Field-Effect Transistor)である。トランジスタTRのソース側は、負極出力端Tnに接続されている。トランジスタTRのドレイン側は、コイルLを介して正極出力端Tpに接続されている。トランジスタTRのゲート側は、制御回路20に接続されている。電力変換装置10の制御回路20は、交流電源Eの力率が改善されるように、負荷Rに出力される電圧、および、ダイオードブリッジDBにおける電流に基づいて、トランジスタTRのソース−ドレイン間の電流を制御する。
以上説明した第3実施形態によれば、ダイオードD1,D2の各デバイス特性を向上させることができる。その結果、電力変換装置10による電力変換効率を向上させることができる。
D.他の実施形態
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。
上述の実施形態において、基板110の材質は、窒化ガリウム(GaN)に限らず、フォトレジスト810を露光する電磁波ERを透過可能なワイドバンドギャップ材料であればよく、炭化ケイ素(SiC)およびサファイア(Al)などであってもよい。
上述の実施形態において、半導体層120の材質は、窒化ガリウム(GaN)に限らず、フォトレジスト810を露光する電磁波ERを透過可能なワイドバンドギャップ材料であればよく、炭化ケイ素(SiC)などであってもよい。
上述の実施形態において、基板110および半導体層120に含まれるドナー元素は、ケイ素(Si)に限らず、ゲルマニウム(Ge)、酸素(O)などであってもよい。
上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。
フォトレジスト810は、ネガ型のフォトレジストに限らず、イメージリバーサルレジストであってもよい。
10…電力変換装置
20…制御回路
100…半導体装置
100a〜100f…半導体装置
110…基板
110a…表面
110b…裏面
120…半導体層
150…ショットキー電極
155…ピンホール
170…配線電極
172…バリア層
180…絶縁部
180p…絶縁膜
190…裏面電極
200…半導体装置
200d,200e,200f…半導体装置
280…絶縁部
282…部位
810…フォトレジスト
810ep…露光領域

Claims (15)

  1. 半導体装置であって、
    半導体層と、
    前記半導体層の上に形成され、ピンホールを有し、前記半導体層にショットキー接触するショットキー電極と、
    電気絶縁性を有し、前記ピンホールに充填されるとともに前記ピンホールから突出した絶縁部と、
    導電性を有し、前記ショットキー電極および前記絶縁部の上に形成された配線電極と
    を備える半導体装置。
  2. 前記絶縁部は、前記ショットキー電極の上に広がる部位を有する、請求項1に記載の半導体装置。
  3. 前記半導体層は、窒化ガリウム(GaN)および炭化ケイ素(SiC)の少なくとも一方から主に成る、請求項1または請求項2に記載の半導体装置。
  4. 前記ショットキー電極は、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)およびイリジウム(Ir)の少なくとも1つから主に成る、請求項1から請求項3までのいずれか一項に記載の半導体装置。
  5. 前記絶縁部は、酸化ケイ素(SiO2)、窒化ケイ素(SiN)および酸化アルミニウム(Al23)の少なくとも1つから主に成る、請求項1から請求項4までのいずれか一項に記載の半導体装置。
  6. 前記配線電極は、モリブデン(Mo)、タングステン(W)、バナジウム(V)およびタンタル(Ta)の少なくとも1つから主に成るバリア層を、前記ショットキー電極との間に含む、請求項1から請求項5までのいずれか一項に記載の半導体装置。
  7. 半導体装置の製造方法であって、
    半導体層を形成する工程と、
    前記半導体層にショットキー接触するショットキー電極を、前記半導体層の上に形成する工程と、
    電気絶縁性を有する絶縁膜を、前記ショットキー電極の上に形成しつつ、前記絶縁膜の一部を、前記ショットキー電極に存在するピンホールに充填する工程と、
    フォトレジストを前記絶縁膜の上に塗布する塗布工程と、
    前記塗布工程を終えた後、前記半導体層の面うち前記ショットキー電極が形成されている面とは反対側に位置する裏面から、前記半導体層および前記絶縁膜を透過するとともに前記ショットキー電極に遮断される電磁波を照射することによって、前記フォトレジストを露光する露光工程と、
    前記露光工程を終えた後、前記フォトレジストのうち前記電磁波によって露光した露光領域を残して、前記フォトレジストを除去する現像工程と、
    前記現像工程を終えた後、前記露光領域をマスクとして用いて、前記絶縁膜をエッチングするエッチング工程と、
    前記エッチング工程を終えた後、前記露光領域を除去する除去工程と、
    前記除去工程を終えた後、前記ショットキー電極の上から、前記絶縁膜の部位のうち前記エッチング工程で残された絶縁部の上にわたって、導電性を有する配線電極を形成する工程と
    を備える、半導体装置の製造方法。
  8. 前記絶縁膜を形成する工程は、前記絶縁膜の元となるスピンオングラス材料を塗布する工程を含む、請求項7に記載の半導体装置の製造方法。
  9. 前記露光工程は、前記塗布工程を終えた後、前記裏面に直交する方向に対して傾斜する複数の照射方向で、前記裏面から前記電磁波を照射することによって前記フォトレジストを露光する、請求項7または請求項8に記載の半導体装置の製造方法。
  10. 前記エッチング工程は、前記現像工程を終えた後、前記露光領域をマスクとして用いて、前記絶縁膜をドライエッチングする、請求項7から請求項9までのいずれか一項に記載の半導体装置の製造方法。
  11. 前記半導体層を形成する工程は、窒化ガリウム(GaN)および炭化ケイ素(SiC)の少なくとも一方から主に成る前記半導体層を形成する、請求項7から請求項10までのいずれか一項に記載の半導体装置の製造方法。
  12. 前記ショットキー電極を形成する工程は、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)およびイリジウム(Ir)の少なくとも1つから主に成る前記ショットキー電極を形成する、請求項7から請求項11までのいずれか一項に記載の半導体装置の製造方法。
  13. 前記絶縁膜を形成する工程は、酸化ケイ素(SiO2)、窒化ケイ素(SiN)および酸化アルミニウム(Al23)の少なくとも1つから主に成る前記絶縁膜を形成する、請求項7から請求項12までのいずれか一項に記載の半導体装置の製造方法。
  14. 前記配線電極を形成する工程は、モリブデン(Mo)、タングステン(W)、バナジウム(V)およびタンタル(Ta)の少なくとも1つから主に成るバリア層を、前記配線電極の一部として前記ショットキー電極の上に形成する工程を含む、請求項7から請求項13までのいずれか一項に記載の半導体装置の製造方法。
  15. 請求項1から請求項6までのいずれか一項に記載の半導体装置を備える電力変換装置。
JP2015183844A 2015-09-17 2015-09-17 半導体装置およびその製造方法ならびに電力変換装置 Active JP6443281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015183844A JP6443281B2 (ja) 2015-09-17 2015-09-17 半導体装置およびその製造方法ならびに電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015183844A JP6443281B2 (ja) 2015-09-17 2015-09-17 半導体装置およびその製造方法ならびに電力変換装置

Publications (2)

Publication Number Publication Date
JP2017059703A JP2017059703A (ja) 2017-03-23
JP6443281B2 true JP6443281B2 (ja) 2018-12-26

Family

ID=58390401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015183844A Active JP6443281B2 (ja) 2015-09-17 2015-09-17 半導体装置およびその製造方法ならびに電力変換装置

Country Status (1)

Country Link
JP (1) JP6443281B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830920B2 (en) 2021-03-15 2023-11-28 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111759A (ja) * 2002-09-20 2004-04-08 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法
JP4999065B2 (ja) * 2006-11-09 2012-08-15 古河電気工業株式会社 パワー半導体素子
JP5144585B2 (ja) * 2009-05-08 2013-02-13 住友電気工業株式会社 半導体装置およびその製造方法
JP2011134815A (ja) * 2009-12-23 2011-07-07 Denso Corp ショットキーダイオードと製造方法と製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830920B2 (en) 2021-03-15 2023-11-28 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2017059703A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6260553B2 (ja) 半導体装置およびその製造方法
JP5775321B2 (ja) 半導体装置及びその製造方法、電源装置
CN105793997B (zh) 半导体器件和包括半导体器件的半导体电路
TW201547018A (zh) 半導體裝置與其之製造方法
JP6269276B2 (ja) 半導体装置、半導体装置の製造方法
JP6197427B2 (ja) ショットキーバリアダイオード
JPWO2012144046A1 (ja) 窒化物半導体紫外線発光素子
JP2008226864A (ja) フリップチップパッケージに応用する発光ダイオード、及びその製造方法、パッケージ方法
JP6149786B2 (ja) 半導体装置および半導体装置の製造方法
US6946313B2 (en) Method of making an aligned electrode on a semiconductor structure
JP6179445B2 (ja) 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP6443281B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
TW201933490A (zh) 半導體裝置及其製造方法
JP6304520B1 (ja) 半導体装置
US9972725B2 (en) Semiconductor device and manufacturing method of the same
JP5846178B2 (ja) 半導体装置及びその製造方法
JP6485303B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6406080B2 (ja) 半導体装置の製造方法
US9391150B2 (en) Semiconductor Device
JP6344264B2 (ja) 半導体装置およびその製造方法
WO2012098636A1 (ja) 半導体装置及びその製造方法
JP2015204333A (ja) 半導体装置および半導体装置の製造方法
JP2014160761A (ja) 半導体装置
US11171005B2 (en) Semiconductor device manufacturing method
JP2015204335A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181112

R150 Certificate of patent or registration of utility model

Ref document number: 6443281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150