JP2007165493A - 窒化物半導体を用いたヘテロ構造電界効果トランジスタ - Google Patents
窒化物半導体を用いたヘテロ構造電界効果トランジスタ Download PDFInfo
- Publication number
- JP2007165493A JP2007165493A JP2005358512A JP2005358512A JP2007165493A JP 2007165493 A JP2007165493 A JP 2007165493A JP 2005358512 A JP2005358512 A JP 2005358512A JP 2005358512 A JP2005358512 A JP 2005358512A JP 2007165493 A JP2007165493 A JP 2007165493A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- hfet
- thickness
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】AlGaN障壁層3上にソース電4極、ゲート電極5、ドレイン電極6が形成され、ソース・ゲート間領域7とゲート・ソース間領域8との上に、0.28 nm 以上 4 nm 以下の厚さのSi3N4膜、2 nm 以上 8 nm 以下の厚さのAl2O3膜、4 nm 以上 200 nm 以下の厚さのSiO2膜がこの順番に堆積され、前記3層の膜の厚さの合計が 8 nm 以上 200 nm 以下であることを特徴とする、窒化物半導体を用いたヘテロ構造電界効果トランジスタを構成する。
【選択図】図5
Description
10 nm から 200 nm 程度のSiN系絶縁膜を素子表面上に堆積することによって表面パッシベーション膜が形成されている(下記非特許文献1参照)。
窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、障壁層上にソース電極、ゲート電極およびドレイン電極が形成され、前記ソース電極と前記ゲート電極との間の領域と、前記ゲート電極と前記ソース電極との間の領域とにおける前記障壁層の上にSi3N4膜、Al2O3膜、SiO2膜がこの順番に堆積され、前記Si3N4膜の膜厚は 0.28 nm 以上 4 nm 以下であり、前記Al2O3膜の膜厚は 2 nm 以上 8 nm 以下であり、前記SiO2膜の膜厚は 4 nm 以上 200 nm 以下であり、前記Si3N4膜と前記Al2O3膜と前記SiO2膜との合計膜厚は 8 nm 以上 200 nm 以下であることを特徴とする、窒化物半導体を用いたヘテロ構造電界効果トランジスタを構成する。
窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、障壁層上にソース電極、ゲート電極およびドレイン電極が形成され、前記ソース電極と前記ゲート電極との間の領域と、前記ゲート電極と前記ソース電極との間の領域とにおける前記障壁層の上にSi3N4膜、AlN膜、SiO2膜がこの順番に堆積され、前記Si3N4膜の膜厚は 0.28 nm 以上 4 nm 以下であり、前記AlN膜の膜厚は 2 nm 以上 8 nm 以下であり、前記SiO2膜の膜厚は 4 nm 以上 200 nm 以下であり、前記Si3N4膜と前記AlN膜と前記SiO2膜との合計膜厚は 8 nm 以上 200 nm 以下であることを特徴とする、窒化物半導体を用いたヘテロ構造電界効果トランジスタを構成する。
(i)薄いSi3N4膜が堆積されていることによって、良好な半導体(AlGaN)/絶縁体(Si3N4)界面の形成が可能となる結果、電流コラプスが低減・抑制され、かつ、
(ii)表面層をSiO2膜によって形成することによって、SiO2膜の大きなバンドギャップ(Eg Ins= 9.0 eV)、SiO2膜とAlGaNとの大きな伝導帯不連続値(△EC Ins= 3.1 eV)、および、大きな△EC Ins/Eg Ins比(= 0.34)を用いて、2次元電子濃度の増大、また、それによるチャネル抵抗の低減を最大にする可能一性が提供され、
(iii)上記Si3N4膜とSiO2膜との間に、Al2O3膜あるいはAlN膜から成る中間層を挿入することによって、Al2O3膜あるいはAlN膜を構成するAl原子によるSi原子およびO原子のゲッタリング(捕獲)作用を用いて、SiO2膜から半導体層へのSi原子およびO原子の拡散・混入を阻止し、表面パッシベーション膜下の電子移動度の低下を阻止することが可能となる。
図5において、HFETの表面上の、ソース・ゲート間領域7上およびゲート・ドレイン間領域8上に、Si3N4膜、Al2O3膜、SiO2膜がこの順番に堆積されていることを特徴とする表面パッシベーション膜構造(絶縁膜9)を形成した。ここで、Si3N4膜の膜厚は、0.28 nm(0.5 原子層)以上 4 nm 以下、Al2O3膜の膜厚は、2 nm 以上 8 nm 以下、SiO2膜の膜厚は、4 nm 以上 200 nm 以下、Si3N4膜、Al2O3膜、SiO2膜の合計膜厚は、8 nm 以上 200 nm 以下とする。かかる表面パッシベーション膜は、プラズマ・スパッタ法その他の方法によって堆積が可能である。また、表面パッシベーション膜が上記の特徴を有するHFETは、HFETの層構造がいかなる構造であっても、HFETが窒化物半導体を用いたものである限り、本発明の範囲内とする。
図5において、HFETの表面上の、ソース・ゲート間領域上およびゲート・ドレイン間領域上に、Si3N4膜、AlN膜、SiO2膜がこの順番に堆積されていることを特徴とする表面パッシベーション膜構造(絶縁膜9)を形成した。ここで、Si3N4膜の膜厚は、0.28 nm(0.5 原子層)以上 4 nm 以下、AlN膜の膜厚は、2
nm 以上 8 nm 以下、SiO2膜の膜厚は、4 nm 以上 200 nm 以下、Si3N4膜、AlN膜、SiO2膜の合計膜厚は、8 nm 以上 200 nm 以下とする。かかる表面パッシベーション膜は、プラズマ・スパッタ法その他の方法によって堆積が可能である。また、表面パッシベーション膜が上記の特徴を有するHFETは、HFETの層構造がいかなる構造であっても、HFETが窒化物半導体を用いたものである限り、本発明の範囲内とする。
(i)薄いSi3N4膜が堆積されていることによって、良好な半導体(AlGaN)/絶縁体(Si3N4)界面の形成が可能となる結果、電流コラプスが低減・抑制され、かつ、
(ii)表面層をSiO2膜によって形成することによって、SiO2膜の大きなバンドギャップ(Eg Ins= 9.0 eV)、SiO2膜とAlGaNとの大きな伝導帯不連続値(△EC Ins= 3.1 eV)、および、大きな△EC Ins/Eg Ins比(= 0.34)を用いて、2次元電子濃度の増大、またそれによるチャネル抵抗の低減を最大にする可能性が提供され、
(iii)上記Si3N4膜とSiO2膜との間に、Al2O3膜あるいはAlN膜から成る中間層を挿入することによって、Al2O3膜あるいはAlN膜を構成するAl原子によるSi原子およびO原子のゲッタリング(捕獲)作用を用いて、SiO2膜から半導体層へのSi原子およびO原子の拡散・混入を阻止し、表面パッシベーション膜下の電子移動度の低下を阻止することが可能となる。
Claims (2)
- 窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、
障壁層上にソース電極、ゲート電極およびドレイン電極が形成され、
前記ソース電極と前記ゲート電極との間の領域と、前記ゲート電極と前記ソース電極との間の領域とにおける前記障壁層の上にSi3N4膜、Al2O3膜、SiO2膜がこの順番に堆積され、
前記Si3N4膜の膜厚は 0.28 nm 以上 4 nm 以下であり、
前記Al2O3膜の膜厚は 2 nm 以上 8 nm 以下であり、
前記SiO2膜の膜厚は 4 nm 以上 200 nm 以下であり、
前記Si3N4膜と前記Al2O3膜と前記SiO2膜との合計膜厚は 8 nm 以上 200 nm 以下であることを特徴とする、窒化物半導体を用いたヘテロ構造電界効果トランジスタ。 - 窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、
障壁層上にソース電極、ゲート電極およびドレイン電極が形成され、
前記ソース電極と前記ゲート電極との間の領域と、前記ゲート電極と前記ソース電極との間の領域とにおける前記障壁層の上にSi3N4膜、AlN膜、SiO2膜がこの順番に堆積され、
前記Si3N4膜の膜厚は 0.28 nm 以上 4 nm 以下であり、
前記AlN膜の膜厚は 2 nm 以上 8 nm 以下であり、
前記SiO2膜の膜厚は 4 nm 以上 200 nm 以下であり、
前記Si3N4膜と前記AlN膜と前記SiO2膜との合計膜厚は 8 nm 以上 200 nm 以下であることを特徴とする、窒化物半導体を用いたヘテロ構造電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005358512A JP4823671B2 (ja) | 2005-12-13 | 2005-12-13 | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005358512A JP4823671B2 (ja) | 2005-12-13 | 2005-12-13 | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165493A true JP2007165493A (ja) | 2007-06-28 |
JP4823671B2 JP4823671B2 (ja) | 2011-11-24 |
Family
ID=38248078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005358512A Expired - Fee Related JP4823671B2 (ja) | 2005-12-13 | 2005-12-13 | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4823671B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147264A (ja) * | 2007-12-18 | 2009-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体ヘテロ構造電界効果トランジスタ |
CN101924129A (zh) * | 2010-07-20 | 2010-12-22 | 范爱民 | 一种场效应晶体管 |
JP2012124436A (ja) * | 2010-12-10 | 2012-06-28 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
CN102792449A (zh) * | 2010-03-02 | 2012-11-21 | 先进动力设备技术研究协会 | 半导体晶体管 |
CN102891171A (zh) * | 2011-07-21 | 2013-01-23 | 联华电子股份有限公司 | 氮化物半导体装置及其制造方法 |
JP2015072975A (ja) * | 2013-10-02 | 2015-04-16 | トランスフォーム・ジャパン株式会社 | 電界効果型化合物半導体装置及びその製造方法 |
US9070758B2 (en) | 2011-06-20 | 2015-06-30 | Imec | CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof |
JP2015213100A (ja) * | 2014-05-01 | 2015-11-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252458A (ja) * | 1999-03-04 | 2000-09-14 | Sony Corp | 半導体素子 |
JP2004214471A (ja) * | 2003-01-07 | 2004-07-29 | Nec Corp | 電界効果トランジスタ |
JP2004221325A (ja) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2004247709A (ja) * | 2003-01-22 | 2004-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004273630A (ja) * | 2003-03-06 | 2004-09-30 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
JP2007073656A (ja) * | 2005-09-06 | 2007-03-22 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
-
2005
- 2005-12-13 JP JP2005358512A patent/JP4823671B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252458A (ja) * | 1999-03-04 | 2000-09-14 | Sony Corp | 半導体素子 |
JP2004214471A (ja) * | 2003-01-07 | 2004-07-29 | Nec Corp | 電界効果トランジスタ |
JP2004221325A (ja) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2004247709A (ja) * | 2003-01-22 | 2004-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004273630A (ja) * | 2003-03-06 | 2004-09-30 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
JP2007073656A (ja) * | 2005-09-06 | 2007-03-22 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147264A (ja) * | 2007-12-18 | 2009-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体ヘテロ構造電界効果トランジスタ |
CN102792449A (zh) * | 2010-03-02 | 2012-11-21 | 先进动力设备技术研究协会 | 半导体晶体管 |
US9875899B2 (en) | 2010-03-02 | 2018-01-23 | Fuji Electric Co., Ltd. | Semiconductor transistor |
CN101924129A (zh) * | 2010-07-20 | 2010-12-22 | 范爱民 | 一种场效应晶体管 |
JP2012124436A (ja) * | 2010-12-10 | 2012-06-28 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
US9070758B2 (en) | 2011-06-20 | 2015-06-30 | Imec | CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof |
US9252258B2 (en) | 2011-06-20 | 2016-02-02 | Imec | CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof |
CN102891171A (zh) * | 2011-07-21 | 2013-01-23 | 联华电子股份有限公司 | 氮化物半导体装置及其制造方法 |
JP2015072975A (ja) * | 2013-10-02 | 2015-04-16 | トランスフォーム・ジャパン株式会社 | 電界効果型化合物半導体装置及びその製造方法 |
JP2015213100A (ja) * | 2014-05-01 | 2015-11-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4823671B2 (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI719116B (zh) | 具有al1-xsixo閘極絕緣體的增強型iii族氮化物元件 | |
US9406792B2 (en) | Semiconductor device having GaN-based layer | |
TWI546864B (zh) | 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體 | |
JP5065616B2 (ja) | 窒化物半導体素子 | |
JP4823671B2 (ja) | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ | |
JP5785153B2 (ja) | 補償型ゲートmisfet及びその製造方法 | |
US8288796B2 (en) | Semiconductor device | |
TWI523221B (zh) | 化合物半導體裝置及其製造方法 | |
US7973304B2 (en) | III-nitride semiconductor device | |
EP2157612B1 (en) | Semiconductor device | |
WO2004055905A1 (ja) | 電界効果トランジスタ | |
JP2004214471A (ja) | 電界効果トランジスタ | |
JPWO2006132418A1 (ja) | 電界効果トランジスタ | |
JP6591169B2 (ja) | 半導体装置及びその製造方法 | |
JP4890899B2 (ja) | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ | |
JP2008277640A (ja) | 窒化物半導体素子 | |
JP2008124374A (ja) | 絶縁ゲート電界効果トランジスタ | |
JP2012114320A (ja) | 窒化物半導体電界効果トランジスタ | |
US10868163B2 (en) | Semiconductor device | |
JP2007173426A (ja) | 半導体装置 | |
JP2014078537A (ja) | 横型半導体装置 | |
JP2007537580A (ja) | 絶縁体構造を強化した電界効果トランジスタ | |
JP4799965B2 (ja) | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ | |
US20180269290A1 (en) | Nitride semiconductor device | |
He et al. | Normally-OFF AlGaN/GaN MIS-HEMTs with low R ON and V th hysteresis by functioning in-situ SiN x in regrowth process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090520 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |