TW201901905A - 半導體裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201901905A
TW201901905A TW107108006A TW107108006A TW201901905A TW 201901905 A TW201901905 A TW 201901905A TW 107108006 A TW107108006 A TW 107108006A TW 107108006 A TW107108006 A TW 107108006A TW 201901905 A TW201901905 A TW 201901905A
Authority
TW
Taiwan
Prior art keywords
film
forming
wiring
semiconductor device
opening
Prior art date
Application number
TW107108006A
Other languages
English (en)
Inventor
加藤伸二郎
秋野勝
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201901905A publication Critical patent/TW201901905A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Abstract

本發明設為一種半導體裝置10，包括：基板1；設置於基板1上的配線6；設置於配線6上的包含氮化鈦的抗反射膜7；及設置於抗反射膜7上的矽氧化膜3，且於形成於矽氧化膜3的第一開口部91與形成於抗反射膜7的第二開口部92於俯視時重合的位置形成使配線6露出而成的墊片部8，於抗反射膜7上的與矽氧化膜3的對向面和露出於第二開口部92的抗反射膜7的露出面的其中一者或兩者的至少一部分形成有包含相較於抗反射膜7中而未結合鍵少的金屬氮化物的、未結合鍵少的金屬氮化物區域7a。

Description

半導體裝置以及半導體裝置的製造方法
本發明是有關於一種半導體裝置及半導體裝置的製造方法。
先前，作為半導體裝置，有如下者，包括：設置於基板上的包含鋁或鋁合金的配線；設置於配線上的包含氮化鈦的抗反射膜；設置於抗反射膜上的矽氧化膜，以及設置於矽氧化膜上的矽氮化膜，且於形成於矽氮化膜的開口部與形成於矽氧化膜的開口部及形成於抗反射膜的開口部於俯視時重合的位置形成有使配線露出而成的墊片部。 於此種半導體裝置中，有時藉由高溫高濕度環境下的伴隨偏壓施加的長期可靠性試驗（溫度濕度偏壓試驗（Temperature Humidity Bias Test，THB）），形成了包圍開口部的抗反射膜的氮化鈦會發生腐蝕。
為了解決該問題，提出有一種形成了抗反射膜的氮化鈦不於開口部內露出的半導體裝置。 例如，專利文獻1中提出有如下半導體裝置，其具備：於墊片上形成有第一開口部的第一表面保護膜、及於墊片上形成有第二開口部並形成於墊片及第一表面保護膜上的第二表面保護膜，且墊片包括第一導體膜、及形成於第一導體膜上的抗反射膜，於第一開口部的內部區域內含有第二開口部，於第一開口部的內部區域中抗反射膜被去除。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利第5443827號
[發明所欲解決之課題] 然而，於專利文獻1所示的方法中，為了形成墊片開口部而需要兩次光微影步驟，從而存在工時增加的問題。 另外，於現有的半導體裝置中，特別是於包含氮化鈦的抗反射膜上設置有矽氧化膜的情況下，有時藉由高溫高濕度環境下的伴隨偏壓施加的長期可靠性試驗（THB），而抗反射膜成為氧化鈦並引起外觀不良。
本發明是鑒於所述狀況而成者，課題在於提供一種如下半導體裝置及其製造方法，所述半導體裝置即便於包含氮化鈦的抗反射膜上設置有矽氧化膜，亦難以發生形成了抗反射膜的氮化鈦的氧化，且可藉由一次光微影步驟形成墊片開口部。 [解決課題之手段]
本發明者為了解決所述課題而反覆進行了努力研究。 其結果，發現於設置於抗反射膜上的氧化膜與抗反射膜的對向面、及露出於開口部的抗反射膜的露出面的其中一者或兩者的至少一部分形成有相較於抗反射膜中而未結合鍵少的金屬氮化物區域即可，從而完成了本發明。 再者，為了減少冗餘度，以下代替記載｢相較於抗反射膜中而未結合鍵少的金屬氮化物區域｣而有時簡記為｢未結合鍵少的金屬氮化物區域｣。 即，本發明是有關於以下事項。
一種半導體裝置，其特徵在於包括： 基板； 設置於所述基板上的配線； 設置於所述配線上的包含氮化鈦的抗反射膜；及 設置於所述抗反射膜上的矽氧化膜，且 於形成於所述矽氧化膜的第一開口部與形成於所述抗反射膜的第二開口部於俯視時重合的位置形成有使所述配線露出而成的墊片部， 於所述抗反射膜上的與所述矽氧化膜的對向面和露出於所述第二開口部的所述抗反射膜的露出面的其中一者或兩者的至少一部分形成有相較於所述抗反射膜中而未結合鍵少的金屬氮化物區域。
一種半導體裝置的製造方法，其特徵在於包括： 於基板上形成配線的、配線步驟； 於所述配線上，藉由使用氬氣與氮氣的反應性濺鍍法形成包含氮化鈦的抗反射膜的、抗反射膜形成步驟； 於所述抗反射膜上，藉由相較於所述抗反射膜形成時而使相對於氬氣的氮氣的比例增多了的反應性濺鍍法形成相較於所述抗反射膜中而未結合鍵少的金屬氮化物膜的步驟； 於所述未結合鍵少的金屬氮化物膜上形成矽氧化膜的、氧化膜形成步驟；及 設置將所述矽氧化膜與所述未結合鍵少的金屬氮化物膜及所述抗反射膜貫通並於底面露出所述配線的開口的、開口部形成步驟。
一種半導體裝置的製造方法，其特徵在於包括： 於基板上形成配線的、配線步驟； 於所述配線上形成包含氮化鈦的抗反射膜的、抗反射膜形成步驟； 於所述抗反射膜的表面，藉由進行氮化處理來形成相較於所述抗反射膜中而未結合鍵少的金屬氮化物膜的步驟； 於所述未結合鍵少的金屬氮化物膜上形成矽氧化膜的、氧化膜形成步驟；及 設置將所述矽氧化膜與所述未結合鍵少的金屬氮化物膜及所述抗反射膜貫通並於底面露出所述配線的開口的、開口部形成步驟。
一種半導體裝置的製造方法，其特徵在於包括： 於基板上形成配線的、配線步驟； 於所述配線上形成包含氮化鈦的抗反射膜的、抗反射膜形成步驟； 於所述抗反射膜上形成矽氧化膜的、氧化膜形成步驟； 設置將所述矽氧化膜與所述抗反射膜貫通並於底面露出所述配線的開口的、開口部形成步驟；及 於露出於所述開口內的所述抗反射膜上，藉由進行氮化處理來形成相較於所述抗反射膜中而未結合鍵少的金屬氮化物區域的步驟。 [發明的效果]
於本發明的半導體裝置中，於抗反射膜上的與矽氧化膜的對向面、及於形成於抗反射膜的開口部露出的抗反射膜的露出面的其中一者或兩者的至少一部分形成有相較於抗反射膜中而未結合鍵少的金屬氮化物區域。因此，難以發生形成了抗反射膜的氮化鈦的氧化，可獲得高可靠性。 另外，本發明的半導體裝置可藉由一次光微影步驟形成墊片開口部，且生產性優異。
本發明者進行了努力研究，結果獲得以下所示的見解。 即，針對於現有的半導體裝置中，藉由進行高溫高濕度環境下的伴隨偏壓施加的長期可靠性試驗（THB）而發生的氮化鈦的腐蝕進行了調查。其結果，得知當於配線上依序設置有包含氮化鈦的抗反射膜與矽氧化膜，並於形成於矽氧化膜的第一開口部與形成於抗反射膜的第二開口部於俯視時重合的位置形成有使配線露出而成的墊片部的情況下，自抗反射膜上的與矽氧化膜的對向面的開口部（申請專利範圍中的第二開口部）側起氮化鈦發生氧化。
關於抗反射膜上的與矽氧化膜的對向面中的氧化，推斷為抗反射膜中的鈦原子與通過矽氧化膜的水分發生反應而發生者。另外，關於露出於第二開口部的抗反射膜的露出面中的氧化，推斷為抗反射膜中的鈦原子與侵入至第二開口部的水分發生反應而發生者。
所以，本發明者著眼於抗反射膜中的鈦原子的未結合鍵反覆進行了研究。一般而言，於包含氮化鈦的抗反射膜的表面的鈦原子中存在未與氮鍵結的未結合鍵。未與氮鍵結的鈦原子的未結合鍵由於反應性高，故容易與於氧化膜中通過的水分或者侵入至第二開口部的水分發生反應。
因而，要防止包含氮化鈦的抗反射膜的氧化，推斷有效的是減少存在於抗反射膜的易被氧化的面中的、未與氮鍵結的鈦原子的未結合鍵的數量。
未與氮鍵結的鈦原子的未結合鍵的數量例如可藉由對抗反射膜的易被氧化的面進行氮化處理而使氮原子鍵結於未與氮鍵結的鈦原子的未結合鍵來減少。以所述方式獲得的抗反射膜的鈦原子的未結合鍵的數量得到了減少的面成為相較於抗反射膜中而未結合鍵少的金屬氮化物區域。
另外，要防止包含氮化鈦的抗反射膜的氧化，推斷亦有效的是於抗反射膜的易被氧化的面上設置相較於抗反射膜中而未結合鍵少的金屬氮化物區域。該情況下，推斷未與氮化鈦中所存在的氮鍵結的鈦原子和自開口部起於設置於抗反射膜上的矽氧化膜中通過並侵入的水分或者侵入至第二開口部的水分的反應藉由未結合鍵少的金屬氮化物區域而被阻礙。
作為形成未結合鍵少的金屬氮化物區域的氮化物，例如可列舉藉由使相對於氬氣的氮氣的比例增多了的反應性濺鍍法而獲得的氮化物等。作為可藉由使相對於氬氣的氮氣的比例較通常增多了的反應性濺鍍法而形成的氮化物，具體而言，可列舉：氮化鈦、氮化鉭、氮化鉬、氮化鎢等。
如此一來，本發明者發現，於抗反射膜上的與矽氧化膜的對向面、及露出於第二開口部的抗反射膜的露出面的其中一者或兩者的至少一部分形成未結合鍵少的金屬氮化物區域，並使得抗反射膜中的未與氮鍵結的鈦原子的未結合鍵和於矽氧化膜中通過的水分或者侵入至第二開口部的水分的反應難以發生，藉此，可防止氮化鈦的氧化，從而完成了本發明。
以下，一面參照圖式一面對本發明進行詳細說明。為了容易理解本發明的特徵，以下說明中所使用的圖式存在為了方便而將成為特徵的部分放大顯示的情況，各構成要素的尺寸比例等有時與實際不同。另外，以下說明中所例示的材料、尺寸等為一例，本發明並不限定於該些，可於發揮本發明的效果的範圍內適當進行變更並實施。
＜第一實施形態＞ [半導體裝置] 圖1是表示本發明的半導體裝置的一例的剖面示意圖。 本實施形態的半導體裝置10包括：基板1；經由層間絕緣膜2而設置於基板1上的配線6；設置於配線6上的抗反射膜7；設置於抗反射膜7上的矽氧化膜3；及設置於矽氧化膜3上的保護膜4。 如圖1所示般，於本實施形態的半導體裝置10中，於形成於矽氧化膜3的第一開口部91與形成於抗反射膜7的第二開口部92及形成於保護膜4的第三開口部93於俯視時重合的位置形成有使配線6露出而成的墊片部8。
於圖1所示的半導體裝置10中，於抗反射膜7上的與矽氧化膜3的對向面的整個區域形成有相較於抗反射膜7中而未結合鍵少的金屬氮化物區域7a。
作為基板1，可使用包含矽等公知的材料者。 作為層間絕緣膜2，可使用SiO2 膜、以原矽酸四乙酯（Tetraethyl orthosilicate，TEOS（Si(OC2 H5 )4 ））為原料的氧化膜等公知的絕緣膜。 矽氧化膜3以將於上表面設置有抗反射膜7及未結合鍵少的金屬氮化物區域7a的配線6覆蓋的方式設置。 作為矽氧化膜3，具體而言，可使用SiO2 膜、以TEOS為原料的氧化膜等。 矽氧化膜3的厚度較佳為2000 Å～8000 Å，更佳為設為5000 Å左右。
作為保護膜4，可使用矽氮化膜、矽氧氮化膜等，較佳為使用矽氮化膜。於圖1所示的半導體裝置10中，於保護膜4與抗反射膜7之間設置有矽氧化膜3，因此，跟使保護膜4與抗反射膜7接觸的情況相比較，可緩和保護膜4與抗反射膜7之間的應力。其結果，於圖1所示的半導體裝置10中，抗反射膜7與矽氧化膜3及保護膜4的密接性良好，從而較佳。 保護膜4的厚度較佳為5000 Å～15000 Å，更佳為10000 Å左右。
配線6包含鋁或鋁合金。作為鋁合金，例如可列舉：鋁與矽與銅的合金、鋁與銅的合金、鋁與矽的合金等。 配線6的厚度較佳為3000 Å～30000 Å，更佳為5000 Å左右。 抗反射膜7亦作為配線起作用。抗反射膜7包含氮化鈦。 抗反射膜7的厚度較佳為250 Å～800 Å，更佳為400 Å左右。
未結合鍵少的金屬氮化物區域7a與配線6及抗反射膜7一併作為配線起作用。未結合鍵少的金屬氮化物區域7a可藉由一層金屬氮化物膜形成，或者亦可為藉由多層金屬氮化物膜形成的積層膜。 作為形成了未結合鍵少的金屬氮化物區域7a的金屬氮化物，例如可列舉藉由後述方法形成的氮化鈦、氮化鉭、氮化鉬、氮化鎢等。形成了未結合鍵少的金屬氮化物區域7a的金屬氮化物可藉由後述方法容易地形成，故較佳為氮化鈦。
[半導體裝置的製造方法] （第一製造方法） 繼而，作為本發明的半導體裝置的製造方法的一例，以圖1所示的半導體裝置的製造方法為例進行說明。圖2～圖6是用以對圖1所示半導體裝置的製造方法的一例進行說明的步驟圖。
要製造圖1所示的半導體裝置10，首先，於基板1的其中一個主面形成包含層間絕緣膜2、配線6、抗反射膜7、金屬氮化物膜71的積層體5。 具體而言，如圖2所示般，於基板1上藉由化學氣相沈積（chemical vapor deposition，CVD）法等形成層間絕緣膜2。其後，於層間絕緣膜2上藉由濺鍍法等形成配線6（配線步驟）。 繼而，如圖3所示般，於配線6上藉由使用氬氣（Ar）與氮氣（N2 ）的反應性濺鍍法形成包含氮化鈦的抗反射膜7（抗反射膜形成步驟）。
形成抗反射膜7時的、相對於氬氣的氮氣的比例（Ar：N2 ）以流量比計例如較佳為設為1:2～1:5，較佳為設為3:7左右。若使氮增多至所述比例（Ar：N2 ）1:2以上，則形成了抗反射膜7的氮化鈦中的未與氮鍵結的未結合鍵的數量不會變得過多。若使氮減少至所述比例（Ar：N2 ）1:5以下，則能以足夠快的成膜速度形成抗反射膜7，從而獲得優異的生產性。
繼而，於抗反射膜7上，藉由相較於抗反射膜7形成時而使相對於氬氣的氮氣的比例增多了的反應性濺鍍法形成金屬氮化物膜71（形成未結合鍵少的金屬氮化物膜的步驟）。藉由相較於抗反射膜7形成時而使相對於氬氣的氮氣的比例增多，可獲得相較於抗反射膜7中的鈦原子的未結合鍵而未結合鍵少的金屬氮化物膜71。
於形成未結合鍵少的金屬氮化物膜71的步驟中，較佳為藉由使用包含鈦的靶材的反應性濺鍍法形成氮化鈦膜來作為金屬氮化物膜71。藉此，可使用形成抗反射膜7時所使用的靶材而與抗反射膜7的形成連續地形成金屬氮化物膜71，可容易地形成金屬氮化物膜71。
形成氮化鈦膜來作為金屬氮化物膜71時的、相對於氬氣的氮氣的比例（Ar：N2 ）以流量比計例如較佳為設為1:8～1:10，較佳為設為1:9左右。若使氮增多至所述比例（Ar：N2 ）1:8以上，則容易獲得未與氮鍵結的鈦原子的未結合鍵的數量少的氮化鈦膜。若使氮減少至所述比例（Ar：N2 ）1:10以下，則能以足夠快的成膜速度形成金屬氮化物膜71，從而獲得優異的生產性。
於形成未結合鍵少的金屬氮化物膜的步驟中，作為靶材，亦可代替包含鈦者而使用包含選自鉭、鉬、鎢中的一種金屬者。該情況下，作為金屬氮化物膜71，可形成選自氮化鉭、氮化鉬、氮化鎢中的一種金屬氮化膜。
形成所述任一種金屬氮化膜來作為金屬氮化物膜71時的、相對於氬氣的氮氣的比例（Ar：N2 ）以流量比計例如較佳為設為1:8～1:10，較佳為設為1:9。若使氮增多至所述比例（Ar：N2 ）1:8以上，則容易獲得未與氮鍵結的金屬原子的結合鍵的數量少的金屬氮化膜。若使氮減少至所述比例（Ar：N2 ）1:10以下，則能以足夠快的成膜速度形成金屬氮化物膜71，從而獲得優異的生產性。
繼而，如圖4所示般，使用現有公知的光微影法及蝕刻法將配線6與抗反射膜7及金屬氮化物膜71圖案化為規定的形狀。於圖1所示的例子中，藉由將配線6與抗反射膜7及金屬氮化物膜71圖案化為相同形狀，而形成包含配線6與抗反射膜7及金屬氮化物膜71的配線層。
繼而，如圖5所示般，於包含配線6與抗反射膜7及金屬氮化物膜71的配線層上，以覆蓋配線層的方式藉由電漿CVD法等形成矽氧化膜3（氧化膜形成步驟）。 繼而，如圖6所示般，於矽氧化膜3上藉由電漿CVD法等形成保護膜4（保護膜形成步驟）。
繼而，使用現有公知的光微影法及蝕刻法設置將保護膜4、矽氧化膜3、金屬氮化物膜71及抗反射膜7貫通並於底面露出配線6的開口（開口部形成步驟）。藉此，如圖1所示般，於形成於矽氧化膜3的第一開口部91與形成於抗反射膜7的第二開口部92及形成於保護膜4的第三開口部93於俯視時重合的位置形成有使配線6露出而成的墊片部8。 藉由以上步驟而獲得圖1所示的半導體裝置10。
本實施形態的半導體裝置10的製造方法包括如下步驟：於抗反射膜形成步驟之後、氧化膜形成步驟之前，於抗反射膜7上，藉由相較於抗反射膜7形成時而使相對於氬氣的氮氣的比例增多了的反應性濺鍍法形成相較於抗反射膜7中而未結合鍵少的金屬氮化物膜71。因而，於形成未結合鍵少的金屬氮化物膜71的步驟之後，依序進行氧化膜形成步驟與開口部形成步驟，藉此獲得於抗反射膜7上的與矽氧化膜3的對向面的整個區域形成有包含相較於抗反射膜7中而未結合鍵少的金屬氮化物膜71的、未結合鍵少的金屬氮化物區域7a的、圖1所示的半導體裝置10。
另外，本實施形態的半導體裝置10的製造方法不需要用以形成未結合鍵少的金屬氮化物區域7a的曝光步驟，故可效率良好地形成未結合鍵少的金屬氮化物區域7a，且生產性良好。
（第二製造方法） 圖1所示的半導體裝置10的製造方法並不限定於所述第一製造方法，例如亦可藉由以下所示的第二製造方法製造。 圖7及圖8是用以對圖1所示半導體裝置的製造方法的另一例進行說明的步驟圖。
以下所示的第二製造方法與所述第一製造方法的不同之處在於形成未結合鍵少的金屬氮化物膜的步驟。即，與所述第一製造方法同樣地，如圖7所示般，進行直至於配線6上形成抗反射膜7（抗反射膜形成步驟）為止的各步驟。其後，於氧化膜形成步驟之前，如圖8所示般，於抗反射膜7的表面進行氮化處理，藉此形成氮化鈦膜來作為未結合鍵少的金屬氮化物膜71（形成未結合鍵少的金屬氮化物膜的步驟）。
形成未結合鍵少的金屬氮化物膜71的步驟中的氮化處理較佳為含氮氣體環境中的熱處理、或者使用含氮氣體的電漿處理。作為於氮化處理中所使用的含氮氣體，較佳為使用氮氣及/或氨氣，尤佳為使用氮氣。 作為含氮氣體環境中的熱處理，例如可列舉：於含氮氣體環境中於350℃～650℃下保持一分鐘左右的熱處理（快速熱退火（Rapid Thermal Annealing，RTA））等。 作為電漿處理，可列舉：於含氮氣體環境中使用電漿蝕刻裝置進行的處理等。
所述第二製造方法包括如下步驟：於抗反射膜形成步驟之後、氧化膜形成步驟之前，於抗反射膜7的表面形成進行氮化處理的未結合鍵少的金屬氮化物膜71。因而，於形成未結合鍵少的金屬氮化物膜71的步驟之後，依序進行氧化膜形成步驟與開口部形成步驟，藉此獲得於抗反射膜7上的與矽氧化膜3的對向面的整個區域形成有未結合鍵少的金屬氮化物區域7a的、圖1所示的半導體裝置10。
另外，於第二製造方法中不需要用以形成未結合鍵少的金屬氮化物區域7a的曝光步驟，故可效率良好地形成未結合鍵少的金屬氮化物區域7a，且生產性良好。 再者，第二製造方法中的形成未結合鍵少的金屬氮化物膜的步驟亦可視需要於所述第一製造方法中的形成未結合鍵少的金屬氮化物膜的步驟之後、氧化膜形成步驟之前進行。 該情況下，於抗反射膜7上形成有藉由第一製造方法形成的膜與藉由第二製造方法形成的膜的積層膜來作為金屬氮化物膜71。
＜第二實施形態＞ [半導體裝置] 圖9是表示本發明的半導體裝置的另一例的剖面示意圖。 圖9所示的本實施形態的半導體裝置20與第一實施形態的半導體裝置10的不同之處僅在於形成有未結合鍵少的金屬氮化物區域的位置。因而，於本實施形態中，省略對於與第一實施形態的半導體裝置10相同的構件的說明。
於圖1所示的半導體裝置10中，於抗反射膜7上的與矽氧化膜3的對向面的整個區域形成有未結合鍵少的金屬氮化物區域7a，而於圖9所示的半導體裝置20中，於露出於第二開口部92的抗反射膜7的露出面的整個區域形成有未結合鍵少的金屬氮化物區域7b。 作為形成了未結合鍵少的金屬氮化物區域7b的金屬氮化物，只要為相較於抗反射膜7中而未結合鍵少的金屬氮化物即可，例如可列舉藉由後述方法形成的氮化鈦。
[半導體裝置的製造方法] 繼而，舉例說明圖9所示半導體裝置20的製造方法。圖10～圖13是用以對圖9所示半導體裝置20的製造方法的一例進行說明的步驟圖。
要製造圖9所示的半導體裝置20，首先，以與製造圖1所示的半導體裝置10時同樣的方式進行直至抗反射膜形成步驟為止的各步驟。 繼而，如圖10所示般，使用現有公知的光微影法及蝕刻法將配線6與抗反射膜7圖案化為規定的形狀。於圖9所示的例子中，藉由將配線6與抗反射膜7圖案化為相同形狀，而形成包含配線6與抗反射膜7的配線層。
繼而，如圖11所示般，於包含配線6與抗反射膜7的配線層上，以覆蓋配線層的方式藉由電漿CVD法等形成矽氧化膜3（氧化膜形成步驟）。 繼而，如圖12所示般，於矽氧化膜3上藉由電漿CVD法等形成保護膜4（保護膜形成步驟）。
繼而，如圖13所示般，使用光微影法及蝕刻法設置將保護膜4與矽氧化膜3及抗反射膜7貫通並於底面露出配線6的開口（於圖13所示的例子中，第一開口部91、第二開口部92、第三開口部93）（開口部形成步驟）。藉此，如圖13所示般，於形成於矽氧化膜3的第一開口部91與形成於抗反射膜7的第二開口部92及形成於保護膜4的第三開口部93於俯視時重合的位置形成有使配線6露出而成的墊片部8。
繼而，對露出於第二開口部92內的抗反射膜7進行氮化處理（形成未結合鍵少的金屬氮化物區域的步驟），藉此，如圖9所示般，露出於第二開口部92內的抗反射膜7的露出面成為相較於抗反射膜7中而未結合鍵少的金屬氮化物區域7b。
形成未結合鍵少的金屬氮化物區域7b的步驟中的氮化處理能以與於圖1所示半導體裝置10的製造步驟中進行氮化處理的情況同樣的方式進行。 藉由以上步驟而獲得圖9所示的半導體裝置20。
本實施形態的半導體裝置20的製造方法包括如下步驟：於開口部形成步驟之後，於露出於第二開口部92內的抗反射膜7上形成進行氮化處理的未結合鍵少的金屬氮化物區域7b。因而，於形成未結合鍵少的金屬氮化物區域7b的步驟之後，獲得於露出於第二開口部92的露出面的整個區域形成有包含相較於抗反射膜7中而未結合鍵少的金屬氮化物膜71的、未結合鍵少的金屬氮化物區域7b的、圖9所示的半導體裝置20。
另外，本實施形態的半導體裝置20的製造方法不需要用以形成未結合鍵少的金屬氮化物區域7b的曝光步驟，故可效率良好地形成未結合鍵少的金屬氮化物區域7b，且生產性良好。
＜第三實施形態＞ [半導體裝置] 圖14是表示本發明的半導體裝置的另一例的剖面示意圖。 圖14所示的本實施形態的半導體裝置30與第一實施形態的半導體裝置10的不同之處僅在於形成有未結合鍵少的金屬氮化物區域的位置。因而，於本實施形態中，省略對於與第一實施形態的半導體裝置10相同的構件的說明。
於圖1所示的半導體裝置10中，於抗反射膜7上的與矽氧化膜3的對向面的整個區域形成有未結合鍵少的金屬氮化物區域7a，而於圖14所示的半導體裝置30中，不僅於抗反射膜7上的與矽氧化膜3的對向面，而且於露出於第二開口部92的抗反射膜7的露出面的整個區域亦形成有未結合鍵少的金屬氮化物區域7c。
另外，未結合鍵少的金屬氮化物區域7c可藉由一種金屬氮化物膜形成，或者亦可藉由多種金屬氮化物膜形成。作為藉由多種金屬氮化物膜形成的未結合鍵少的金屬氮化物區域7c，例如可列舉抗反射膜7上的與矽氧化膜3的對向面和露出於第二開口部92的抗反射膜7的露出面藉由不同的金屬氮化物膜所形成者。
作為形成未結合鍵少的金屬氮化物區域7c中的、抗反射膜7上的與矽氧化膜3的對向面的金屬氮化物，可列舉與第一實施形態的半導體裝置10的未結合鍵少的金屬氮化物區域7a同樣的金屬氮化物。 另外，作為形成未結合鍵少的金屬氮化物區域7c中的、露出於第二開口部92的抗反射膜7的露出面的金屬氮化物，可列舉與第二實施形態的半導體裝置20的未結合鍵少的金屬氮化物區域7b同樣的金屬氮化物。
[半導體裝置的製造方法] 繼而，舉例說明圖14所示的半導體裝置30的製造方法。要製造圖14所示的半導體裝置30，首先，藉由所述第一製造方法與第二製造方法之一製造圖1所示的第一實施形態的半導體裝置10。
繼而，對圖1所示的第一實施形態的半導體裝置10進行與製造第二實施形態的半導體裝置20時所進行的形成未結合鍵少的金屬氮化物區域的步驟同樣的、形成未結合鍵少的金屬氮化物區域的步驟。藉此，如圖14所示般，抗反射膜7上的與矽氧化膜3的對向面及露出於第二開口部92的抗反射膜7的露出面成為包含相較於抗反射膜7中而未結合鍵少的金屬氮化物膜71的、未結合鍵少的金屬氮化物區域7c。 藉由以上步驟而獲得圖14所示的半導體裝置30。
本實施形態的半導體裝置30的製造方法包括如下步驟：於第一實施形態的半導體裝置10的開口內所露出的抗反射膜7上形成進行氮化處理的未結合鍵少的金屬氮化物區域7b。因而，獲得於抗反射膜7上的與矽氧化膜3的對向面及露出於第二開口部92的抗反射膜7的露出面的整個區域形成有包含相較於抗反射膜7中而未結合鍵少的金屬氮化物膜71的、未結合鍵少的金屬氮化物區域7c的、圖14所示的半導體裝置30。
另外，本實施形態的半導體裝置30的製造方法不需要用以形成未結合鍵少的金屬氮化物區域7c的曝光步驟，故可效率良好地形成未結合鍵少的金屬氮化物區域7c，且生產性良好。
本發明的半導體裝置不限定於所述第一實施形態～第三實施形態的半導體裝置10、半導體裝置20、半導體裝置30。例如，未結合鍵少的金屬氮化物區域只要設置於抗反射膜7上的與矽氧化膜3的對向面及露出於第二開口部92的抗反射膜7的露出面的其中一者或兩者的至少一部分即可。
另外，於所述第一實施形態的半導體裝置10及第三實施形態的半導體裝置30中，以具有包含配線6與抗反射膜7及未結合鍵少的金屬氮化物區域（於第二實施形態中，包含配線6與抗反射膜7）的一層配線層的情況為例進行了說明，但除所述配線層以外，亦可包含含有公知的材料的一層以上的配線層。於設置有多個配線層的情況下，較佳為包含配線6與抗反射膜7及未結合鍵少的金屬氮化物區域（於第二實施形態中，包含配線6與抗反射膜7）的配線層為最上層的配線層。 另外，於本發明的半導體裝置中，視用途亦可進而包含具有各種功能的層。 [實施例]
以下，藉由實施例來進一步明確本發明的效果。再者，本發明並不限定於以下實施例，可於不變更其主旨的範圍內適當進行變更並實施。
（實施例1） 藉由以下所示的製造方法而獲得了圖1所示的實施例1的半導體裝置10。 首先，如圖2所示般，於包含矽的基板1上藉由CVD法形成包含SiO2 膜的層間絕緣膜2。其後，於層間絕緣膜2上藉由濺鍍法形成包含鋁與Si與銅的合金的厚度5000 Å的配線6（配線步驟）。
繼而，如圖3所示般，於配線6上藉由使用包含鈦的靶材且使用氬氣（Ar）與氮氣（N2 ）的反應性濺鍍法形成包含氮化鈦的厚度400 Å的抗反射膜7（抗反射膜形成步驟）。形成抗反射膜7時的相對於氬氣的氮氣的比例（Ar：N2 ）以體積比計設為3:7。 繼而，於抗反射膜7上將相對於氬氣的氮氣的比例（Ar：N2 ）以體積比計設為1:9，並與抗反射膜7的形成連續地藉由反應性濺鍍法形成包含氮化鈦膜的金屬氮化物膜71（形成未結合鍵少的金屬氮化物膜的步驟）。
繼而，如圖4所示般，使用光微影法及蝕刻法對配線6與抗反射膜7及金屬氮化物膜71進行圖案化，從而形成包含配線6與抗反射膜7及金屬氮化物膜71的配線層。
繼而，如圖5所示般，於包含配線6與抗反射膜7及金屬氮化物膜71的配線層上，以覆蓋配線層的方式藉由電漿CVD法形成包含SiO2 膜的厚度2000 Å的矽氧化膜3（氧化膜形成步驟）。 繼而，如圖6所示般，於矽氧化膜3上藉由電漿CVD法形成包含矽氮化膜的厚度7000 Å的保護膜4（保護膜形成步驟）。
繼而，使用光微影法及蝕刻法設置將保護膜4、矽氧化膜3、金屬氮化物膜71及抗反射膜7貫通並於底面露出配線6的開口（開口部形成步驟），從而形成墊片部8。 藉由以上步驟而獲得了圖1所示的實施例1的半導體裝置10。
（實施例2） 代替當製造實施例1的半導體裝置10時所進行的形成未結合鍵少的金屬氮化物膜71的步驟而進行以下所示的形成未結合鍵少的金屬氮化物膜71的步驟，除此以外，以與實施例1同樣的方式獲得實施例2的半導體裝置10。 實施例2中，作為形成未結合鍵少的金屬氮化物膜71的步驟，對抗反射膜7的表面進行了氮化處理。作為氮化處理，進行了於氮氣環境中於350℃下保持一分鐘的熱處理。
（實施例3） 藉由以下所示的製造方法而獲得了圖9所示的實施例3的半導體裝置20。 以與實施例1同樣的方式進行直至抗反射膜形成步驟為止的各步驟。繼而，如圖10所示般，使用光微影法及蝕刻法對配線6與抗反射膜7進行圖案化，從而形成包含配線6與抗反射膜7的配線層。 繼而，於包含配線6與抗反射膜7的配線層上，以與實施例1同樣的方式依序形成矽氧化膜3與保護膜4。
繼而，使用光微影法及蝕刻法設置將保護膜4與矽氧化膜3及抗反射膜7貫通並於底面露出配線6的開口（開口部形成步驟），從而形成墊片部8。 繼而，對露出於第二開口部92內的抗反射膜7進行與實施例2中的形成未結合鍵少的金屬氮化物膜71的步驟中的氮化處理同樣的氮化處理，從而獲得圖9所示的實施例3的半導體裝置20。
（實施例4） 對實施例1的半導體裝置10進行與製造實施例3的半導體裝置20時所進行的形成未結合鍵少的金屬氮化物膜71的步驟中的氮化處理同樣的氮化處理，從而獲得圖14所示的實施例4的半導體裝置30。
（比較例1） 除了未進行形成未結合鍵少的金屬氮化物膜71的步驟以外，以與實施例1同樣的方式獲得比較例1的半導體裝置。
針對以所述方式獲得的實施例1～實施例4、比較例1的半導體裝置，進行以下所示的高溫高濕度環境下的伴隨偏壓施加的長期可靠性試驗（THB），並對外觀進行評價。
｢長期可靠性試驗（THB）｣ 將實施例1～實施例4、比較例1的半導體裝置分別安裝於封裝體中，形成各22個樣品。然後，對各樣品於溫度85℃、濕度（相對濕度（relative humidity，RH））85%的環境下施加1000小時電壓。其後，將封裝體開封並藉由顯微鏡觀察墊片部周邊，藉由下述基準進行外觀檢查。 ｢基準｣ 外觀良好：於墊片部或其周邊不存在腐蝕·剝離·變色 外觀不良（NG）：於墊片部或其周邊存在腐蝕·剝離·變色
長期可靠性試驗（THB）後的實施例1～實施例4、比較例1的半導體裝置中的外觀不良的數量如下。即，實施例1～實施例4的（外觀不良數/總樣品數）均為0/22，比較例1的（外觀不良數/總樣品數）為3/22。
長期可靠性試驗（THB）的結果，得知實施例1～實施例4的半導體裝置與比較例1的半導體裝置相比較，可靠性高。推斷其原因在於：於實施例1～實施例4的半導體裝置中形成有未結合鍵少的金屬氮化物區域，藉此防止形成了抗反射膜7的氮化鈦的氧化。 另外認為，於實施例1～實施例4的半導體裝置中，特別是於抗反射膜7上的與矽氧化膜3的對向面和露出於第二開口部92的抗反射膜7的露出面兩者的整個區域形成有未結合鍵少的金屬氮化物區域的、實施例4的半導體裝置30於本長期可靠性試驗中雖然不存在差異，但可靠性更高。
1‧‧‧基板
2‧‧‧層間絕緣膜
3‧‧‧矽氧化膜
4‧‧‧保護膜
5‧‧‧積層體
6‧‧‧配線
7‧‧‧抗反射膜
7a、7b、7c‧‧‧未結合鍵少的金屬氮化物區域
8‧‧‧墊片部
10、20、30‧‧‧半導體裝置
71‧‧‧金屬氮化物膜
91‧‧‧第一開口部
92‧‧‧第二開口部
93‧‧‧第三開口部
圖1是表示本發明的半導體裝置的一例的剖面示意圖。 圖2是用以對圖1所示半導體裝置的製造方法的一例進行說明的步驟圖。 圖3是用以對圖1所示半導體裝置的製造方法的一例進行說明的步驟圖。 圖4是用以對圖1所示半導體裝置的製造方法的一例進行說明的步驟圖。 圖5是用以對圖1所示半導體裝置的製造方法的一例進行說明的步驟圖。 圖6是用以對圖1所示半導體裝置的製造方法的一例進行說明的步驟圖。 圖7是用以對圖1所示半導體裝置的製造方法的另一例進行說明的步驟圖。 圖8是用以對圖1所示半導體裝置的製造方法的另一例進行說明的步驟圖。 圖9是表示本發明的半導體裝置的另一例的剖面示意圖。 圖10是用以對圖9所示半導體裝置的製造方法的一例進行說明的步驟圖。 圖11是用以對圖9所示半導體裝置的製造方法的一例進行說明的步驟圖。 圖12是用以對圖9所示半導體裝置的製造方法的一例進行說明的步驟圖。 圖13是用以對圖9所示半導體裝置的製造方法的一例進行說明的步驟圖。 圖14是表示本發明的半導體裝置的另一例的剖面示意圖。

Claims (10)

  1. 一種半導體裝置，其特徵在於包括： 基板； 設置於所述基板上的配線； 設置於所述配線上的包含氮化鈦的抗反射膜；及 設置於所述抗反射膜上的矽氧化膜，且 於形成於所述矽氧化膜的第一開口部與形成於所述抗反射膜的第二開口部於俯視時重合的位置形成有使所述配線露出而成的墊片部， 於所述抗反射膜上的與所述矽氧化膜的對向面和露出於所述第二開口部的所述抗反射膜的露出面的其中一者或兩者的至少一部分形成有相較於所述抗反射膜中而未結合鍵少的金屬氮化物區域。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，於所述對向面形成有所述未結合鍵少的金屬氮化物區域。
  3. 如申請專利範圍第1項或第2項所述的半導體裝置，其中，所述未結合鍵少的金屬氮化物區域是藉由氮化鈦、氮化鉭、氮化鉬、氮化鎢中的任一者而形成。
  4. 如申請專利範圍第1項至第2項中任一項所述的半導體裝置，其中，於所述矽氧化膜上設置有包含矽氮化膜的保護膜，且 所述墊片部形成於如下位置，所述位置為形成於所述保護膜的第三開口部與所述第一開口部及所述第二開口部於俯視時重合的位置。
  5. 一種半導體裝置的製造方法，其特徵在於包括： 於基板上形成配線的、配線步驟； 於所述配線上，藉由使用氬氣與氮氣的反應性濺鍍法形成包含氮化鈦的抗反射膜的、抗反射膜形成步驟； 於所述抗反射膜上，藉由相較於所述抗反射膜形成時而使相對於氬氣的氮氣的比例增多了的反應性濺鍍法形成相較於所述抗反射膜中而未結合鍵少的金屬氮化物膜的步驟； 於所述未結合鍵少的金屬氮化物膜上形成矽氧化膜的、氧化膜形成步驟；及 設置將所述矽氧化膜與所述未結合鍵少的金屬氮化物膜及所述抗反射膜貫通並於底面露出所述配線的開口的、開口部形成步驟。
  6. 如申請專利範圍第5項所述的半導體裝置的製造方法，其中，於形成所述未結合鍵少的金屬氮化物膜的步驟中，藉由使用包含鈦的靶材的反應性濺鍍法形成氮化鈦膜。
  7. 一種半導體裝置的製造方法，其特徵在於包括： 於基板上形成配線的、配線步驟； 於所述配線上形成包含氮化鈦的抗反射膜的、抗反射膜形成步驟； 於所述抗反射膜的表面，藉由進行氮化處理來形成相較於所述抗反射膜中而未結合鍵少的金屬氮化物膜的步驟； 於所述未結合鍵少的金屬氮化物膜上形成矽氧化膜的、氧化膜形成步驟；及 設置將所述矽氧化膜與所述未結合鍵少的金屬氮化物膜及所述抗反射膜貫通並於底面露出所述配線的開口的、開口部形成步驟。
  8. 一種半導體裝置的製造方法，其特徵在於包括： 於基板上形成配線的、配線步驟； 於所述配線上形成包含氮化鈦的抗反射膜的、抗反射膜形成步驟； 於所述抗反射膜上形成矽氧化膜的、氧化膜形成步驟； 設置將所述矽氧化膜與所述抗反射膜貫通並於底面露出所述配線的開口的、開口部形成步驟；及 於露出於所述開口內的所述抗反射膜上，藉由進行氮化處理來形成相較於所述抗反射膜中而未結合鍵少的金屬氮化物區域的步驟。
  9. 如申請專利範圍第7項或第8項所述的半導體裝置的製造方法，其中，所述氮化處理為含氮氣體環境中的熱處理、或者使用含氮氣體的電漿處理。
  10. 如申請專利範圍第5項至第8項中任一項所述的半導體裝置的製造方法，其包括：於所述氧化膜形成步驟之後，於所述矽氧化膜上設置包含矽氮化膜的保護膜的、保護膜形成步驟，且 於所述開口部形成步驟中，設置將所述保護膜貫通並於底面露出所述配線的開口。
TW107108006A 2017-03-14 2018-03-09 半導體裝置以及半導體裝置的製造方法 TW201901905A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-048802 2017-03-14
JP2017048802A JP6783689B2 (ja) 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201901905A true TW201901905A (zh) 2019-01-01

Family

ID=63520317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108006A TW201901905A (zh) 2017-03-14 2018-03-09 半導體裝置以及半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US10607954B2 (zh)
JP (1) JP6783689B2 (zh)
CN (1) CN108573943A (zh)
TW (1) TW201901905A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275863A (en) 1975-12-20 1977-06-25 Kikumi Shidori Constant ouantity cleanser feeder for washer
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP5443827B2 (ja) 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
EP3182443B1 (en) * 2014-08-11 2019-12-18 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US10978414B2 (en) 2021-04-13
US10607954B2 (en) 2020-03-31
US20180269171A1 (en) 2018-09-20
US20200185343A1 (en) 2020-06-11
JP6783689B2 (ja) 2020-11-11
JP2018152507A (ja) 2018-09-27
CN108573943A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
JP2001203205A (ja) 半導体装置及びその製造方法
TW201901905A (zh) 半導體裝置以及半導體裝置的製造方法
JP5482441B2 (ja) 化合物半導体素子の製造方法
TWI742251B (zh) 半導體裝置及其製造方法
TW201834070A (zh) 半導體裝置以及半導體裝置的製造方法
JPH03133131A (ja) 半導体装置
TW201834182A (zh) 半導體裝置以及半導體裝置的製造方法
JPH06177200A (ja) 半導体集積回路装置の形成方法
JPH0629294A (ja) 半導体装置の製造方法
JPS62154646A (ja) 半導体装置の製造方法
JPH06267935A (ja) 半導体装置の製造方法
JP2737470B2 (ja) 半導体装置の製造方法
JPS5874043A (ja) 半導体装置
KR100872712B1 (ko) 반도체소자 및 그 제조방법
JPS5952850A (ja) 多層配線の形成方法
JPH0677161A (ja) 半導体素子の製造方法
JPH0529312A (ja) 半導体装置
JPH0691079B2 (ja) 半導体装置の製造方法
JPS62245641A (ja) 半導体装置のパツド部構造
JPS62291143A (ja) 半導体装置
JPS61284928A (ja) 半導体装置
JPH04250627A (ja) 半導体装置及びその製造方法
JPH0562970A (ja) 半導体装置
JPH0750737B2 (ja) 半導体装置の製造方法
JPS61107749A (ja) 半導体装置