TW201834070A - 半導體裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201834070A
TW201834070A TW107107292A TW107107292A TW201834070A TW 201834070 A TW201834070 A TW 201834070A TW 107107292 A TW107107292 A TW 107107292A TW 107107292 A TW107107292 A TW 107107292A TW 201834070 A TW201834070 A TW 201834070A
Authority
TW
Taiwan
Prior art keywords
nitride film
film
titanium nitride
opening portion
wiring
Prior art date
Application number
TW107107292A
Other languages
English (en)
Inventor
森田健士
加藤伸二郎
秋野勝
井村行宏
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201834070A publication Critical patent/TW201834070A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0225—Structure of the auxiliary member
    • H01L2224/02251—Multilayer auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0226—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種半導體裝置及其製造方法，所述半導體裝置設為半導體裝置10，其包括：基板1；設置於基板1上的配線6；設置於配線6上的氮化鈦膜7；設置於氮化鈦膜7上的氧化膜3；以及設置於氧化膜3上的矽氮化膜4，且於如下位置形成有使配線6露出而成的墊片部8，所述位置為形成於矽氮化膜4的第一開口部91與形成於氮化鈦膜7的第二開口部92於俯視時重合的位置，且為形成於氧化膜3的第三開口部93的俯視內側的位置，於配置於第三開口部93的俯視內側的氮化鈦膜7上接觸地形成有矽氮化膜4，即便於包含氮化鈦的抗反射膜上設置有矽氧化膜，亦難以發生形成了抗反射膜的氮化鈦的腐蝕，且製造中的步驟數亦少。

Description

半導體裝置以及半導體裝置的製造方法
本發明是有關於一種半導體裝置以及半導體裝置的製造方法。
先前，作為半導體裝置，有如下者，包括：設置於基板上的包含鋁或鋁合金的配線；設置於配線上的包含氮化鈦的抗反射膜；以及設置於抗反射膜上的氧化膜，且於形成於氧化膜的開口部與形成於抗反射膜的開口部於俯視時重合的位置形成有使配線露出而成的墊片部。 於此種半導體裝置中，有時藉由高溫高濕度環境下的伴隨偏壓施加的長期可靠性試驗（溫度濕度偏壓試驗（Temperature Humidity Bias Test，THB）），形成了包圍開口部的抗反射膜的氮化鈦會發生腐蝕。
為了解決該問題，提出有一種形成了抗反射膜的氮化鈦不於開口部內露出的半導體裝置。 例如，專利文獻1中提出有如下半導體裝置，其具備：於墊片上形成有第一開口部的第一表面保護膜、及於墊片上形成有第二開口部並形成於墊片及第一表面保護膜上的第二表面保護膜，且墊片包括第一導體膜、及形成於第一導體膜上的抗反射膜，於第一開口部的內部區域中內含有第二開口部，於第一開口部的內部區域中抗反射膜被去除。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利第5443827號
[發明所欲解決之課題] 然而，於專利文獻1記載的技術中，由於將形成於第一表面保護膜的第一開口部的內部區域的抗反射膜去除，故為了形成第一開口部，對包含矽氧化膜的第一表面保護膜進行圖案化並蝕刻之後，必須改變蝕刻氣體並將包含氮化鈦的抗反射膜蝕刻去除，從而存在步驟數多的問題。 另外，於現有的半導體裝置中，特別是於包含氮化鈦的抗反射膜上設置有矽氧化膜的情況下，有時藉由高溫高濕度環境下的伴隨偏壓施加的長期可靠性試驗（THB），而抗反射膜成為氧化鈦並引起外觀不良。
本發明是鑒於所述狀況而成者，課題在於提供一種如下半導體裝置及其製造方法，所述半導體裝置即便於包含氮化鈦的抗反射膜上設置有矽氧化膜，亦難以發生形成了抗反射膜的氮化鈦的腐蝕，且製造中的步驟數亦少。 [解決課題之手段]
因此，本發明者為了解決所述課題而反覆進行了努力研究。 其結果，發現設為如下半導體裝置即可，從而完成了本發明，所述半導體裝置中，於如下位置形成有使配線露出而成的墊片部，所述位置為形成於作為保護膜的矽氮化膜的第一開口部與形成於作為抗反射膜的氮化鈦膜的第二開口部於俯視時重疊的位置，且為形成於氧化膜的第三開口部的俯視內側的位置，於配置於第三開口部的俯視內側的氮化鈦膜上接觸地形成有矽氮化膜。 即，本發明是有關於以下事項。
一種半導體裝置，其特徵在於包括： 基板； 設置於所述基板上的配線； 設置於所述配線上的氮化鈦膜； 設置於所述氮化鈦膜上的氧化膜； 設置於所述氧化膜上的矽氮化膜，且 於如下位置形成有使所述配線露出而成的墊片部，所述位置為形成於所述矽氮化膜的第一開口部與形成於所述氮化鈦膜的第二開口部於俯視時重合的位置，且為形成於所述氧化膜的第三開口部的俯視內側的位置， 於配置於所述第三開口部的俯視內側的所述氮化鈦膜上接觸地形成有所述矽氮化膜。
一種半導體裝置的製造方法，其特徵在於包括： 於基板上形成配線的配線步驟； 於所述配線上形成氮化鈦膜的抗反射膜形成步驟； 於所述氮化鈦膜上形成氧化膜並進行圖案化，藉此形成將所述氧化膜貫通並使所述氮化鈦膜於底面露出的第三開口部的第三開口部形成步驟； 於所述氧化膜上及所述第三開口部上形成矽氮化膜的保護膜形成步驟；以及 使用同一蝕刻氣體對所述矽氮化膜與所述氮化鈦膜連續進行蝕刻，藉此，於所述第三開口部的俯視內側的位置設置將所述矽氮化膜與所述氮化鈦膜貫通並使所述配線於底面露出的墊片部的墊片部形成步驟。 [發明的效果]
本發明的半導體裝置中，於如下位置形成有使配線露出而成的墊片部，所述位置為形成於矽氮化膜的第一開口部與形成於氮化鈦膜的第二開口部於俯視時重合的位置，且為形成於氧化膜的第三開口部的俯視內側的位置，且於配置於第三開口部的俯視內側的氮化鈦膜上接觸地形成有矽氮化膜。因此，難以發生作為抗反射膜起作用的氮化鈦膜的腐蝕，可獲得高可靠性。
另外，本發明的半導體裝置中，於如下位置形成有使配線露出而成的墊片部，所述位置為形成於矽氮化膜的第一開口部與形成於氮化鈦膜的第二開口部於俯視時重合的位置，且為形成於氧化膜的第三開口部的俯視內側的位置，且於配置於第三開口部的俯視內側的氮化鈦膜上接觸地形成有矽氮化膜。因此，藉由使用相同遮罩及同一蝕刻氣體對矽氮化膜與氮化鈦膜連續進行蝕刻，可形成第一開口部與第二開口部，且可效率良好地進行生產。
本發明者進行了努力研究，結果獲得以下所示的見解。 本發明者針對於具有包含氮化鈦的抗反射膜的現有半導體裝置中藉由進行高溫高濕度環境下的伴隨偏壓施加的長期可靠性試驗（THB）而發生的氮化鈦膜的腐蝕進行了調查。 得知，當於配線上依序設置有氮化鈦膜與氧化膜，並於形成於氧化膜的第三開口部與形成於氮化鈦膜的第二開口部於俯視時重合的位置形成有使配線露出而成的墊片部的情況下，特別是容易將用以使墊片部露出的開口部附近的氮化鈦膜上的與氧化膜的對向面腐蝕。
推斷為氮化鈦膜上的與氧化膜的對向面中的腐蝕是藉由以下而被促進，即：氮化鈦膜中的鈦原子與自用以使墊片部露出的開口部通過氧化膜而侵入的水分發生反應並生成的氧化鈦降低對向面的密接性，且水分容易進一步侵入至對向面。 因此，本發明者針對作為抗反射膜的氮化鈦膜、設置於氮化鈦膜上的氧化膜、及設置於氧化膜上的作為保護膜的矽氮化膜，著眼於墊片部周圍的平面配置進行了反覆研究。其結果，獲得如下見解：只要設為於形成於氧化膜的第三開口部的俯視內側的位置形成有墊片部，並於配置於第三開口部的俯視內側的氮化鈦膜上接觸地形成有矽氮化膜者即可。所述位置關係亦可謂，形成於矽氮化膜的第一開口部與形成於氮化鈦膜的第二開口部處於以相同大小重合的位置，並規定墊片部的周圍，氧化膜被配置於遠離墊片部的位置，故形成於氧化膜的第三開口部成為第一開口部及第二開口部的外側。
於此種半導體裝置中，於第三開口部的俯視內側不存在氧化膜，因此，於第三開口部的俯視內側不存在容易腐蝕的與氮化鈦膜上的氧化膜的對向面。而且，於配置於第三開口部的俯視內側的氮化鈦膜上接觸地形成有具有良好耐水性的矽氮化膜。因而，可防止水分自用以使墊片部露出的開口部朝氮化鈦膜上的與氧化膜的對向面的侵入。另外，若於氮化鈦膜上接觸地形成有矽氮化膜，則氮原子自矽氮化膜被供給於氮化鈦膜，氮化鈦膜中的鈦原子的未結合鍵與矽氮化膜中的氮原子發生反應。若鈦原子中存在未結合鍵，則其容易與自墊片開口部侵入的水分發生反應並成為氧化鈦。相對於此，若如所述般鈦原子的未結合鍵經氮原子填滿，則即便水分參與氮化鈦膜，亦難以成為氧化鈦。其結果，難以發生氮化鈦膜上的腐蝕，且可抑制氮化鈦膜與矽氮化膜的界面處的剝落，從而獲得高可靠性。
另外，本發明者發現，在以下情況下，藉由以下所示的理由，可效率良好地進行生產，所述情況為：於如下位置形成有使配線露出而成的墊片部，所述位置為形成於矽氮化膜的第一開口部與形成於氮化鈦膜的第二開口部於俯視時重合的位置，且為形成於氧化膜的第三開口部的俯視內側的位置，於配置於第三開口部的俯視內側的氮化鈦膜上接觸地形成有矽氮化膜。
於此種半導體裝置中，於用以使墊片部露出的開口部的內壁，連續地形成有形成於矽氮化膜的第一開口部與形成於氮化鈦膜的第二開口部。因而，藉由使用相同遮罩對矽氮化膜與氮化鈦膜連續進行蝕刻，可形成第一開口部與第二開口部。而且，對於矽氮化膜與氮化鈦膜，可使用同一蝕刻氣體進行蝕刻。因此，於將矽氮化膜蝕刻後對氮化鈦膜進行蝕刻的情況下，藉由不改變蝕刻氣體而是使用同一蝕刻氣體連續進行蝕刻的方法，可效率良好地進行生產。
以下，一面參照圖式一面對本發明進行詳細說明。為了容易理解本發明的特徵，以下說明中所使用的圖式存在為了方便而將成為特徵的部分放大顯示的情況，各構成要素的尺寸比例等有時與實際不同。另外，以下說明中所例示的材料、尺寸等為一例，本發明並不限定於該些，可於發揮本發明的效果的範圍內適當進行變更並實施。
[半導體裝置] 圖1是表示本發明的半導體裝置的一例的剖面示意圖。圖2是用以對圖1所示的半導體裝置中的墊片部周圍的平面配置進行說明的平面圖。圖2中的左右方向對應於圖1中的左右方向。 本實施形態的半導體裝置10包括：基板1；經由層間絕緣膜2而設置於基板1上的配線6；設置於配線6上的作為抗反射膜的氮化鈦膜7；設置於氮化鈦膜7上的氧化膜3；以及設置於氧化膜3上的作為保護膜的矽氮化膜4。
如圖1及圖2所示般，於本實施形態的半導體裝置10中，於形成於矽氮化膜4的第一開口部91與形成於氮化鈦膜7的第二開口部92於俯視時重合的位置形成有使配線6露出而成的墊片部8。 另外，於本實施形態的半導體裝置10中，如圖2所示般，於形成於氧化膜3的第三開口部93的俯視內側的位置形成有墊片部8。 於本實施形態的半導體裝置10中，如圖1及圖2所示般，於配置於第三開口部93的俯視內側的氮化鈦膜71上接觸地形成有矽氮化膜4。
作為基板1，可使用包含矽等公知的材料者。 作為層間絕緣膜2，可使用SiO2 膜、以原矽酸四乙酯（Tetraethyl orthosilicate，TEOS（Si(OC2 H5 )4 ））為原料的氧化膜等公知的絕緣膜。 氧化膜3為保護膜，且以將於上表面設置有作為抗反射膜的氮化鈦膜7的配線6覆蓋的方式設置。 作為氧化膜3，較佳為使用矽氧化膜。具體而言，可使用SiO2 膜、以TEOS為原料的氧化膜等。 氧化膜3的厚度較佳為2000 Å～8000 Å，更佳為設為5000 Å左右。
矽氮化膜4被設置作為保護膜。矽氮化膜4由於耐水性優異，故作為保護膜而較佳。 矽氮化膜4較佳為含氮量多者，以便可將氮原子效率良好地供給於與矽氮化膜4接觸地配置的氮化鈦膜7。具體而言，較佳為矽氮化膜中的含氮量與矽比較且以原子組成比基礎計為1.2倍以上。矽氮化膜4中的含氮量例如可藉由X射線光電子光譜分析法（X射線光電子光譜法（X-ray photoelectron spectroscopy，XPS））來測定。 矽氮化膜4的厚度較佳為5000 Å～15000 Å，更佳為設為10000 Å左右。
於圖1所示的半導體裝置10中，於第三開口部93的外側區域，於矽氮化膜4與氮化鈦膜7之間設置有氧化膜3，因此，與配置於第三開口部93的內側區域的矽氮化膜4和氮化鈦膜7接觸的區域比較，可緩和矽氮化膜4與氮化鈦膜7之間的應力差。 另外，於圖1所示的半導體裝置10中，包含鋁或鋁合金的墊片部8與矽氮化膜4並未接觸。因此，不會發生由墊片部8與矽氮化膜4的應力差所導致的裂紋（龜裂）。相對於此，例如，於墊片部8與矽氮化膜4接觸的情況下，因墊片部8與矽氮化膜4的應力差大，故有時於矽氮化膜4中發生裂紋（龜裂），且有對半導體裝置10的可靠性造成不良影響之虞。
配線6包含鋁或鋁合金。作為鋁合金，例如可列舉：鋁與矽與銅的合金、鋁與銅的合金、鋁與矽的合金等。 配線6的厚度較佳為3000 Å～30000 Å，更佳為設為20000 Å左右。 氮化鈦膜7為抗反射膜，且亦作為配線起作用。 氮化鈦膜7的厚度較佳為250 Å～800 Å，更佳為400 Å左右。
圖1及圖2中，符號6a表示配置於墊片部8及其周圍的配線6的側面的位置，符號7a表示配置於墊片部8周圍的氮化鈦膜7的側面的位置。 圖2所示的墊片部8於俯視時具有大致正方形的形狀。 圖2所示的形成有墊片部8的配線6的寬度d2較佳為100 μm以上。 圖2所示的第三開口部93的內壁與形成了墊片部8及其周圍的配線6的側面6a之間的俯視時的距離d3較佳為1.0 μm～9.2 μm。
另外，如圖2所示般，第三開口部93的內壁與墊片部8的外緣（第一開口部91與第二開口部92於俯視時重合的位置）之間的俯視時的最短距離d1（換言之，配置於第三開口部93的俯視內側的氮化鈦膜71的寬度）較佳為0.8 μm～9.0 μm，更佳為0.8 μm～1.2 μm。若第三開口部93的內壁與墊片部8的外緣之間的俯視時的距離d1為0.8 μm以上，則藉由於第三開口部93的俯視內側不存在氧化膜3而帶來的防止氮化鈦膜7腐蝕的效果變得顯著。若第三開口部93的內壁與墊片部8的外緣之間的俯視時的距離d1為9.0 μm以下，則設置於第三開口部93的俯視內側不存在氧化膜3的區域難以對半導體裝置的小型化造成影響，從而較佳。
[半導體裝置的製造方法] 繼而，作為本發明的半導體裝置的製造方法的一例，以圖1及圖2所示的半導體裝置的製造方法為例進行說明。圖3～圖8是用以對圖1及圖2所示的半導體裝置的製造方法的一例進行說明的步驟圖。圖7是用以對圖6所示的步驟中的墊片部周圍的平面配置進行說明的平面圖。圖7中的左右方向對應於圖6中的左右方向。
要製造圖1及圖2所示的半導體裝置10，首先，於基板1的其中一個主面形成層間絕緣膜2，並於其上方形成包含配線6、氮化鈦膜7的配線層5。 具體而言，如圖3所示般，於基板1上藉由化學氣相沈積（Chemical Vapor Deposition，CVD）法等形成層間絕緣膜2。其後，於層間絕緣膜2上藉由濺鍍法等形成配線6（配線步驟）。 繼而，如圖3所示般，於配線6上藉由利用氬氣（Ar）與氮氣（N2 ）的反應性濺鍍法形成氮化鈦膜7（抗反射膜形成步驟）。
繼而，如圖4所示般，使用現有公知的光微影法及蝕刻法將配線6與氮化鈦膜7圖案化為規定的形狀。於圖1及圖2所示的例子中，藉由將配線6與氮化鈦膜7圖案化為相同形狀，而形成包含配線6與氮化鈦膜7的配線層5。
繼而，如圖5所示般，於包含配線6與氮化鈦膜7的配線層5上，以覆蓋配線層5的方式藉由電漿CVD法等形成氧化膜3。 繼而，如圖6所示般，使用現有公知的光微影法及蝕刻法對氧化膜3進行圖案化。藉此，如圖6及圖7所示般，形成將氧化膜3貫通並使氮化鈦膜7於底面露出的第三開口部93（第三開口部形成步驟）。於圖6及圖7中，符號6a表示經圖案化的配線6的側面的位置，符號7a表示經圖案化的氮化鈦膜7的側面的位置。 作為對氧化膜3進行蝕刻時所使用的蝕刻氣體，例如可使用包含CHF3 與CF4 與Ar的混合氣體。
繼而，如圖8所示般，於氧化膜3上及第三開口部93上藉由電漿CVD法等形成矽氮化膜4（保護膜形成步驟）。 矽氮化膜4較佳為藉由於將電漿CVD法中的包含氮的氣體（N2 或NH3 ）的流量設定為大量的條件下形成，而製成含氮量多者，以便可將氮原子效率良好地供給於與矽氮化膜4接觸地配置的氮化鈦膜7。
繼而，使用現有公知的光微影法及蝕刻法並使用相同遮罩及同一蝕刻氣體對矽氮化膜4與氮化鈦膜7連續進行蝕刻。藉此，如圖1所示般，於第三開口部93的俯視內側設置將矽氮化膜4與氮化鈦膜7貫通並使配線6於底面露出的墊片部8（墊片部形成步驟）。 作為對矽氮化膜4及氮化鈦膜7進行蝕刻時所使用的蝕刻氣體，例如可使用CF4 氣體。
本實施形態中，於墊片部形成步驟中，較佳為於第三開口部93的內壁與墊片部8的外緣（形成於矽氮化膜4的第一開口部91與形成於氮化鈦膜7的第二開口部92於俯視時重合的位置）之間的俯視時的最短距離d1（換言之，配置於第三開口部93的俯視內側的氮化鈦膜71的寬度）成為0.8 μm～9.0 μm的位置設置墊片部8。藉由所述距離d1為0.8 μm～9.0 μm，可獲得難以對小型化造成影響、且氮化鈦膜7的腐蝕得到有效防止的半導體裝置10。 藉由以上步驟，可獲得圖1所示的半導體裝置10。
關於本實施形態的半導體裝置10，於如下位置形成有墊片部8，所述位置為形成於矽氮化膜4的第一開口部91與形成於氮化鈦膜7的第二開口部92於俯視時重合的位置，且為形成於氧化膜3的第三開口部93的俯視內側的位置，於配置於第三開口部93的俯視內側的氮化鈦膜7上接觸地形成有矽氮化膜4。因此，難以發生作為抗反射膜起作用的氮化鈦膜7的腐蝕，可獲得高可靠性。
另外，於本實施形態的半導體裝置10中，於如下位置形成有墊片部8，所述位置為形成於矽氮化膜4的第一開口部91與形成於氮化鈦膜7的第二開口部92於俯視時重合的位置，且為形成於氧化膜3的第三開口部93的俯視內側的位置。因此，包含鋁或鋁合金的墊片部8與矽氮化膜4並未接觸。因而，不會如包含鋁或鋁合金的墊片部與矽氮化膜接觸的情況般發生由墊片部與矽氮化膜的應力差所導致的可靠性的下降。
於本實施形態的半導體裝置10的製造方法中，藉由使用相同遮罩及同一蝕刻氣體對矽氮化膜4與氮化鈦膜7連續進行蝕刻，而設置使配線6於底面露出的墊片部8，故可效率良好地進行生產。
相對於此，於專利文獻1記載的技術中，為了形成第一開口部，對包含矽氧化膜的第一表面保護膜進行蝕刻並圖案化之後，將包含氮化鈦的抗反射膜蝕刻去除。難以使用同一蝕刻氣體對矽氧化膜與氮化鈦膜進行蝕刻。因此，即便例如使用相同遮罩對矽氧化膜與氮化鈦膜進行蝕刻，亦無法消除對氮化鈦膜進行蝕刻時所進行的改變蝕刻氣體的工時，從而妨礙提升生產性。
本發明的半導體裝置不限定於所述實施形態的半導體裝置10。 於所述實施形態的半導體裝置10中，作為墊片部8，以俯視時具有大致正方形的形狀的情況為例進行了說明，但墊片部8的平面形狀並無特別限定。墊片部8的平面形狀例如可為大致長方形、大致菱形、大致梯形等矩形狀，或者亦可為大致圓形，亦可為大致三角形、大致五邊形、大致六邊形等多邊形狀。
另外，例如於所述實施形態的半導體裝置10中，以具有包含配線6與氮化鈦膜7的一層的配線層5的情況為例進行了說明，但除所述配線層以外，亦可包含含有公知的材料的一層以上的配線層。於設置有多個配線層的情況下，較佳為包含配線6與氮化鈦膜7的配線層5為最上層的配線層。 另外，於本發明的半導體裝置中，視用途亦可進而包含具有各種功能的層。 [實施例]
以下，藉由實施例來進一步明確本發明的效果。再者，本發明並不限定於以下實施例，可於不變更其主旨的範圍內適當進行變更並實施。
（實施例1） 藉由以下所示的製造方法，獲得圖1所示的實施例1的半導體裝置。 首先，如圖3所示般，於包含矽的基板1上藉由CVD法形成包含SiO2 膜的層間絕緣膜2。其後，於層間絕緣膜2上藉由濺鍍法形成包含鋁的厚度20000 Å的配線6（配線步驟）。 繼而，於配線6上藉由利用氬氣（Ar）與氮氣（N2 ）的反應性濺鍍法形成厚度400 Å的氮化鈦膜7（抗反射膜形成步驟）。
繼而，如圖4所示般，使用光微影法及蝕刻法對配線6與氮化鈦膜7進行圖案化，從而形成包含配線6與氮化鈦膜7的配線層5。 繼而，如圖5所示般，於包含配線6與氮化鈦膜7的配線層5上，以覆蓋配線層5的方式藉由電漿CVD法形成包含SiO2 膜的厚度5000 Å的氧化膜3。
繼而，使用光微影法及蝕刻法對氧化膜3進行圖案化，如圖6及圖7所示般，形成將氧化膜3貫通並使氮化鈦膜7於底面露出的第三開口部93（第三開口部形成步驟）。 當對氧化膜3進行蝕刻時，使用包含CHF3 與CF4 與Ar的混合氣體來作為蝕刻氣體。
繼而，如圖8所示般，於氧化膜3上及第三開口部93上藉由電漿CVD法形成厚度10000 Å的矽氮化膜4（保護膜形成步驟）。 矽氮化膜4藉由於將電漿CVD法中的包含氮的氣體（N2 或NH3 ）的流量設定為大量的條件下形成，而製成含氮量多者。
繼而，使用光微影法及蝕刻法並使用相同遮罩及同一蝕刻氣體對矽氮化膜4與氮化鈦膜7連續進行蝕刻，如圖1所示般，於第三開口部93的俯視內側的位置設置將矽氮化膜4與氮化鈦膜7貫通並使配線6於底面露出的墊片部8（墊片部形成步驟）。 當對矽氮化膜4及氮化鈦膜7進行蝕刻時，使用CF4 氣體來作為蝕刻氣體。
藉由以上步驟，獲得了圖1所示的實施例1的半導體裝置10。 所獲得的實施例1的半導體裝置10中的第三開口部93的內壁與墊片部8的外緣之間的俯視時的距離d1為1.0 μm。另外，形成了墊片部8的配線6的寬度d2為100 μm以上，第三開口部93的內壁與形成了墊片部8及其周圍的配線6的側面6a之間的俯視時的距離d3為9.0 μm。
（比較例1） 不進行第三開口部形成步驟而於氧化膜3上形成矽氮化膜4，並使用光微影法及蝕刻法設置將矽氮化膜4與氧化膜3與氮化鈦膜7貫通且使配線6於底面露出的墊片部8，除此以外，以與實施例1同樣的方式獲得圖9所示的比較例1的半導體裝置11。再者，於圖9所示的半導體裝置11中，關於與圖1所示的半導體裝置10相同的構件，賦予相同符號，並省略說明。
於比較例1的半導體裝置11的製造步驟中，當對矽氮化膜4進行蝕刻時，使用CF4 氣體來作為蝕刻氣體。其後，將蝕刻氣體替換為包含CHF3 與CF4 與Ar的混合氣體並進行氧化膜3的蝕刻。其後，將蝕刻氣體替換為CF4 氣體並進行氮化鈦膜7的蝕刻。 比較例1的半導體裝置11是於形成於矽氮化膜4的第一開口部91、與形成於氧化膜3的第三開口部93及形成於氮化鈦膜7的第二開口部92於俯視時重合的位置形成有墊片部8者。
針對以所述方式獲得的實施例1的半導體裝置10、比較例1的半導體裝置11進行以下所示的高溫高濕度環境下的伴隨偏壓施加的長期可靠性試驗（THB），並藉由以下所示的標準進行評價。 ｢長期可靠性試驗（THB）｣ 將實施例1的半導體裝置10、比較例1的半導體裝置11分別安裝於樹脂封裝體中，形成各22個樣品。然後，對各樣品於溫度82度、濕度85%的環境下施加1000小時電壓。其後，將樹脂封裝體開封並藉由顯微鏡觀察墊片部周邊，藉由下述基準進行外觀檢查。 ｢基準｣ 外觀良好：於墊片部或其周邊不存在腐蝕·剝離·變色。 外觀不良（NG）：於墊片部或其周邊存在腐蝕·剝離·變色。
長期可靠性試驗（THB）後的半導體裝置中的外觀不良的數量（外觀不良數/總樣品數）於實施例1中為0/22，於比較例1中為3/22。 如根據所述結果而明確般，於實施例1的半導體裝置10中，與比較例1的半導體裝置11比較，防止了氮化鈦膜的腐蝕。
1‧‧‧基板
2‧‧‧層間絕緣膜
3‧‧‧氧化膜
4‧‧‧矽氮化膜
5‧‧‧配線層
6‧‧‧配線
6a‧‧‧配線的側面
7、71‧‧‧氮化鈦膜
7a‧‧‧氮化鈦膜的側面
8‧‧‧墊片部
10、11‧‧‧半導體裝置
91‧‧‧第一開口部
92‧‧‧第二開口部
93‧‧‧第三開口部
d1‧‧‧最短距離（距離）
d2‧‧‧寬度
d3‧‧‧距離
圖1是表示本發明的半導體裝置的一例的剖面示意圖。 圖2是用以對圖1所示的半導體裝置中的墊片部周圍的平面配置進行說明的平面圖。 圖3是用以對圖1及圖2所示的半導體裝置的製造方法的一例進行說明的步驟圖。 圖4是用以對圖1及圖2所示的半導體裝置的製造方法的一例進行說明的步驟圖。 圖5是用以對圖1及圖2所示的半導體裝置的製造方法的一例進行說明的步驟圖。 圖6是用以對圖1及圖2所示的半導體裝置的製造方法的一例進行說明的步驟圖。 圖7是用以對圖6所示的步驟中的墊片部周圍的平面配置進行說明的平面圖。 圖8是用以對圖1及圖2所示的半導體裝置的製造方法的一例進行說明的步驟圖。 圖9是表示現有的半導體裝置的一例的剖面示意圖。

Claims (4)

  1. 一種半導體裝置，其特徵在於包括： 基板； 設置於所述基板上的配線； 設置於所述配線上的氮化鈦膜； 設置於所述氮化鈦膜上的氧化膜； 設置於所述氧化膜上的矽氮化膜；以及 形成於如下位置並使所述配線露出而成的墊片部，所述位置為形成於所述矽氮化膜的第一開口部與形成於所述氮化鈦膜的第二開口部於俯視時重合的位置，且為形成於所述氧化膜的第三開口部的俯視內側的位置，且 於配置於所述第三開口部的俯視內側的所述氮化鈦膜上接觸地形成有所述矽氮化膜。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，所述第一開口部與所述第二開口部於俯視時重合的所述位置和所述第三開口部的內壁之間的最短距離為0.8 μm～9.0 μm。
  3. 一種半導體裝置的製造方法，其特徵在於包括： 於基板上形成配線的配線步驟； 於所述配線上形成氮化鈦膜的抗反射膜形成步驟； 於所述氮化鈦膜上形成氧化膜並進行圖案化，藉此形成將所述氧化膜貫通並使所述氮化鈦膜於底面露出的第三開口部的第三開口部形成步驟； 於所述氧化膜上及所述第三開口部上形成矽氮化膜的保護膜形成步驟；以及 使用同一蝕刻氣體對所述矽氮化膜與所述氮化鈦膜連續進行蝕刻，藉此，於所述第三開口部的俯視內側的位置設置將所述矽氮化膜與所述氮化鈦膜貫通並使所述配線於底面露出的墊片部的墊片部形成步驟。
  4. 如申請專利範圍第3項所述的半導體裝置的製造方法，其中，於所述墊片部形成步驟中，將墊片部設置於如下位置，所述位置為形成於所述矽氮化膜的第一開口部與形成於所述氮化鈦膜的第二開口部於俯視時重合的位置和所述第三開口部的內壁之間的最短距離成為0.8 μm～9.0 μm的位置。
TW107107292A 2017-03-14 2018-03-05 半導體裝置以及半導體裝置的製造方法 TW201834070A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-048799 2017-03-14
JP2017048799A JP6832755B2 (ja) 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201834070A true TW201834070A (zh) 2018-09-16

Family

ID=63519627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107292A TW201834070A (zh) 2017-03-14 2018-03-05 半導體裝置以及半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US10249584B2 (zh)
JP (1) JP6832755B2 (zh)
CN (1) CN108573950A (zh)
TW (1) TW201834070A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670608B2 (en) * 2019-09-27 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of metal pad corrosion due to exposure to halogen
US20220189840A1 (en) * 2020-12-16 2022-06-16 Stmicroelectronics Pte Ltd Passivation layer for an integrated circuit device that provides a moisture and proton barrier

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238732A (ja) * 1998-02-19 1999-08-31 Sony Corp 配線構造およびボンディングパッド開口の形成法
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP2002329722A (ja) * 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
JP2003218110A (ja) * 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP4659355B2 (ja) * 2003-12-11 2011-03-30 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2006024698A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8207052B2 (en) * 2009-01-16 2012-06-26 Globalfoundries Singapore Pte. Ltd. Method to prevent corrosion of bond pad structure
JP5452064B2 (ja) * 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5443827B2 (ja) * 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
US8282846B2 (en) * 2010-02-27 2012-10-09 National Semiconductor Corporation Metal interconnect structure with a side wall spacer that protects an ARC layer and a bond pad from corrosion and method of forming the metal interconnect structure
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6300533B2 (ja) * 2014-01-15 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR102482774B1 (ko) * 2016-02-23 2023-01-02 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20180269169A1 (en) 2018-09-20
CN108573950A (zh) 2018-09-25
US10388618B2 (en) 2019-08-20
JP6832755B2 (ja) 2021-02-24
US20190189575A1 (en) 2019-06-20
JP2018152505A (ja) 2018-09-27
US10249584B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
TWI435410B (zh) 藉由設置假通孔而增加金屬化層之附著力之技術
US8008779B2 (en) Semiconductor device and semiconductor device manufacturing method
TW200402802A (en) Semiconductor device
US9640683B2 (en) Electrical contact structure with a redistribution layer connected to a stud
TW201834070A (zh) 半導體裝置以及半導體裝置的製造方法
US10586776B2 (en) Semiconductor device and method of manufacturing the same
TWI730884B (zh) 半導體結構及其形成方法
JPH02239665A (ja) 半導体装置の製造方法
TW201834182A (zh) 半導體裝置以及半導體裝置的製造方法
TW201941258A (zh) 半導體裝置的製造方法以及半導體裝置
US20090224360A1 (en) Semiconductor integrated circuit device and method of fabricating the same
JP6783689B2 (ja) 半導体装置および半導体装置の製造方法
TWI704665B (zh) 後段製程的護層結構及其製造方法
CN111834289B (zh) 一种金属铝的刻蚀方法
JPH06310597A (ja) 半導体装置
JPS6035515A (ja) 半導体装置の製造法
KR100872712B1 (ko) 반도체소자 및 그 제조방법
US20070298547A1 (en) Semiconductor device having a composite passivation layer and method of manufacturing the same
KR100718803B1 (ko) 반도체 소자의 제조 방법
JPS61107749A (ja) 半導体装置
KR20100070215A (ko) 반도체 소자의 본딩 패드 제조 방법 및 패드 구조
JPH0324784B2 (zh)
JPH0691079B2 (ja) 半導体装置の製造方法
JPH04278526A (ja) 半導体装置の製造方法
JPS62291143A (ja) 半導体装置