KR100872712B1 - 반도체소자 및 그 제조방법 - Google Patents
반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100872712B1 KR100872712B1 KR1020060082447A KR20060082447A KR100872712B1 KR 100872712 B1 KR100872712 B1 KR 100872712B1 KR 1020060082447 A KR1020060082447 A KR 1020060082447A KR 20060082447 A KR20060082447 A KR 20060082447A KR 100872712 B1 KR100872712 B1 KR 100872712B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- impurity
- semiconductor device
- tin
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title description 10
- 239000012535 impurity Substances 0.000 claims abstract description 42
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000013077 target material Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000002310 reflectometry Methods 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract description 4
- 239000011247 coating layer Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 50
- 239000010409 thin film Substances 0.000 description 13
- 229910010038 TiAl Inorganic materials 0.000 description 10
- 229910016570 AlCu Inorganic materials 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000035515 penetration Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 반도체 소자는 기판 위에 형성된 금속배선; 상기 금속배선 위에 형성된 임퓨어(Impure) Ti막; 및 상기 임퓨어(Impure) Ti막 상에 형성된 TiN막;을 포함하는 것을 특징으로 한다.
현상용역(Developer), 링 타입 디펙트(Ring Type Defect), 반사방지막(ARC layer:Anti Reflecting Coating Layer)
Description
도 1 내지 도 2는 종래기술에 의한 반도체소자 제조공정 중에 발생하는 디펙트에 대한 사진.
도 3은 본발명의 제1 실시예에 따른 반도체소자의 단면도.
도 4 내지 도 6은 본 발명의 제2 실시예에 따른 반도체소자의 제조공정의 단면도.
<도면의 주요 부분에 대한 설명>
110: 기판 115: 금속배선
120: 임퓨어(Impure) Ti막 130: TiN막
210: Ti 타겟물질
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로 반도체소자를 형성하는 금속배선 공정에 사용되는 물질로 Al-Cu0.5%가 널리 사용되고 있다.
그런데, AlCu는 금속자체의 반사도가 커서 사진공정을 위해서는 반사방지막(ARC layer:Anti Reflecting Coating Layer)가 필요하다. 또한, 층간절연층인 SiO2로의 확산현상이 있어서 하부와 상부에 각각 확산방지막을 증착해 주어야 한다.
종래기술에서는 AlCu 박막 상부에 TiN or Ti/TiN 스택(Stack)을 증착해서 ARC 역할과 확산방지막 역할을 동시에 수행하고 있다.
그런데, AlCu/TiN 구조를 사용하는 경우에는 TiN 박막 자체의 구조가 주상(Columnar) 구조로 되어 있어서 사진공정 시 사용되는 현상용액 침투에 취약한 면이 있다.
도 1은 종래기술에 의한 반도체소자 제조공정 중에 발생하는 디펙트에 대한 사진으로서, 현상용역(Developer)이 TiN 을 통해 AlCu 박막까지 침투하면 식각공정 진행시 케미컬 이온(Chemical Ion)의 식각(Etching)을 방해(Blocking)하는 역할을 하게 되어 도 1과 같은 링 타입 디펙트(Ring Type Defect)(R)가 남아서 소자에 불량을 야기하는 문제가 발생한다.
한편, AlCu/Ti/TiN 구조를 사용하는 경우에는 TiN 하부에 존재하는 Ti 박막 구조가 주상구조가 아니며, TiN 박막에 비해 아주 조밀한 구조를 가지므로 현상액(Developer)의 침투를 효과적으로 막아내는 역할을 한다.
하지만, 이 경우에는 AlCu 와 Ti 박막이 접합 되는 경우에는 도 2와 같이 TiAl3 라는 화합물이 형성하게 된다.
패키지(Package:Assembly) 공정 시 금 와이어(Gold Wire)가 본딩(Bonding) 되는 패드(Pad:Top Metal) 지역은 상부의 Ti/TiN 을 모두 제거해야 하는 영역으로 TiAl3 화합물이 AlCu표면에 남아 있으면 금(Gold)과 AlCu간 접촉(Adhesion) 상태가 좋지않아 와이어(Wire)가 떨어지는 불량이 발생하는 문제가 발생한다.
본 발명은 현상액(Developer)의 침투를 효과적으로 막아냄과 동시에 TiAl3 화합물을 생성하지 않는 임퓨어(Impure) Ti 박막을 제조하여 반도체 소자의 수율을 향상시킬 수 있는 반도체소자 및 그 제조방법을 제공함을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 기판 위에 형성된 금속배선; 상기 금속배선 위에 형성된 임퓨어(Impure) Ti막; 및 상기 임퓨어(Impure) Ti막 상에 형성된 TiN막;을 포함하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 기판 위에 금속배선을 형성하는 단계; 상기 금속배선 위에 임퓨어(Impure) Ti막을 형성하는 단계; 및 상기 임퓨어(Impure) Ti막 상에 TiN막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이와 같은 본 발명에 의하면 본 발명에 의하면 현상액(Developer)의 침투를 효과적으로 막아냄과 동시에 TiAl3 화합물을 생성하지 않는 임퓨어(Impure) Ti 박막을 제조할 수 있는 장점이 있다.
이하, 본 발명에 따른 반도체 소자 및 그 제조방법의 실시예들을 첨부된 도 면을 참조하여 상세히 설명한다.
(실시예 1)
도 3은 본 발명의 제1 실시예에 따른 반도체소자의 단면도이다.
본 발명의 제1 실시예에 따른 반도체소자는 기판(110) 위에 형성된 금속배선(115); 상기 금속배선(115) 위에 형성된 임퓨어(Impure) Ti막(120); 및 상기 임퓨어(Impure) Ti막(120) 상에 형성된 TiN막(130);을 포함할 수 있다.
상기 임퓨어(Impure) Ti막(120)은 약 50Å ~ 약 200Å으로 형성됨으로써 현상액(Developer)의 침투를 효과적으로 막아냄과 동시에 TiAl3 화합물을 생성하지 않는 효과가 있다. 상기 임퓨어(Impure) Ti막(120)이 50Å 미만의 경우에는 현상액의 침투를 효과적으로 막지 못하는 문제가 있으며, 200Å 초과의 경우에는 순수(Pure) Ti막의 성질을 나타냄으로써 그 하측에 형성되는 금속배선(115)과의 반응에 의해 TiAl3를 생성하는 문제가 발생할 수 있다.
또한, 상기 임퓨어(Impure) Ti막(120)은 질소(N)성분을 약 1.0 wt%~ 5.0 wt% 함유함으로써, Ti막과 TiN막의 중간성질을 가질 수 있다. 즉, 상기 임퓨어(Impure) Ti막(120)은 저항은 Ti막의 성질을 가지고, 반사도는 TiN막의 성질을 가짐으로써 확산방지막 및 반사방지막으로서의 기능을 효과적으로 해내는 효과가 있다.
결국, 본 발명의 제1 실시예에 의한 반도체소자에 의하면 현상액(Developer)의 침투를 효과적으로 막아냄과 동시에 TiAl3 화합물을 생성하지 않는 임퓨어(Impure) Ti 박막을 제조할 수 있는 효과가 있다.
또한, 본 발명에 의하면 깨끗한 메탈패드(Metal Pad)를 얻어 패키지(package:Assembly)의 수율을 향상시킬 수 있는 효과가 있다.
(실시예 2)
이하, 본 발명의 제2 실시예에 따른 반도체소자의 제조공정을 설명한다.
도 4 내지 도 6은 본 발명의 제2 실시예에 따른 반도체소자의 제조공정의 단면도이다.
표1은 본 제2 실시예에 따른 반도체소자의 제조공정의 임퓨어(Impure) Ti 막 및 TiN막을 증착하는 레서피이다.
본 발명의 제2 실시예에 따른 반도체소자의 제조공정은 기판 위에 금속배선을 형성하는 단계; 상기 금속배선 위에 임퓨어(Impure) Ti막을 형성하는 단계; 및 상기 임퓨어(Impure) Ti막 상에 TiN막을 형성하는 단계;를 포함할 수 있다.
우선, 도 4 및 표 1과 같이(Step 1), 챔버 내에서 순수 Ti 타겟물질을 로딩하고 N2가스를 약 55sccm 플로우한다.
이때, Ti 타겟물질(210)에 N2가스를 플로우함으로써 상기 Ti 타겟물질(210)의 표면에 얇은 TiN막(220)을 형성한다.
상기 얇은 TiN막(220)은 약 10Å~20Å 형성됨으로써 후속하는 임퓨어(Impure) Ti막을 형성하기 위한 타겟물질이 된다.
다음으로(Step 2), 챔버에 Ar 가스만을 약 55sccm 플로우하면서 전력을 약 500W로 가하여 이그니션(Ignition)한다. 이때에는 N2가스는 플로우하지 않음으로써 상기 얇은 TiN막(220)이 형성된 Ti 타겟물질(210)의 N(질소)의 성분의 양을 유지시킨다. 만약, N2가스를 플로우하면 Ti 타겟물질(210)의 N(질소)의 성분이 증가하여 후속 임퓨어(Impure) Ti막이 TiN막의 성질에 가까워져 Ti막과 TiN막의 중간성질을 가지는 임퓨어(Impure) Ti막을 얻을 수 없는 문제가 발생한다.
다음으로, 도 5 및 표 1과 같이(Step 3), 금속배선(115)이 형성된 기판(110)을 챔버에 로딩하고, 쳄버에 Ar 가스만을 약 55sccm 플로우하면서 상기 얇은 TiN막(220)이 형성된 Ti 타겟물질(210)을 이용하여 상기 금속배선(115) 위에 임퓨어(Impure) Ti막(120)을 약 50~200Å의 두께로 형성한다.
상기 임퓨어(Impure) Ti막(120)을 약 50~200Å의 두께로 형성하기 위해서 상기 공정을 약 2초~7초 동안 진행할 수 있다.
상기 임퓨어(Impure) Ti막(120)은 약 50Å ~ 약 200Å으로 형성됨으로써 현상액(Developer)의 침투를 효과적으로 막아냄과 동시에 TiAl3 화합물을 생성하지 않는 효과가 있다. 상기 임퓨어(Impure) Ti막(120)이 50Å 미만의 경우에는 현상액의 침투를 효과적으로 막지 못하는 문제가 있으며, 200Å 초과의 경우에는 순수(Pure) Ti막의 성질을 나타냄으로써 금속배선(115)과의 반응에 의해 TiAl3를 생성하는 문제가 발생할 수 있다.
다음으로(Step 4 및 5), 챔버 내에서 N2가스 및 Ar 가스를 각각 약 70sccm씩 플로우 한다. 그 후 쳄버에 N2가스는 약 40sccm, Ar 가스는 약 55sccm 플로우하면서 전력을 약 500W로 가하여 이그니션(Ignition)한다.
다음으로, 도 6 및 표 1과 같이(Step 6), 임퓨어(Impure) Ti막(120)이 형성된 기판(110)이 로딩된 상태에서, 쳄버에 N2가스 및 Ar 가스를 각각 약 55sccm 플로우하면서 상기 얇은 TiN막(220)이 형성된 Ti 타겟물질(210)을 이용하여 상기 임퓨어(Impure) Ti막(120) 상에 TiN막(130)을 형성한다.
그 후 (Step 7), 상기 챔버를 펌프하고 상기 TiN막(130)이 형성된 기판(110)을 언로딩하여 상기 공정을 마무리한다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면 다음과 같은 효과가 있다.
우선, 본 발명에 의하면 현상액(Developer)의 침투를 효과적으로 막아냄과 동시에 TiAl3 화합물을 생성하지 않는 임퓨어(Impure) Ti 박막을 제조할 수 있는 효과가 있다.
또한, 본 발명에 의하면 AlCu 박막 상부의 Ti 박막과 TiN 박막을 1개의 동일한 Chamber에서 증착하므로 생산성(Throuput)을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 의하면 별도의 타겟 물질을 사용하는 것이 아니라 기존의 타겟 물질에 공정조건을 개선할 수 있음으로 원자재(Target물질) 사용량 감소로 원가절감 효과가 있다.
또한, 본 발명에 의하면 깨끗한 메탈 패드(Metal Pad)를 얻어 패키지(package:Assembly)의 수율을 향상시킬 수 있는 효과가 있다.
Claims (8)
- 기판 위에 형성된 금속배선;상기 금속배선 위에 형성된 임퓨어(Impure) Ti막; 및상기 임퓨어(Impure) Ti막 상에 형성된 TiN막;을 포함하며,상기 임퓨어(Impure) Ti막은질소(N)성분을 1.0 wt% 내지 5.0wt% 미만을 포함하고,상기 임퓨어(Impure) Ti막은Ti막과 TiN막의 중간성질을 가짐으로써 저항은 Ti막의 성질을 가지고, 반사도는 TiN막의 성질을 가지는 것을 특징으로 하는 반도체소자.
- 제1 항에서,상기 임퓨어(Impure) Ti막은50~200Å으로 형성되는 것을 특징으로 하는 반도체소자.
- 삭제
- 기판 위에 금속배선을 형성하는 단계;상기 금속배선 위에 임퓨어(Impure) Ti막을 형성하는 단계; 및상기 임퓨어(Impure) Ti막 상에 TiN막을 형성하는 단계;를 포함하며,상기 임퓨어(Impure) Ti막을 형성하는 단계는질소(N)성분을 1.0 wt% 내지 5.0wt% 미만을 포함하며,상기 임퓨어(Impure) Ti막은Ti막과 TiN막의 중간성질을 가짐으로써 저항은 Ti막의 성질을 가지고, 반사도는 TiN막의 성질을 가지는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항에서,상기 임퓨어(Impure) Ti막을 형성하는 단계는50~200Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항에서,상기 임퓨어(Impure) Ti막을 형성하는 단계는2초~7초 동안 임퓨어(Impure) Ti막을 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항에서,상기 임퓨어(Impure) Ti막을 형성하는 단계는Ti 타겟물질에 N2가스를 플로우하여 상기 Ti 타겟물질의 표면에 얇은 TiN막을 형성하는 단계; 및상기 얇은 TiN막이 형성된 Ti 타겟물질을 이용하여 Ar 가스 분위기에서 상기 금속배선 상에 임퓨어(Impure) Ti막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제7 항에서,상기 얇은 TiN막이 형성된 Ti 타겟물질에서상기 얇은 TiN막은 10~20Å 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060082447A KR100872712B1 (ko) | 2006-08-29 | 2006-08-29 | 반도체소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060082447A KR100872712B1 (ko) | 2006-08-29 | 2006-08-29 | 반도체소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080019920A KR20080019920A (ko) | 2008-03-05 |
| KR100872712B1 true KR100872712B1 (ko) | 2008-12-09 |
Family
ID=39395022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060082447A KR100872712B1 (ko) | 2006-08-29 | 2006-08-29 | 반도체소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100872712B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0156219B1 (ko) * | 1995-02-10 | 1998-12-01 | 문정환 | 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법 |
| JPH1197442A (ja) * | 1997-09-24 | 1999-04-09 | Sony Corp | パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置 |
-
2006
- 2006-08-29 KR KR1020060082447A patent/KR100872712B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0156219B1 (ko) * | 1995-02-10 | 1998-12-01 | 문정환 | 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법 |
| JPH1197442A (ja) * | 1997-09-24 | 1999-04-09 | Sony Corp | パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080019920A (ko) | 2008-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9385031B2 (en) | Method for providing a self-aligned pad protection in a semiconductor device | |
| US4620986A (en) | MOS rear end processing | |
| US20080054492A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100872712B1 (ko) | 반도체소자 및 그 제조방법 | |
| US6955998B2 (en) | Method for forming low dielectric layer of semiconductor device | |
| KR100214269B1 (ko) | 반도체 소자의 보호막 제조방법 | |
| JP5051409B2 (ja) | 半導体素子の製造方法 | |
| TW201834070A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| KR100755147B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US5788767A (en) | Method for forming single sin layer as passivation film | |
| KR100744421B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2737470B2 (ja) | 半導体装置の製造方法 | |
| US10978414B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| KR100214273B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100996331B1 (ko) | 반도체 소자용 배선의 제조 방법 | |
| KR100840641B1 (ko) | 반도체 소자 형성 방법 | |
| TW477050B (en) | Method to avoid generating aluminum whisker defect in the manufacturing process of W-plug structure | |
| US20090166874A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
| KR100940417B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20080054042A (ko) | 반도체 소자의 금속 패턴 제조 방법 | |
| KR100953344B1 (ko) | 반도체 금속 배선의 보이드 억제 방법 | |
| KR100756863B1 (ko) | 반도체 소자 제조방법 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| JPH07183297A (ja) | 配線形成方法 | |
| TW388938B (en) | Method for increasing etch selectivity of metal wire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| E801 | Decision on dismissal of amendment | ||
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |