KR100744421B1 - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR100744421B1
KR100744421B1 KR1020060082449A KR20060082449A KR100744421B1 KR 100744421 B1 KR100744421 B1 KR 100744421B1 KR 1020060082449 A KR1020060082449 A KR 1020060082449A KR 20060082449 A KR20060082449 A KR 20060082449A KR 100744421 B1 KR100744421 B1 KR 100744421B1
Authority
KR
South Korea
Prior art keywords
film
tin
forming
semiconductor device
manufacturing
Prior art date
Application number
KR1020060082449A
Other languages
English (en)
Inventor
전동기
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060082449A priority Critical patent/KR100744421B1/ko
Application granted granted Critical
Publication of KR100744421B1 publication Critical patent/KR100744421B1/ko
Priority to CNB2007101485688A priority patent/CN100527408C/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명에 따른 반도체 소자는 기판상에 형성된 금속배선; 상기 금속배선 위에 형성된 Ti막; 상기 Ti막 위에 형성된 TiN막; 및 상기 TiN막 위에 형성된 초미세 Ti막;을 포함하는 것을 특징으로 한다.
배리어메탈(Barrier Metal), 반사방지층(ARC:Anti Reflecting Coating), 서클디펙트(Circle Defect)

Description

반도체소자 및 그 제조방법{Semiconductor device and Method for manufacturing thereof}
도 1 내지 도 3은 종래기술에 의할 경우 발생하는 서클디펙트를 나타내는 단면도.
도 4는 본발명의 제1 실시예에 따른 반도체소자의 단면도.
도 5 내지 도 7은 본발명의 제2 실시예에 따른 반도체소자의 제조공정의 단면도.
<도면의 주요 부분에 대한 설명>
110: 기판 115: 금속배선
120: Ti 막 130: TiN막
140: 초미세 Ti 막
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
도 1은 종래기술에 의한 반도체소자의 단면도이다.
일반적으로 반도체 소자의 다층배선(Multilevel Interconnection)에 사용되 는 금속배선(20)으로는 Al 또는 Cu 물질이 사용되며, 이 중 Al을 사용할 경우에는 IMD(Inter Metal Dielectric, 금속간 절연막)(50)와의 확산을 방지하기 위한 배리어메탈(Barrier Metal)로 Ti(Titanium)(30)/TiN(Titanium Nitride)(40)가 흔히 사용된다.
이때, 사용되는 TiN Film은 메탈라인 패터닝(Metal Line Patterning) 시 반사방지층(ARC:Anti Reflecting Coating) 역할을 충실히 수행해야 할 뿐만 아니라 상부에 증착되는 IMD 물질과의 접착력(Adhesion) 특성 역시 좋아야 한다.
일반적으로 TiN Film에 의한 압축스트레스(Compressive Stress)가 매우 커서 금속간 절연막 형성 이후의 열공정을 경험하게 되면 TiN Film 과 IMD Film 간 Stress 로 인해 IMD Film이 떨어지는 현상(Circle Defect)(D)이 발생하게 된다.
도 2는 IMD 증착 후 약간의 열처리로 인해 표면의 IMD film이 원형으로 떨어져 나간 모습을 보여준다. 이렇게 IMD Film이 원형으로 떨어져 나가는 것을 Circle Defect이라 명명한다.
도 3은 Circle Defect의 단면사진으로서, TiN Film(40)이 열에 의해 팽창을 하여 금속간 절연막(50)을 압축하고, 금속간 절연막(50)은 팽창성이 좋지않아 결국 금속간 절연막(50)이 깨져서 떨어지게 되는 Circle Defect(D) 현상이 발생하게 됨을 알 수 있다.
본 발명은 스트레스(Stress)가 적은 TiN Film을 제조하여 서클디펙트(Circle Defect)를 방지할 수 있는 반도체소자 및 그 제조방법을 제공함을 그 목적으로 한 다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 기판상에 형성된 금속배선; 상기 금속배선 위에 형성된 Ti막; 상기 Ti막 위에 형성된 TiN막; 및 상기 TiN막 위에 형성된 초미세 Ti막;을 포함하는 것을 특징으로 한다.
또한, 상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 기판상에 형성된 금속배선 위에 Ti막을 형성하는 단계; 상기 Ti막 위에 TiN막을 형성하는 단계; 및 상기 TiN막 위에 초미세 Ti막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이와 같은 본 발명에 의하면 스트레스(Stress)가 낮은 Ti Film과 IMD Film이 접촉하게 되므로 서클디펙트(Circle Defect) 발생을 억제함으로써 Circle Defect에 의한 불량 억제로 수율을 향상시킬 수 있는 장점이 있다.
이하, 본 발명에 따른 반도체 소자 및 그 제조방법의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
(실시예 1)
도 4는 본 발명의 제1 실시예에 따른 반도체소자의 단면도이다.
본 발명의 제1 실시예에 따른 반도체소자는 기판(110)상에 형성된 금속배선(115); 상기 금속배선 위에 형성된 Ti막(120); 상기 Ti막 위에 형성된 TiN막(130); 및 상기 TiN막 위에 형성된 초미세 Ti막(140);을 포함할 수 있다.
상기 금속배선(115)은 Al 금속배선 또는 Al/Cu 금속배선일 수 있다.
상기 초미세 Ti막(140)은 약 5~30Å의 두께로 형성된 TiN막을 의미하며, 본 발명의 발명자는 상기 초미세 Ti막(140)을 플래쉬(Flash) Ti막이라고도 칭한다.
예를 들어, 상기 초미세 Ti막(140)은 약 5~30Å으로 형성됨으로써 금속간절연막과의 스트레스 없이 서클디펙트를 효과적으로 방지할 수 있다. 상기 초미세 Ti막(140)이 5Å 미만의 경우에는 스트레스를 낮추려는 초미세 Ti막(140)의 역할을 제대로 하기 어려운 문제가 있다. 또한, 상기 초미세 Ti막(140)이 30Å 초과의 경위에는 통상적으로 Ti막이 은색을 띔으로 인해 포토공정시 광원을 반사하여 반사방지막(ARC)으로서의 기능을 제대로 수행하는 못하는 문제가 발생할 수 있다.
즉, 본 발명의 제1 실시예에 따른 반도체소자에 의하면 스트레스(Stress)가 낮은 Ti Film과 IMD Film이 접촉하게 되므로 서클디펙트(Circle Defect) 발생을 억제함으로써 Circle Defect에 의한 불량 억제로 수율을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 제1 실시예에 의하면 아주 얇은 Ti(5~30Å) Film 사용으로 ARC Layer의 본래 특성을 유지할 수 있는 효과가 있다.
또한, 본 발명의 제1 실시예에 의하면 IMD와 접착력(Adhesion) 특성이 좋은 Ti Film 을 Ti Flash 방법을 통해 형성시켜 주어서 소자의 신뢰성이 향상되는 효과가 있다.
(실시예 2)
도 5 내지 도 7은 본발명의 제2 실시예에 따른 반도체소자의 제조공정의 단면도이다.
이하, 상기 도 5 내지 도 7 및 하기 레서피에 대한 표를 이용하여 본발명의 제2 실시예에 따른 반도체소자의 제조공정을 설명한다.
Figure 112006062452672-pat00001
본발명의 제2 실시예에 따른 반도체소자의 제조공정은 기판상에 형성된 금속배선 위에 Ti막을 형성하는 단계; 상기 Ti막 위에 TiN막을 형성하는 단계; 및 상기 TiN막 위에 초미세 Ti막을 형성하는 단계;를 포함할 수 있다.
우선, 표 1과 같이(Step 1), 챔버(미도시)에 N2와 Ar을 약 70sccm씩 약 7초간 플로우 한다.
그 후(Step 2) 챔버에 전압을 걸어 이그니션(Ignition)한다. 이때에 Ar 약 55sccm을 약 3초간 플로우 한다. 이때에는 N2가스는 TiN형성을 방지하기 위해 플로우하지 않는다.
다음으로, 도 5와 같이(Step 3), 기판(110)상에 형성된 금속배선(115) 위에 Ti 타겟물질(210)을 이용하여 Ti막(120)을 형성한다. 이때, 챔버에 Ar을 약 55sccm을 플로우 하면서 소정의 시간동안 공정을 진행한다. 이때, Ti막(120)을 형성하기 위한 두께에 따라 공정시간은 조절할 수 있다. Ti막의 증착속도는 전압과 온도 등에 의존하며 본 레서피에 의할 경우, 대략 10~15Å/sec의 속도에 의해 증착된다.
역시, N2 가스가 공급되면 TiN가 형성되므로 N2가스의 공급을 차단하여야한다.
다음으로(Step 4), 표 1과 같이 챔버(미도시)에 N2와 Ar을 약 70sccm씩 약 7초간 플로우 한다.
그 후(Step 5) 챔버에 전압을 걸어 이그니션(Ignition)한다. 이때에 N2와 Ar을 각각 약 40sccm, 55 sccm을 약 3초간 플로우 한다.
다음으로(Step 6), 도 6과 같이, 금속배선 상에 Ti막이 형성된 기판(115)에 Ti 타겟물질(210)을 이용하여 TiN막(130)을 형성한다. 이때에는, 챔버에 Ar과 N2가스를 약 55sccm씩 소정의 시간동안 플로우 한다. 역시 TiN막(130)을 형성하기 위한 두께에 따라 공정시간은 조절할 수 있다. TiN막의 증착속도는 전압과 온도 등에 의존하며 대략 10~15Å/sec의 속도에 의해 증착된다.
이때, Ti 타겟물질(210)의 표면에는 N2가스에 의해 얇은 TiN(220)이 형성될 수 있다.
다음으로(Step 7), 표 1과 같이 챔버에 Ar을 약 55sccm씩 약 7초간 플로우 한다.
그 후(Step 8) 챔버에 전압을 걸어 이그니션(Ignition)한다. 이때 Ar 약 55 sccm 분위기에서 약 0.5 ~3초 동안 공정을 진행하여 초미세 Ti막(Flash Ti)을 형성한다.
상기 초미세 Ti막(140)은 Ti 타겟물질(210)을 이용하여 Ar 가스 분위기에서 약 5~30Å 형성할 수 있다.
예를 들어, 상기 초미세 Ti막(140)은 약 5~30Å으로 형성됨으로써 금속간절연막과의 스트레스 없이 서클디펙트를 효과적으로 방지할 수 있다. 상기 초미세 Ti막(140)이 5Å 미만의 경우에는 스트레스를 낮추려는 초미세 Ti막(140)의 역할을 제대로 하기 어려운 문제가 있다. 또한, 상기 초미세 Ti막(140)이 30Å 초과의 경위에는 통상적으로 Ti막이 은색을 띔으로 인해 포토공정시 광원을 반사하여 반사방지막(ARC)으로서의 기능을 제대로 수행하는 못하는 문제가 발생할 수 있다.
또한, 본 발명에서는 상기 초미세 Ti막(140)을 형성하기 위한 Ti 타겟물질(210)의 표면에 TiN(220)이 형성된 타겟물질을 사용할 수 있다.
또한, 본 발명에서 상기 초미세 Ti막(140)을 형성하기 위한 Ti 타겟물질(210)은 순수한 Ti 타겟물질을 사용할 수도 있다.
특히, 본 발명의 상기 초미세 Ti막(140)을 형성하는 공정이 상기 TiN막(130)을 형성하는 챔버에서 인시튜(In-situ)로 실시함으로써 추가 챔버(Chamber) 필요없이 레서피(Recipe) 변경으로 가능하며, 또한 동일 챔버에서 진행함으로써 생산성(Throughput)이 향상되는 효과가 있다.
이후에(Step 9) 챔버를 펌프하고 상기 초미세 Ti막(140)이 형성된 기판을 언로딩하여 상기 공정을 마무리한다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면 다음과 같은 효과가 있다.
첫째, 본 발명에 의하면 금속배선(AlCu)박막 상부의 Ti/TiN 박막 위에 아주 얇은 박막(5~30Å)을 동일한 TiN 챔버(Chamber)에서 증착하므로 추가 챔버(Chamber) 필요없이 레서피(Recipe) 변경으로 가능하며, 또한 동일 챔버에서 진행함으로써 생산성(Throughput)이 향상되는 효과가 있다.
둘째, 본 발명에 의하면 스트레스(Stress)가 낮은 Ti Film과 IMD Film이 접촉하게 되므로 서클디펙트(Circle Defect) 발생을 억제함으로써 Circle Defect에 의한 불량 억제로 수율을 향상시킬 수 있는 효과가 있다.
셋째, 본 발명에 의하면 아주 얇은 Ti(5~30Å) Film 사용으로 ARC Layer의 본래 특성을 유지할 수 있는 효과가 있다.
넷째, 본 발명에 의하면 IMD와 접착력(Adhesion) 특성이 좋은 Ti Film 을 Ti Flash 방법을 통해 형성시켜 주어서 소자의 신뢰성이 향상되는 효과가 있다.
다섯째, 본 발명에 의하면 TiN 챔버(Chamber) 특성상 더미웨이퍼(Dummy Wafer)로 Ti Sputtering 진행하는 방식인 주기적인 Dummy 진행을 하지 않아도 됨에 따라 장비의 생산성(Throughput) 향상과 원가절감 효과가 있다.

Claims (8)

  1. 기판상에 형성된 금속배선;
    상기 금속배선 위에 형성된 Ti막;
    상기 Ti막 위에 형성된 TiN막; 및
    상기 TiN막 위에 5~30Å으로 형성된 초미세 Ti막;을 포함하는 것을 특징으로 하는 반도체소자.
  2. 삭제
  3. 기판상에 형성된 금속배선 위에 Ti막을 형성하는 단계;
    상기 Ti막 위에 TiN막을 형성하는 단계; 및
    상기 TiN막 위에 5~30Å으로 초미세 Ti막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제3 항에 있어서,
    상기 초미세 Ti막을 형성하는 단계는
    Ti 타겟물질을 이용하여 Ar 가스 분위기에서 초미세 Ti막을 약 5~30Å 형성 하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제3 항 또는 4항에 있어서,
    상기 초미세 Ti막을 형성하는 단계는
    Ti 타겟물질을 이용하여 Ar 가스 분위기에서 약 0.5 ~3초 동안 초미세 Ti막을 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제5 항에 있어서,
    상기 초미세 Ti막을 형성하는 단계는
    Ti 타겟물질의 표면에 TiN이 형성된 타겟물질을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제5 항에 있어서,
    상기 초미세 Ti막을 형성하는 단계는
    Ti 타겟물질은 순수한 Ti 타겟물질을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제5 항에 있어서,
    상기 초미세 Ti막을 형성하는 단계는
    상기 TiN막을 형성하는 챔버에서 인시튜(In-situ)로 실시하는 것을 특징으 로 하는 반도체소자의 제조방법.
KR1020060082449A 2006-08-29 2006-08-29 반도체소자 및 그 제조방법 KR100744421B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060082449A KR100744421B1 (ko) 2006-08-29 2006-08-29 반도체소자 및 그 제조방법
CNB2007101485688A CN100527408C (zh) 2006-08-29 2007-08-29 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082449A KR100744421B1 (ko) 2006-08-29 2006-08-29 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100744421B1 true KR100744421B1 (ko) 2007-07-30

Family

ID=38499932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082449A KR100744421B1 (ko) 2006-08-29 2006-08-29 반도체소자 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100744421B1 (ko)
CN (1) CN100527408C (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000010182A (ko) * 1998-07-30 2000-02-15 윤종용 반도체장치의 확산 장벽층 형성방법
KR100415095B1 (ko) 1996-11-27 2004-03-31 주식회사 하이닉스반도체 반도체소자의제조방법
KR20060028985A (ko) * 2004-09-30 2006-04-04 삼성전자주식회사 이중 배리어 메탈을 인시튜로 증착할 수 있는 화학 기상증착 장치 및 이를 이용한 이중 배리어 메탈 증착 방법
KR20060059032A (ko) * 2004-11-26 2006-06-01 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415095B1 (ko) 1996-11-27 2004-03-31 주식회사 하이닉스반도체 반도체소자의제조방법
KR20000010182A (ko) * 1998-07-30 2000-02-15 윤종용 반도체장치의 확산 장벽층 형성방법
KR20060028985A (ko) * 2004-09-30 2006-04-04 삼성전자주식회사 이중 배리어 메탈을 인시튜로 증착할 수 있는 화학 기상증착 장치 및 이를 이용한 이중 배리어 메탈 증착 방법
KR20060059032A (ko) * 2004-11-26 2006-06-01 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
CN100527408C (zh) 2009-08-12
CN101136392A (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
US20030091870A1 (en) Method of forming a liner for tungsten plugs
JP5393005B2 (ja) 半導体デバイス製造において金属欠陥を改善する方法
US20040058531A1 (en) Method for preventing metal extrusion in a semiconductor structure.
JP2004207281A (ja) 多層配線構造およびその形成方法、半導体装置
KR102279757B1 (ko) 확산 방지막의 형성 방법, 상기 확산 방지막을 포함하는 반도체 소자의 금속 배선 및 이의 제조 방법
US20070032075A1 (en) Deposition method for wiring thin film
US6099701A (en) AlCu electromigration (EM) resistance
US20080054492A1 (en) Semiconductor device and method for manufacturing the same
KR100744421B1 (ko) 반도체소자 및 그 제조방법
KR101347430B1 (ko) 구리 배선의 형성 방법
KR100641475B1 (ko) 알루미늄 금속 배선 형성 방법
CN100543964C (zh) 半导体器件及其制造方法
JPH05326511A (ja) 半導体素子の製造方法
KR100996331B1 (ko) 반도체 소자용 배선의 제조 방법
KR950005259B1 (ko) 반도체 장치의 제조방법
KR100642917B1 (ko) 반도체 소자의 금속배선 형성방법
KR100237682B1 (ko) 반도체 소자의 배선 형성 방법
JP2001118843A (ja) 集積回路の高アスペクト比機能ギャップフィルの堆積工程およびその集積回路
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
KR101005739B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100338114B1 (ko) 반도체소자의금속층형성방법
KR100265837B1 (ko) 반도체장치의장벽금속막형성방법
KR0179021B1 (ko) 이중 층간절연막 증착방법
JP2000164705A (ja) 配線形成方法及び半導体集積回路装置
KR20050087471A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee