KR100940417B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100940417B1
KR100940417B1 KR1020070139165A KR20070139165A KR100940417B1 KR 100940417 B1 KR100940417 B1 KR 100940417B1 KR 1020070139165 A KR1020070139165 A KR 1020070139165A KR 20070139165 A KR20070139165 A KR 20070139165A KR 100940417 B1 KR100940417 B1 KR 100940417B1
Authority
KR
South Korea
Prior art keywords
layer
aluminum
insulating film
metal layer
metal wiring
Prior art date
Application number
KR1020070139165A
Other languages
English (en)
Other versions
KR20090070984A (ko
Inventor
조재현
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139165A priority Critical patent/KR100940417B1/ko
Publication of KR20090070984A publication Critical patent/KR20090070984A/ko
Application granted granted Critical
Publication of KR100940417B1 publication Critical patent/KR100940417B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성 기술에 관한 것으로, 반도체 기판 상에 베리어 금속층과 알루미늄 금속층을 순차적으로 증착하고, 알루미늄 금속층 증착 후 진공 브레이크(Vacuum Break) 발생이후 절연막을 생성하며, 생성된 절연막 상에 반사방지층(Ti/TiN)을 증착하고, 반사방지층의 증착 직후에 써멀 트리트먼트 공정을 수행하는 것을 특징으로 한다. 본 발명에 의하면, 금속 배선 형성 공정에서 알루미늄 층의 증착 프로세스 진행 후, 진공 브레이크 된 웨이퍼의 PCM out을 유발하는 Al2O3를 짧은 시간 동안의 트리트먼트를 통해 효과적으로 제거함으로써, 금속 배선의 저항 쉬프트(Rs shift) 현상을 막아, 웨이퍼 손실(wafer loss)을 줄일 수 있다.
금속배선, 써멀 트리트먼트(thermal treatment), 알루미늄(AL), 티타늄(Ti)

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL INTERCONNECTION LAYER OF SENICONDUCTOR DEVICE}
본 발명은 반도체 소자에 관한 것으로서, 특히 금속 배선 형성시 알루미늄 금속층과 Ti 반사방지막 사이에 생성되는 절연막을 제거하는데 적합한 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로 금속 배선의 구조는 배리어 금속(Barrier Metal)층, 알루미늄 금속층(102)과, 반사 방지층으로 구성된다.
이하 도면을 참조하여 상세히 설명하도록 한다.
도 1은 종래 기술에 따라 형성된 금속 배선의 구조를 나타낸 공정 단면도이다.
도 1을 참조하면, 반도체 기판 PMD(Pre Metal Dielectric) 또는 IMD(Inter Metal Dielectric)가 증착될 수 있으며, PMD 또는 IMD 상부에 배리어 금속(Barrier Metal)으로서 Ti(Titanium)(100)/TiN(Titanium Nitride)(102)가 사용된다. 이후 증착되는 금속층(104)에는 반도체 소자의 다층배선(Multilevel Interconnection)에 사용되는 알루미늄(Al) 또는 구리(Cu) 물질이 사용되며, 이 중 알루미늄을 사용할 경우에는 IMD와의 확산을 방지하기 위한 Ti(108)와 TiN(110)이 순차적으로 증착된다.
이때, 사용되는 Ti(108)와 TiN(110)은 메탈라인 패터닝(Metal Line Patterning) 시 반사방지층(ARC:Anti Reflecting Coating)의 역할을 충실히 수행해야 할 뿐만 아니라 상부에 증착되는 IMD 물질과의 접착력(Adhesion) 특성 역시 좋아야 한다.
다만, 알루미늄 층(104)의 증착이후 진공 브레이크(vacuum break)의 발생 시, 알루미늄 층(104)과 반사방지층(108, 110) 사이에 절연막(Al2O3)(106)이 생성된다.
상기한 바와 같이 동작하는 종래 기술에 의한 금속 배선의 형성 공정에 있어서는, 알루미늄 층(104)의 증착이후 진공 브레이크 발생 시, 진공 브레이크에 의해 알루미늄 층(104)과 Ti 층(108) 사이에 절연막(Al2O3)(106)이 생성되며, 이렇게 생성된 절연막(106)은 금속 저항(Metal Rs) 및 높은 체인 저항(Upper chain Rs) 쉬프트(Shift)에 의한 PCM(process control module) out 현상을 유발하게 된다.
여기서, PCM은 반도체 소자의 불량율을 검사하기 위한 방법으로써, PCM 테스트 패드와 PCM 패드로 지정된 배선을 이용하여 각각 저항률, 전압, 브레이크 다운(break down)전압 등을 검사한다. 하지만, 상기와 같이 생성된 절연막으로 인해 PCM 측정이 제대로 이루어지지 못하는 PCM out 현상이 발생하게 되는 문제점이 있었다.
이에 본 발명은, 금속 배선 형성시 알루미늄 금속층과 Ti 반사방지층 사이에 생성되는 절연막을 제거할 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
또한 본 발명은, 금속 배선 형성시 알루미늄 금속층과 Ti 반사방지층 사이에 생성되는 절연막 Al2O3를 써멀 트리트먼트(thermal treatment)를 통해 제거할 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
본 발명의 일 실시예 방법은, 반도체 기판 상에 베리어 금속층과 알루미늄 금속층을 순차적으로 증착하는 단계; 상기 알루미늄 금속층 증착 후 진공 브레이크(Vacuum Break) 발생이후 절연막을 생성하는 단계; 상기 생성된 절연막 상에 반사방지층(Ti/TiN)을 증착하는 단계; 및 상기 반사방지층의 증착 직후에 써멀 트리트먼트 공정을 수행하는 단계를 포함한다.
본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 금속 배선 형성 공정에서 알루미늄 층의 증착 프로세스 진행 후, 진공 브레이크 된 웨이퍼의 PCM out을 유발하는 Al2O3를 짧은 시간 동안의 트리트먼트를 통해 효과적으로 제거함으로써, 금속 배선의 저항 쉬프트(Rs shift) 현상을 막아, 다량의 반도체 기판 손실을 줄일 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 금속 배선 형성시 알루미늄 금속층과 Ti 반사방지막 사이에 생성되는 절연막(Al2O3)을 제거하기 위한 것으로서, 금속 배선 형성시 알루미늄 금속층의 증착이 완료된 직후에 써멀 트리트먼트 공정을 수행함으로써, PCM out 을 유발하는 절연막을 효과적으로 제거한다.
도 2는 본 발명의 바람직한 실시예에 따라 형성된 금속 배선의 구조를 나타낸 공정 단면도이다.
도 2를 참조하면, (A)에 도시한 바와 같이 금속 배선 형성을 위해 반도체 기판 상에 먼저, PMD 또는 IMD가 증착될 수 있으며, PMD 또는 IMD 상부에 배리어 금속층으로서 Ti(Titanium)(200)/TiN(Titanium Nitride)(202)가 사용된다.
이후, 알루미늄 금속층(204)이 증착되며, 금속층(204) 상에 알루미늄을 사용할 경우에는 IMD와의 확산을 방지하기 위한 것이며, 메탈라인 패터닝(Metal Line Patterning) 시 반사방지를 수행하는 반사방지(ARC) 층으로서, Ti(208)와 TiN(210)이 순차적으로 증착된다.
다만, 알루미늄 금속층(204)의 증착이 완료된 후에는 진공 브레이크가 발생하며, 이후 반사 방지층을 증착하게 되나, 이러한 진공 브레이크에 의해 알루미늄 금속층(204)과 Ti(208)사이에는 알루미늄 절연막(206)으로서, Al2O3이 형성된다. 이러한 절연막(206)은 추후 형성된 금속 배선에서 PCM out 을 유발할 수 있으므로 제거하는 것이 바람직하다.
이에 알루미늄 금속층(204)의 증착이 완료된 후, 진공 브레이크 발생으로 인해 생성된 절연막(206) 상에 반사방지층(208, 210)의 증착을 완료한 직후, 절연막(206)이 Ti(208)와 접합된 상태에서 써멀 트리트먼트를 수행하게 된다. 이때, Ti(208)는 변형되지 않은 상태에서 써멀 트리트먼트를 진행해야 하며, 패터닝 공정 및 반응성 이온 식각(RIE:Reactive Ion Etching)공정을 수행한 이후에 써멀 트리트먼트 공정을 수행하는 경우에는 Ti(208)가 다른 형태의 화합물로 변형되어 절연막(206) 제거를 위한 반응이 일어나지 않게 된다.
한편, 절연막(206)이 Ti(208)와 접합된 상태에서 써멀 트리트먼트를 수행하는 조건은 380℃에서, 200sec 동안 진행하여 처리하게 되며, 이를 통해 절연막(206) Al2O3/Ti은 Ti-Al-O의 화합물로 형성되며, Al2O3로 이루어진 절연막(206)은 제거되는 것이다. 이를 통해 웨이퍼 손실(wafer loss) 및 웨이퍼 신뢰성을 증대 시킬 수 있다.
그리고 써멀 트리트먼트 공정 이후에는 알루미늄 금속 층(204) 패터닝 공정 또는 반응성 이온 식각을 통하여 금속 배선 형성 공정을 수행하게 된다.
이상 설명한 바와 같이, 본 발명은 금속 배선 형성시 알루미늄 금속층과 Ti 반사방지막 사이에 생성되는 절연막(Al2O3)을 제거하기 위한 것으로, 금속 배선 형성시 알루미늄 금속층의 증착이 완료된 직후에 써멀 트리트먼트 공정을 수행함으로써, PCM out을 유발하는 절연막을 효과적으로 제거한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 기술에 따라 형성된 금속 배선의 구조를 나타낸 공정 단면도,
도 2는 본 발명의 바람직한 실시예에 따라 형성된 금속 배선의 구조를 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호 설명 >
200 : Ti　 　　　　　　　　　　　　　　　　　　　　202 : TiN
204 : 알루미늄 금속층　　　　　　　 206 : 절연막
208 : Ti　　　　　　　　　　　　　　　　　　　　　　210 : TiN

Claims (3)

  1. 반도체 기판 상에 베리어 금속층과 알루미늄 금속층을 순차적으로 증착하는 단계;
    상기 알루미늄 금속층 증착 후 진공 브레이크(Vacuum Break) 발생이후 절연막을 생성하는 단계;
    상기 생성된 절연막 상에 반사방지층(Ti/TiN)을 증착하는 단계; 및
    상기 반사방지층의 증착 직후에 써멀 트리트먼트 공정을 수행하는 단계
    를 포함하는 반도체 소자의 금속배선 형성 방법.
  2. 제 1항에 있어서,
    상기 방법은,
    상기 써멀 트리트먼트 공정으로, 상기 절연막 Al2O3/Ti이 Ti-Al-O 화합물을 형성하여 제거되는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  3. 제 1항에 있어서,
    상기 방법은,
    상기 써멀 트리트먼트 공정 이후, 패터닝 또는 반응성 이온 식각(RIE) 공정 을 수행하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
KR1020070139165A 2007-12-27 2007-12-27 반도체 소자의 금속배선 형성방법 KR100940417B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139165A KR100940417B1 (ko) 2007-12-27 2007-12-27 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139165A KR100940417B1 (ko) 2007-12-27 2007-12-27 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20090070984A KR20090070984A (ko) 2009-07-01
KR100940417B1 true KR100940417B1 (ko) 2010-02-02

Family

ID=41322455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139165A KR100940417B1 (ko) 2007-12-27 2007-12-27 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100940417B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192424A (ja) * 1990-11-26 1992-07-10 Mitsubishi Electric Corp 半導体装置の製造方法
KR19980084723A (ko) * 1997-05-24 1998-12-05 김영환 반도체 소자의 다층 금속배선 및 그 형성방법
KR20000043911A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192424A (ja) * 1990-11-26 1992-07-10 Mitsubishi Electric Corp 半導体装置の製造方法
KR19980084723A (ko) * 1997-05-24 1998-12-05 김영환 반도체 소자의 다층 금속배선 및 그 형성방법
KR20000043911A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20090070984A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
US20100314765A1 (en) Interconnection structure of semiconductor integrated circuit and method for making the same
JP5739434B2 (ja) 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法
EP1243024B1 (fr) Procede de formation d&#39;une structure d&#39;interconnexions dont l&#39;isolant inclut des cavites
US6649512B1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
US20150054156A1 (en) Semiconductor structures and fabrication method thereof
CN101640179B (zh) 焊垫结构的制作方法
KR100940417B1 (ko) 반도체 소자의 금속배선 형성방법
CN104022068B (zh) 半导体结构及其形成方法
JP2007281289A (ja) 電子部品及びその製造方法
US20080057707A1 (en) Method for forming contacts of semiconductor device
KR100850075B1 (ko) 반도체 소자 제조 방법
KR20100011799A (ko) 반도체 소자의 제조방법
KR100681676B1 (ko) 반도체 소자의 패드 형성 방법
KR20050069103A (ko) 반도체 제조 방법
CN106409754B (zh) 半导体结构及其制造方法
KR100613391B1 (ko) 반도체 소자의 금속 증착 방법
KR100417462B1 (ko) 반도체소자의 본딩패드 형성방법
KR100247645B1 (ko) 반도체 소자의 금속 배선 방법
KR100766239B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
KR100517910B1 (ko) 반도체소자의금속배선구조및그제조방법
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
JP2004296620A (ja) 半導体装置の製造方法
KR100872712B1 (ko) 반도체소자 및 그 제조방법
FR2750249A1 (fr) Procede de fabrication d&#39;un bouchon en aluminium par depot chimique en phase vapeur selectif
KR101167198B1 (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee