KR100613391B1 - 반도체 소자의 금속 증착 방법 - Google Patents

반도체 소자의 금속 증착 방법 Download PDF

Info

Publication number
KR100613391B1
KR100613391B1 KR1020040115651A KR20040115651A KR100613391B1 KR 100613391 B1 KR100613391 B1 KR 100613391B1 KR 1020040115651 A KR1020040115651 A KR 1020040115651A KR 20040115651 A KR20040115651 A KR 20040115651A KR 100613391 B1 KR100613391 B1 KR 100613391B1
Authority
KR
South Korea
Prior art keywords
copper
semiconductor device
deposition
metal
seed layer
Prior art date
Application number
KR1020040115651A
Other languages
English (en)
Other versions
KR20060077015A (ko
Inventor
이주현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115651A priority Critical patent/KR100613391B1/ko
Publication of KR20060077015A publication Critical patent/KR20060077015A/ko
Application granted granted Critical
Publication of KR100613391B1 publication Critical patent/KR100613391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다마신(Damascene) 공정에서 구리 배선 형성시에, 장벽금속(Barrier Metal) 형성 전에 구리 보이드(Cu Void)를 제거하는 반도체 소자의 금속 증착 방법에 관한 것이다.
본 발명에 따른 반도체 소자의 금속 증착 방법은, a) 반도체 소자의 하부 구리 배선 상에 반응성 이온 식각(RIE) 공정에 의해 다마신 구조를 형성하는 단계; b) 상기 하부 구리 배선 상에 습식 세정을 진행하여 폴리머(Polymer)를 제거하는 단계; c) 노출된 전면에 어닐링(Annealing)을 실시하는 단계; d) 노출된 전면에 장벽금속/구리 씨드층을 적층하는 단계; 및 e) 상기 장벽금속/구리 씨드층 상에 구리를 증착하는 단계를 포함한다.
본 발명에 따르면, 장벽금속/구리 씨드층 적층 전에 수소 및 질소 가스를 이용하여, 후속적으로 진행되는 구리 증착 전에 아웃개싱을 실시하여, 상기 장벽금속/구리 씨드층 증착 시에 아웃개싱에 의한 증착 불량을 방지함으로써, 후속적으로 진행되는 구리 증착 시에 구리 보이드가 발생하는 것을 방지할 수 있다.
금속 증착, 구리 배선, 다마신, 어닐링, 장벽금속, 구리 씨드층

Description

반도체 소자의 금속 증착 방법 {A method for Cu metal deposition of semiconductor device}
도 1은 종래의 기술에 따른 반도체 소자의 금속 증착 방법의 공정 흐름도이다.
도 2는 종래의 기술에 따른 반도체 소자의 금속 증착 방법에 의해 구리 보이드(Cu Void)가 발생하는 것을 예시하는 도면이다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 금속 증착 방법의 공정 흐름도이다.
도 4는 본 발명의 실시예에 따른 반도체 소자의 금속 증착 방법에 의해 구리 보이드가 제거된 것을 나타내는 도면이다.
본 발명은 반도체 소자의 금속 증착 방법에 관한 것으로, 보다 구체적으로, 반도체 소자의 다마신(Damascene) 공정에서 구리 배선 형성시에, 장벽금속(Barrier Metal) 형성 전에 구리 보이드(Cu Void)를 제거하는 반도체 소자의 금속 증착 방법에 관한 것이다.
최근, 동작 스피드가 향상되고 초고집적된 반도체 소자를 제조하는데 있어서 기생 RC가 작은 다층 배선 기술을 개발하는 것이 매우 중요한 문제이다. 기생 RC가 작은 배선을 형성하기 위해서는 비저항이 낮은 금속을 배선 물질로 사용하거나 유전율이 낮은 물질로 절연막을 형성할 필요가 있다.
예를 들면 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 등의 물질이나 또는 이 들의 합금 등이 배선 물질로 관심의 대상이 되고 있다. 이 중에서 현재는 구리를 사용하여 각종 배선을 형성하는 것에 대한 연구가 활발하게 진행되고 있다.
구리는 비저항이 작을 뿐만이 아니라 가격이 싸고 공정의 부담이 적은 장점을 가지고 있다. 또한, 알루미늄과는 달리 일렉트로마이그레이션(electro-migration) 현상에 대한 내성이 큰 것 또한 장점이다.
상기한 장점들로 인하여 구리를 배선 물질로 널리 사용하지만, 최종 배선층의 배선을 구리로 만드는 경우에는 배선의 본딩(bonding)을 위해서 알루미늄 패드(pad)를 추가적으로 만들어야 하는 단점이 있다. 최종 배선층의 배선을 알루미늄을 사용하여 만들게 되면 알루미늄 패드를 추가적으로 만들 필요가 없기 때문에 공정상으로 간단하며 경제적으로도 유리하다.
그러나 이 경우에 최종 배선과 그 하부에 형성되어 있는 도전체를 연결하는 비아 콘택은 구리로 만들어진다. 구리로 만들어진 비아 콘택은 일반적으로 싱글 다마신 구조가 널리 사용된다.
이와 같아, 구리를 사용하여 만들어진 싱글 다마신 구조의 비아 콘택은 상기한 경우뿐만이 아니라 상, 하부 도전체를 연결하는 구조에서 널리 이용되고 있다. 또한, 집적도의 진전으로 배선층의 수가 증가하면서 상, 하부 배선을 연결하는 콘택의수도 많아지고 그 깊이도 증가하고 있는 추세이다.
위와 같이 구리를 비아 콘택이나 기타 배선 물질로 널리 사용하지만 구리는 다음과 같은 특성을 지니고 있다.
첫째, 구리는 여러 물질과 화학적 친화도가 크기 때문에 실리콘 기판이나 실리콘 산화막으로 쉽게 확산된다. 구리가 확산되는 것을 방지하는 한편 접착력의 향상을 위하여 티타늄이나 탄탈륨 계열의 금속 합금을 사용한 장벽층을 콘택과 실리콘 산화막 사이에 형성하는 방법이 일반적으로 이용된다.
또한, 구리는 산화성도 크기 때문에 외부에 노출되면 쉽게 산화된다. 구리가 산화하면 배선의 저항 및 스트레스를 증가시켜 칩의 전기적 특성을 열화시키는 원인이 될 수 있다. 따라서, 구리의 산화를 방지하기 위하여 구리 배선층의 외부에 산화 방지막을 추가적으로 형성하기도 한다.
그리고, 구리의 배선 패턴을 형성하는 방법으로는 다마신 공정이 일반적으로 사용된다. 구리는 식각 공정을 이용하여 배선 패턴을 형성하기 어렵기 때문이다. 다마신 공정은 그 구조에 따라서 싱글 다마신 공정 또는 듀얼 다마신 공정 등으로 나누어진다. 다마신 공정을 사용하면 불필요하게 증착된 구리막을 제거하기 위하여 평탄화 과정을 실시해야 한다.
한편, 도 1은 종래의 기술에 따른 반도체 소자의 금속 증착 방법의 공정 흐름도이다.
도 1을 참조하면, 종래의 기술에 따른 반도체 소자의 금속 증착 방법은, 다 마신 구조를 반응성 이온 식각(Reactive Ion Etching: RIE) 공정을 이용하여 완성한 후에(S11), 습식 세정(Wet Cleaning)을 진행하여 폴리머(Polymer)를 제거한다(S12).
다음으로, 장벽금속 및 구리 씨드(Cu Seed)층을 적층하고(S13), 이후, 구리 증착을 실시한다(S14).
도 2는 종래의 기술에 따른 반도체 소자의 금속 증착 방법에 의해 구리 보이드(Cu Void)가 발생하는 것을 예시하는 도면으로서, 하부 구리 배선(21) 상에 장벽금속/구리 씨드층(22)이 적층되고, 후속적으로 구리(23)를 증착한 것을 나타내며, 도면 부호 A로 도시된 부분에 구리 보이드(24)가 발생하는 것을 나타낸다.
그러나, 종래의 기술에 따른 반도체 소자의 금속 증착 공정에서, 습식 세정 후에 잔류 또는 결합한 이물질에 의해서 장벽금속 또는 구리 씨드층 적층 시에 아웃개싱(Outgassing)이 발생하여 정확한 장벽금속/구리 씨드층 적층이 불완전하게 되어 구리 증착 시에 구리 보이드(Cu Void)가 형성된다는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 반도체 소자의 다마신 공정에서, 구리를 이용한 배선 형성시에, 장벽 금속 및 구리 씨드 증착 전에 수소/질소 어닐링을 진행함으로써 구리 보이드를 제거할 수 있는 반도체 소자의 금속 증착 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 반도체 소자의 금속 증착 방법은,
a) 반도체 소자의 하부 구리 배선 상에 반응성 이온 식각(RIE) 공정에 의해 다마신 구조를 형성하는 단계;
b) 상기 하부 구리 배선 상에 습식 세정을 진행하여 폴리머를 제거하는 단계;
c) 노출된 전면에 어닐링을 실시하는 단계;
d) 노출된 전면에 장벽금속/구리 씨드층을 적층하는 단계; 및
e) 상기 장벽금속/구리 씨드층 상에 구리를 증착하는 단계
를 포함하는 것을 특징으로 한다.
여기서, 상기 c) 단계의 어닐링은 수소/질소 가스를 주입하는 것을 특징으로 한다.
여기서, 상기 c) 단계의 어닐링은 퍼니스(Furnace) 또는 급속 열산화 공정(RTP)에 의해 실시되는 것을 특징으로 한다.
여기서, 상기 c) 단계의 어닐링은 150℃∼450℃의 온도에서 산화막(Oxide) 측벽에 존재하거나 결합된 이물질에 대해 아웃개싱을 실시하는 것을 특징으로 한다.
따라서 본 발명에 따르면, 장벽금속/구리 씨드층 적층 전에 수소 및 질소 가스를 이용하여, 후속적으로 진행되는 구리 증착 전에 아웃개싱을 실시하여, 상기 장벽금속/구리 씨드층 증착 시에 아웃개싱에 의한 증착 불량을 방지함으로써, 후속적으로 진행되는 구리 증착 시에 구리 보이드가 발생하는 것을 방지할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예에 따른 반도체 소자의 금속 증착 방법을 설명한다.
본 발명의 실시예는 반도체 소자의 다마신(상감기법) 공정에서 구리 배선 형성시에, 금속장벽/구리 씨드층을 적층하고 후속적인 구리 적층 시에 구리 보이드가 발생하는 것을 방지하게 위해, 미리 수소/질소 어닐링을 실시하여 아웃개싱하게 된다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 금속 증착 방법의 공정 흐름도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 소자의 금속 증착 방법은, 먼저, 반도체 소자의 하부 구리 배선 상에 반응성 이온 식각(RIE) 공정에 의해 다마신 구조를 형성하게 된다(S31).
다음으로, 상기 하부 구리 배선 상에 습식 세정을 진행하여 폴리머(Polymer)를 제거한다(S32).
다음으로, 노출된 전면에 어닐링(Annealing)을 실시한다. 여기서, 상기 어닐링은 퍼니스(Furnace) 또는 급속 열산화 공정(RTP)을 실시하며, 이때, 수소 또는 질소 가스를 주입하여, 150℃∼450℃의 온도에서 산화막(Oxide) 측벽에 존재하거나 결합된 이물질에 대해 아웃개싱(Outgassing)을 실시한다. 이에 따라, 후속 공정에서 구리 보이드(Cu Void)가 발생하는 것을 방지하게 된다.
다음으로, 노출된 전면에 장벽금속(Barrier Metal)/구리 씨드(Cu Seed)층을 적층하고(S34), 상기 장벽금속/구리 씨드층 상에 구리를 증착한다(S35)
도 4는 본 발명의 실시예에 따른 반도체 소자의 금속 증착 방법에 의해 구리 보이드가 제거된 것을 나타내는 도면으로서, 종래의 기술에 따른 도 2에 비해 구리 보이드가 발생하지 않는 것을 나타낸다.
결국, 본 발명의 실시예는 장벽금속/구리 씨드층 적층 전에 수소 및 질소 가스를 이용하여, 후속적으로 진행되는 구리 증착 전에 아웃개싱을 실시함으로써, 구리 증착 불량을 방지하게 된다.
이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
본 발명에 따르면, 장벽금속/구리 씨드층 적층 전에 수소 및 질소 가스를 이용하여, 후속적으로 진행되는 구리 증착 전에 아웃개싱을 실시하여, 상기 장벽금속/구리 씨드층 증착 시에 아웃개싱에 의한 증착 불량을 방지함으로써, 후속적으로 진행되는 구리 증착 시에 구리 보이드가 발생하는 것을 방지할 수 있다.

Claims (4)

  1. 반도체 소자의 금속 증착 방법에 있어서,
    a) 반도체 소자의 하부 구리 배선 상에 반응성 이온 식각(RIE) 공정에 의해 다마신 구조를 형성하는 단계;
    b) 상기 하부 구리 배선 상에 습식 세정을 진행하여 폴리머(Polymer)를 제거하는 단계;
    c) 노출된 전면에 수소/질소 가스를 주입하여 어닐링(Annealing)을 실시하는 단계;
    d) 노출된 전면에 장벽금속(Barrier Metal)/구리 씨드(Cu Seed)층을 적층하는 단계; 및
    e) 상기 장벽금속/구리 씨드층 상에 구리를 증착하는 단계
    를 포함하는 반도체 소자의 금속 증착 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 c) 단계의 어닐링은 퍼니스(Furnace) 또는 급속 열산화 공정(RTP)에 의해 실시되는 것을 특징으로 하는 반도체 소자의 금속 증착 방법.
  4. 제1항에 있어서,
    상기 c) 단계의 어닐링은 150℃∼450℃의 온도에서 산화막(Oxide) 측벽에 존재하거나 결합된 이물질에 대해 아웃개싱(Outgassing)을 실시하는 것을 특징으로 하는 반도체 소자의 금속 증착 방법.
KR1020040115651A 2004-12-29 2004-12-29 반도체 소자의 금속 증착 방법 KR100613391B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115651A KR100613391B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115651A KR100613391B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 증착 방법

Publications (2)

Publication Number Publication Date
KR20060077015A KR20060077015A (ko) 2006-07-05
KR100613391B1 true KR100613391B1 (ko) 2006-08-17

Family

ID=37169140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115651A KR100613391B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 증착 방법

Country Status (1)

Country Link
KR (1) KR100613391B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9376541B2 (en) 2013-10-10 2016-06-28 Samsung Electronics Co., Ltd. Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package
US10128168B2 (en) 2013-11-18 2018-11-13 Samsung Electronics Co., Ltd. Integrated circuit device including through-silicon via structure and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9376541B2 (en) 2013-10-10 2016-06-28 Samsung Electronics Co., Ltd. Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package
US10128168B2 (en) 2013-11-18 2018-11-13 Samsung Electronics Co., Ltd. Integrated circuit device including through-silicon via structure and method of manufacturing the same
US10777487B2 (en) 2013-11-18 2020-09-15 Samsung Electronics Co., Ltd. Integrated circuit device including through-silicon via structure and method of manufacturing the same

Also Published As

Publication number Publication date
KR20060077015A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
JP4478038B2 (ja) 半導体装置及びその製造方法
JP4832807B2 (ja) 半導体装置
CN100399563C (zh) 半导体元件
JP5739434B2 (ja) 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
US7855438B2 (en) Deep via construction for a semiconductor device
US20090096103A1 (en) Semiconductor device and method for forming barrier metal layer thereof
KR20060120413A (ko) 배선 구조 및 그 형성 방법
US20190139821A1 (en) Advanced beol interconnect architecture
KR100613391B1 (ko) 반도체 소자의 금속 증착 방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP4525534B2 (ja) 半導体装置の製造方法
KR101132700B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100960934B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20100011799A (ko) 반도체 소자의 제조방법
KR100640407B1 (ko) 반도체 소자의 다마신 구조 형성 방법
KR100613290B1 (ko) 반도체 소자의 다마신 구조 형성 방법
KR100657756B1 (ko) 반도체 소자의 듀얼 다마신 구조 형성 방법
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100617047B1 (ko) 반도체 소자의 금속배선 형성방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20060180934A1 (en) Wiring structures for semiconductor devices
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100722

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee