JPS5952850A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS5952850A JPS5952850A JP16348782A JP16348782A JPS5952850A JP S5952850 A JPS5952850 A JP S5952850A JP 16348782 A JP16348782 A JP 16348782A JP 16348782 A JP16348782 A JP 16348782A JP S5952850 A JPS5952850 A JP S5952850A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride film
- plasma cvd
- cvd nitride
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置における多層配線、とくに金属膜
による多層配線の形、成力法に関するものである。
による多層配線の形、成力法に関するものである。
従来のプラズマＣＶＤ窒化膜を多層配線の層間絶縁膜に
用いたときの多層配線の形成方法を第１図（ａ）′〜（
Ｃ）に示す。
用いたときの多層配線の形成方法を第１図（ａ）′〜（
Ｃ）に示す。
まず第１図（ａ）に示す様にシリコン半導体基板１０１
上に酸化膜１０２を形成した上に蒸着法あるいはスパッ
タ法などによシアルミニウム（以下Ｍ）膜を形成し第１
層目のＭ配線層１０３を形成し次に第１図Φ）に示す様
に、これにプラズマデポジション法などにより低温でプ
ラズマＣＶＤ窒化膜１０４を層間絶縁膜として形成し、
これに第１図（Ｃ）に示′すスルーホール１０６を所定
部分に開孔し、さらに、蒸着法あるいはスパッタ法など
によシＡ１膜を形成し第２層目のＭ配線層１０５を形成
する。しかしながら、このように構成される従来の多層
配線では、２層目Ｍ配線の形成後Ｍの軟化点以下の温度
（４００〜５００℃）で熱処理するとＭとプラズマＣＶ
Ｄ窒化膜が相互反応し、第１図（Ｃ）に示す様罠Ｍの消
失１０９ Ｎ、のヒロック１０７、プラズマＣＶＤ窒化
膜のクラック１０８等が発生し、この結果Ｍ配線の断線
、配線層間の短絡が発生し多層配線の信頼性上まことに
好ましく々いものであった。
上に酸化膜１０２を形成した上に蒸着法あるいはスパッ
タ法などによシアルミニウム（以下Ｍ）膜を形成し第１
層目のＭ配線層１０３を形成し次に第１図Φ）に示す様
に、これにプラズマデポジション法などにより低温でプ
ラズマＣＶＤ窒化膜１０４を層間絶縁膜として形成し、
これに第１図（Ｃ）に示′すスルーホール１０６を所定
部分に開孔し、さらに、蒸着法あるいはスパッタ法など
によシＡ１膜を形成し第２層目のＭ配線層１０５を形成
する。しかしながら、このように構成される従来の多層
配線では、２層目Ｍ配線の形成後Ｍの軟化点以下の温度
（４００〜５００℃）で熱処理するとＭとプラズマＣＶ
Ｄ窒化膜が相互反応し、第１図（Ｃ）に示す様罠Ｍの消
失１０９ Ｎ、のヒロック１０７、プラズマＣＶＤ窒化
膜のクラック１０８等が発生し、この結果Ｍ配線の断線
、配線層間の短絡が発生し多層配線の信頼性上まことに
好ましく々いものであった。
上記熱処理は素子と電極とのコンタクト、マた配線層間
のコンタクトを確実にして素子特性の安定化をはかるた
め半導体装置の製造において常用されるものであシ、第
１図（Ｃ）に示す１０７，１０８，１０９等の配線部の
欠陥の発生はＭ配線層に含まれるＨ２Ｏ、Ｎ２．１−１
２ 、ＣＯ等の残留ガスによるもののようであるが、こ
れらの残留ガスの発生やそれにょるＭと窒化膜の反応の
機構の詳細な原因は明確でない。しかしながらＭｉたは
Ｍ合金と、プラズマＣＶＤ窒化膜とを接触せしめ４００
〜５ｏｏ℃の熱処理を行なうと上記欠陥が発生するもの
である。
のコンタクトを確実にして素子特性の安定化をはかるた
め半導体装置の製造において常用されるものであシ、第
１図（Ｃ）に示す１０７，１０８，１０９等の配線部の
欠陥の発生はＭ配線層に含まれるＨ２Ｏ、Ｎ２．１−１
２ 、ＣＯ等の残留ガスによるもののようであるが、こ
れらの残留ガスの発生やそれにょるＭと窒化膜の反応の
機構の詳細な原因は明確でない。しかしながらＭｉたは
Ｍ合金と、プラズマＣＶＤ窒化膜とを接触せしめ４００
〜５ｏｏ℃の熱処理を行なうと上記欠陥が発生するもの
である。
本発明は上記にしめした従来のこのような欠点を改善す
るためＭ層に含まれる残留ガスを除去しＭ配線層とプラ
ズマＣＶＤ窒化膜との相互反応を防止するようにしたも
のであシ、以下この発明の一実施例につき第２図（ａ）
〜（Ｃ）で説明する。
るためＭ層に含まれる残留ガスを除去しＭ配線層とプラ
ズマＣＶＤ窒化膜との相互反応を防止するようにしたも
のであシ、以下この発明の一実施例につき第２図（ａ）
〜（Ｃ）で説明する。
この実施例においても、第２図（ａ）に示すようにシリ
コン半導体基板２０１上に配化膜２０２を形成したのち
、第１層目のＡＰ、配ｆＰ層２０３を形成するまでは前
記従来例と同様に行々われる。次にその後、前記Ａε配
配線２０３上にプラズマデポジション法によシプラズマ
ＣＶＤ窒化膜２０４を形成させる場合、プラズマＣＶＤ
９化欣成長−装置内で１０〜３０分間排気し、真空ベー
ク（２５０〜３５０℃）Ｍ層に含まれる残留ガスを除去
しこののち従来法と同じようにプラズマＣＶＩ）９化膜
２０４を形成し、スルーホール２０６を開孔し第２層の
ＡＵ層２０５を形成するものである。この実施例方法に
よって形成された多層配線においては、４００〜５００
℃の熱処理を行なってもＡｇ層とプラズマＣＶ ］）
窒化膜間の相互反応は発生せず、その結果、各配線層２
０３．２０５間の断線、短絡は発生せず、多層配線の信
頼性を著しく向上するととができた。
コン半導体基板２０１上に配化膜２０２を形成したのち
、第１層目のＡＰ、配ｆＰ層２０３を形成するまでは前
記従来例と同様に行々われる。次にその後、前記Ａε配
配線２０３上にプラズマデポジション法によシプラズマ
ＣＶＤ窒化膜２０４を形成させる場合、プラズマＣＶＤ
９化欣成長−装置内で１０〜３０分間排気し、真空ベー
ク（２５０〜３５０℃）Ｍ層に含まれる残留ガスを除去
しこののち従来法と同じようにプラズマＣＶＩ）９化膜
２０４を形成し、スルーホール２０６を開孔し第２層の
ＡＵ層２０５を形成するものである。この実施例方法に
よって形成された多層配線においては、４００〜５００
℃の熱処理を行なってもＡｇ層とプラズマＣＶ ］）
窒化膜間の相互反応は発生せず、その結果、各配線層２
０３．２０５間の断線、短絡は発生せず、多層配線の信
頼性を著しく向上するととができた。
なお、前記実施例では各配線層にＭを用いた揚台である
が、ＡｌＳｉ 、 ／Ｖ８ ｉＣｕのようなＡＥ金合金
るいはＭ以外の低融点金属でプラズマＣＶ Ｄ ｊＪ化
ｒ＋ｒ；ｉと相互反応を生ずる金属のすべてにも適用可
能である。
が、ＡｌＳｉ 、 ／Ｖ８ ｉＣｕのようなＡＥ金合金
るいはＭ以外の低融点金属でプラズマＣＶ Ｄ ｊＪ化
ｒ＋ｒ；ｉと相互反応を生ずる金属のすべてにも適用可
能である。
以上詳述したように本発明では、多層配線の眉間絶縁膜
としてプラズマＣＶＤ窒化膜を成長させる際、真空ベー
クを行ないＭ層に含まれる残留ガスを除去するだけでＭ
配線層と窒化膜との反応を防止できるのであシ特に半導
体装置の製造において工程数を増加させずに高信頼性の
多層配線を容易に形成できるものである。
としてプラズマＣＶＤ窒化膜を成長させる際、真空ベー
クを行ないＭ層に含まれる残留ガスを除去するだけでＭ
配線層と窒化膜との反応を防止できるのであシ特に半導
体装置の製造において工程数を増加させずに高信頼性の
多層配線を容易に形成できるものである。
第１図（ａ）〜（Ｃ）は各々従来例による多層配線の形
成法を工程順に示す断面図、第２図（ａ）〜（Ｃ）は各
々本発明の実施例における多層配線の形成法を工程順に
示す断面図である。 なお図において、１０１，２０１・・・・−・シリコン
半導体基板、１０２，２０２・・・・・・酸化膜、１０
３，２０３・・・・・・１層目Ｍ配線、１０４，２０４
−・・・・・プラズマＣＶＤ窒化膜、１０５ 、２０５
・・・・・・２層目Ｍ配紳、１０６，２０６・・−・・
・スルーホール、１０７・・・・・・１層目Ｍ配紳上の
ヒロック、１０８・・・・・・プラズマＣＶＤ窒化膜に
発生したクラック、１０９・・・・・・１層目Ｍが消失
した欠陥部、である。 ｔ（１＋ ′ｔｊｊ図 ｔＣ） 第２図
成法を工程順に示す断面図、第２図（ａ）〜（Ｃ）は各
々本発明の実施例における多層配線の形成法を工程順に
示す断面図である。 なお図において、１０１，２０１・・・・−・シリコン
半導体基板、１０２，２０２・・・・・・酸化膜、１０
３，２０３・・・・・・１層目Ｍ配線、１０４，２０４
−・・・・・プラズマＣＶＤ窒化膜、１０５ 、２０５
・・・・・・２層目Ｍ配紳、１０６，２０６・・−・・
・スルーホール、１０７・・・・・・１層目Ｍ配紳上の
ヒロック、１０８・・・・・・プラズマＣＶＤ窒化膜に
発生したクラック、１０９・・・・・・１層目Ｍが消失
した欠陥部、である。 ｔ（１＋ ′ｔｊｊ図 ｔＣ） 第２図
Claims (2)
- （１）半導体基板の主面上に低融点金属による多層配線
層を有し該配線層間にプラズマＣＶＤ窒化膜による層間
絶縁膜を用いた半導体装置の前記プラズマＣＶＤ窒化膜
の形成に際し、プラズマＣＶＤ窒化膜形成装置内で真空
ベーキングを行ない前記低融点金属の表面層に吸着した
残留ガスを排気し、その後プラズマＣＶＤ窒化膜を形成
することを特徴とする多層配線の形成方法。 - （２） 低融点金属がアルミニウムあるいはアルミニ
ウム合金であることを特徴とする特許請求の範囲第（１
）項記載の多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16348782A JPS5952850A (ja) | 1982-09-20 | 1982-09-20 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16348782A JPS5952850A (ja) | 1982-09-20 | 1982-09-20 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5952850A true JPS5952850A (ja) | 1984-03-27 |
Family
ID=15774795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16348782A Pending JPS5952850A (ja) | 1982-09-20 | 1982-09-20 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734026U (ja) * | 1993-11-29 | 1995-06-23 | 株式会社協和機械製作所 | 高架部排雪車 |
-
1982
- 1982-09-20 JP JP16348782A patent/JPS5952850A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734026U (ja) * | 1993-11-29 | 1995-06-23 | 株式会社協和機械製作所 | 高架部排雪車 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP2001223218A (ja) | 半導体装置のタングステンコンタクトプラグの形成方法 | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| JPS5952850A (ja) | 多層配線の形成方法 | |
| JPS5910064B2 (ja) | 多層配線構造の製造方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPS58162051A (ja) | 半導体装置およびその製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPS63308315A (ja) | 半導体装置の製造方法 | |
| JP2000183063A (ja) | 半導体装置及びその製造方法 | |
| JPH05259116A (ja) | 配線形成方法及び配線形成装置 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| TW201901905A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| JPH04171745A (ja) | 集積回路装置の製造方法 | |
| JPH0327526A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06275725A (ja) | 半導体装置の製造方法 | |
| JPS61240659A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPH1055982A (ja) | 半導体装置における接続部構造およびその形成方法 | |
| JPS61268044A (ja) | 半導体装置の製造方法 | |
| JPH0669203A (ja) | 半導体素子の製造方法 |