CN108573943A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN108573943A
CN108573943A CN201810193403.0A CN201810193403A CN108573943A CN 108573943 A CN108573943 A CN 108573943A CN 201810193403 A CN201810193403 A CN 201810193403A CN 108573943 A CN108573943 A CN 108573943A
Authority
CN
China
Prior art keywords
film
antireflection film
semiconductor device
nitride
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810193403.0A
Other languages
English (en)
Inventor
加藤伸二郎
秋野胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN108573943A publication Critical patent/CN108573943A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供半导体装置和半导体装置的制造方法。该半导体装置(10)具有：衬底(1)；布线(6)，其设置在衬底(1)上；由氮化钛构成的反射防止膜(7)，其设置在布线(6)上；以及氧化硅膜(3)，其设置在反射防止膜(7)上，在形成于氧化硅膜(3)的第一开口部(91)以及形成于反射防止膜(7)的第二开口部(92)在俯视观察时重叠的位置处形成有使布线(6)露出而成的焊盘部(8)，在反射防止膜(7)上的与氧化硅膜(3)的对置面和反射防止膜(7)的在第二开口部(92)露出的露出面中的一方或者双方的至少一部分处形成有由与反射防止膜(7)中相比悬挂键较少的金属氮化物构成的悬挂键较少的金属氮化物区域(7a)。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
以往，作为半导体装置，具有设置于衬底上的由铝或者铝合金构成的布线、设置于布线上的由氮化钛构成的反射防止膜、设置于反射防止膜上的氧化硅膜、以及设置于氧化硅膜上的氮化硅膜，在形成于氮化硅膜的开口部、形成于氧化硅膜的开口部以及形成于反射防止膜的开口部在俯视观察时重叠的位置处形成有使布线露出而成的焊盘部。
在这样的半导体装置中，有时由于高温高湿度环境下的伴随着偏压施加的长期可靠性试验(THB)，而导致形成包围开口部的反射防止膜的氮化钛腐蚀。
为了解决该问题，提出了如下的半导体装置：形成反射防止膜的氮化钛不会在开口部内露出。
例如，在专利文献1中提出了半导体装置，该半导体装置具有：第一表面保护膜，其在焊盘上形成有第一开口部；以及形成于焊盘和第一表面保护膜上的第二表面保护膜，其在焊盘上形成有第二开口部，焊盘具有第一导体膜以及形成于第一导体膜上的反射防止膜，在第一开口部的内部区域中内含有第二开口部，在第一开口部的内部区域中去除反射防止膜。
专利文献1：日本特许第5443827号
然而，在专利文献1所示的方法中，为了形成焊盘开口部而需要2次的光刻工序，存在工时会增加这样的问题。
并且，在以往的半导体装置中，特别是在由氮化钛构成的反射防止膜上设置有氧化硅膜的情况下，有时由于高温高湿度环境下的伴随着偏压施加的长期可靠性试验(THB)，而使反射防止膜成为氧化钛从而引起外观不良。
发明内容
本发明是鉴于上述情况而完成的，其课题在于，提供如下的半导体装置及其制造方法：即使在由氮化钛构成的反射防止膜上设置有氧化硅膜，也不容易产生形成反射防止膜的氮化钛的氧化，能够通过1次的光刻工序来形成焊盘开口部。
为了解决上述课题，本发明者反复专心研究。
其结果为，发现如下情况而想到了本发明：只要在设置于反射防止膜上的氧化膜与反射防止膜的对置面和反射防止膜的在开口部露出的露出面中的一方或者双方的至少一部分处形成与反射防止膜中相比悬挂键(未結合手)较少的金属氮化物区域即可。
另外，以下，有时为了消除冗余，简记为“悬挂键较少的金属氮化物区域”，来取代记为“与反射防止膜中相比悬挂键较少的金属氮化物区域”。
即，本发明涉及以下的事项。
一种半导体装置，其特征在于，该半导体装置具有：衬底；布线，其设置在所述衬底上；由氮化钛构成的反射防止膜，其设置在所述布线上；以及氧化硅膜，其设置在所述反射防止膜上，在形成于所述氧化硅膜的第一开口部以及形成于所述反射防止膜的第二开口部在俯视观察时重叠的位置处形成有使所述布线露出而成的焊盘部，在所述反射防止膜上的与所述氧化硅膜的对置面和所述反射防止膜的在所述第二开口部露出的露出面中的一方或者双方的至少一部分处形成有与所述反射防止膜中相比悬挂键较少的金属氮化物区域。
一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有如下的工序：布线工序，在衬底上形成布线；反射防止膜形成工序，在所述布线上，通过使用了氩气和氮气的反应性溅射法来形成由氮化钛构成的反射防止膜；在所述反射防止膜上，通过与所述反射防止膜的形成时相比增加了氮气相对于氩气的比例的反应性溅射法，来形成与所述反射防止膜中相比悬挂键较少的金属氮化物膜的工序；氧化膜形成工序，在所述悬挂键较少的金属氮化物膜上形成氧化硅膜；以及开口部形成工序，贯穿所述氧化硅膜、所述悬挂键较少的金属氮化物膜以及所述反射防止膜而设置开口，所述开口在底面使所述布线露出。
一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有如下的工序：布线工序，在衬底上形成布线；反射防止膜形成工序，在所述布线上形成由氮化钛构成的反射防止膜；通过对所述反射防止膜的表面进行氮化处理，来形成与所述反射防止膜中相比悬挂键较少的金属氮化物膜的工序；氧化膜形成工序，在所述悬挂键较少的金属氮化物膜上形成氧化硅膜；以及开口部形成工序，贯穿所述氧化硅膜、所述悬挂键较少的金属氮化物膜以及所述反射防止膜而设置开口，所述开口在底面使所述布线露出。
一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有如下的工序：布线工序，在衬底上形成布线；反射防止膜形成工序，在所述布线上形成由氮化钛构成的反射防止膜；氧化膜形成工序，在所述反射防止膜上形成氧化硅膜；开口部形成工序，贯穿所述氧化硅膜和所述反射防止膜而设置开口，所述开口在底面使所述布线露出；以及通过对在所述开口内露出的所述反射防止膜进行氮化处理，来形成与所述反射防止膜中相比悬挂键较少的金属氮化物区域的工序。
发明效果
在本发明的半导体装置中，在反射防止膜上的与氧化硅膜的对置面和反射防止膜的在形成于反射防止膜的开口部露出的露出面中的一方或者双方的至少一部分处形成有与反射防止膜中相比悬挂键较少的金属氮化物区域。因此，不容易产生形成反射防止膜的氮化钛的氧化，得到高可靠性。
并且，本发明的半导体装置能够通过1次的光刻工序来形成焊盘开口部，在生产性上优越。
附图说明
图1是示出本发明的半导体装置的一例的剖面示意图。
图2是用于说明图1所示的半导体装置的制造方法的一例的工序图。
图3是用于说明图1所示的半导体装置的制造方法的一例的工序图。
图4是用于说明图1所示的半导体装置的制造方法的一例的工序图。
图5是用于说明图1所示的半导体装置的制造方法的一例的工序图。
图6是用于说明图1所示的半导体装置的制造方法的一例的工序图。
图7是用于说明图1所示的半导体装置的制造方法的另一例的工序图。
图8是用于说明图1所示的半导体装置的制造方法的另一例的工序图。
图9是示出本发明的半导体装置的另一例的剖面示意图。
图10是用于说明图9所示的半导体装置的制造方法的一例的工序图。
图11是用于说明图9所示的半导体装置的制造方法的一例的工序图。
图12是用于说明图9所示的半导体装置的制造方法的一例的工序图。
图13是用于说明图9所示的半导体装置的制造方法的一例的工序图。
图14是示出本发明的半导体装置的另一例的剖面示意图。
标号说明
1：衬底；2：层间绝缘膜；3：氧化硅膜；4：保护膜；5：层叠体；6：布线；7：反射防止膜；7a、7b、7c：悬挂键较少的金属氮化物区域；8：焊盘部；10、20、30：半导体装置；71：金属氮化物膜；91：第一开口部；92：第二开口部；93：第三开口部。
具体实施方式
本发明者专心研究的结果为，得到以下所示的见解。
即，调查了如下情况：在以往的半导体装置中，由于进行高温高湿度环境下的伴随着偏压施加的长期可靠性试验(THB)而产生的氮化钛的腐蚀。其结果为，获知了如下情况：在布线上依次设置有由氮化钛构成的反射防止膜和氧化硅膜，当在形成于氧化硅膜的第一开口部以及形成于反射防止膜的第二开口部在俯视观察时重叠的位置处形成有使布线露出而成的焊盘部的情况下，氮化钛从反射防止膜上的与氧化硅膜的对置面的开口部(权利要求书中的第二开口部)侧氧化。
推定为反射防止膜上的与氧化硅膜的对置面处的氧化是由于反射防止膜中的钛原子与穿过氧化硅膜的水分反应而产生的。并且，推定为反射防止膜的在第二开口部露出的露出面处的氧化是由于反射防止膜中的钛原子与侵入到第二开口部的水分反应而产生的。
因此，本发明者着眼于反射防止膜中的钛原子的悬挂键而反复研究。通常情况下，在由氮化钛构成的反射防止膜的表面的钛原子中存在未与氮结合的悬挂键。未与氮结合的钛原子的悬挂键的反应性较高，因此与穿过氧化膜中的水分或者侵入到第二开口部的水分容易反应。
由此，推定为，要想防止由氮化钛构成的反射防止膜的氧化，降低在反射防止膜的容易氧化的面上存在的未与氮结合的钛原子的悬挂键的数量是有效的。
例如能够通过对反射防止膜的容易氧化的面进行氮化处理而使未与氮结合的钛原子的悬挂键与氮原子结合而降低未与氮结合的钛原子的悬挂键的数量。这样得到的反射防止膜的钛原子的悬挂键的数量被降低后的面成为与反射防止膜中相比悬挂键较少的金属氮化物区域。
并且，推定为，要想防止由氮化钛构成的反射防止膜的氧化，在反射防止膜的容易氧化的面上设置与反射防止膜中相比悬挂键较少的金属氮化物区域也是有效的。在该情况下，推定为在氮化钛中存在的未与氮结合的钛原子与从开口部穿过设置于反射防止膜上的氧化硅膜中而侵入的水分或者侵入到第二开口部的水分的反应因悬挂键较少的金属氮化物区域而受到阻碍。
作为形成悬挂键较少的金属氮化物区域的氮化物，例如列举出通过增加氮气相对于氩气的比例的反应性溅射法而得到的氮化物等。作为能够通过比通常进一步增加了氮气相对于氩气的比例的反应性溅射法来形成的氮化物，具体而言，列举出氮化钛、氮化钽，氮化钼、氮化钨等。
这样，本发明者发现如下情况而想到了本发明，在反射防止膜上的与氧化硅膜的对置面和反射防止膜的在第二开口部露出的露出面的一方或者双方的至少一部分处形成悬挂键较少的金属氮化物区域，而使反射防止膜中的未与氮结合的钛原子的悬挂键与穿过氧化硅膜中的水分或者侵入到第二开口部的水分的反应不容易产生，由此能够防止氮化钛的氧化。
以下，关于本发明，一边参照附图一边详细地进行说明。关于以下的说明所使用的附图，为了容易理解本发明的特征，有时为了方便而放大地示出作为特征的部分，各结构要素的尺寸比率等有时与实际不同。并且，在以下的说明中例示出的材料、尺寸等是一例，本发明不限于此，能够在实现本发明的效果的范围内适当变更而实施。
＜第一实施方式＞
[半导体装置]
图1是示出本发明的半导体装置的一例的剖面示意图。
本实施方式的半导体装置10具有衬底1、隔着层间绝缘膜2而设置在衬底1上的布线6、设置在布线6上的反射防止膜7、设置在反射防止膜7上的氧化硅膜3以及设置在氧化硅膜3上的保护膜4。
如图1所示，在本实施方式的半导体装置10中，在形成于氧化硅膜3的第一开口部91、形成于反射防止膜7的第二开口部92以及形成于保护膜4的第三开口部93在俯视观察时重叠的位置处，形成使布线6露出而成的焊盘部8。
在图1所示的半导体装置10中，在反射防止膜7上的与氧化硅膜3的对置面的整个区域中形成有与反射防止膜7中相比悬挂键较少的金属氮化物区域7a。
作为衬底1，能够使用由硅等公知的材料构成的结构。
作为层间绝缘膜2，能够使用以SiO2膜、TEOS(原硅酸四乙酯(Si(OC2H5)4))为原料的氧化膜等公知的绝缘膜。
氧化硅膜3被设置为在上表面上覆盖反射防止膜7以及供悬挂键较少的金属氮化物区域7a设置的布线6。
作为氧化硅膜3，具体而言，能够使用以SiO2膜、TEOS为原料的氧化膜等。
氧化硅膜3的厚度优选为更优选为左右。
作为保护膜4，能够使用氮化硅膜、氮氧化硅膜等，优选使用氮化硅膜。在图1所示的半导体装置10中，由于在保护膜4与反射防止膜7之间设置有氧化硅膜3，因此与保护膜4和反射防止膜7接触的情况相比较，能够缓和保护膜4与反射防止膜7之间的应力。其结果为，在图1所示的半导体装置10中，反射防止膜7、氧化硅膜3与保护膜4的紧贴性良好而优选。
保护膜4的厚度优选为更优选为左右。
布线6由铝或者铝合金构成。作为铝合金，例如列举出铝与硅、铜的合金、铝与铜的合金、铝与硅的合金等。
布线6的厚度优选为更优选为左右。
反射防止膜7还作为布线发挥功能。反射防止膜7由氮化钛构成。
反射防止膜7的厚度优选为更优选为左右。
悬挂键较少的金属氮化物区域7a也与布线6和反射防止膜7一同作为布线发挥功能。悬挂键较少的金属氮化物区域7a可以由1层金属氮化物膜形成，也可以是由多层金属氮化物膜形成的层叠膜。
作为形成悬挂键较少的金属氮化物区域7a的金属氮化物，例如列举出通过后述的方法来形成的氮化钛、氮化钽、氮化钼、氮化钨等。关于形成悬挂键较少的金属氮化物区域7a的金属氮化物，为了能够通过后述的方法而容易地形成，优选为氮化钛。
[半导体装置的制造方法]
(第一制造方法)
接着，作为本发明的半导体的制造方法的一例，举例说明图1所示的半导体装置的制造方法。图2～图6是用于说明图1所示的半导体装置的制造方法的一例的工序图。
在制造图1所示的半导体装置10时，首先在衬底1的一方的主面上形成由层间绝缘膜2、布线6、反射防止膜7、金属氮化物膜71构成的层叠体5。
具体而言，如图2所示，在衬底1上通过CVD(Chemical Vapor Deposition：化学气相沉积)法等来形成层间绝缘膜2。然后，在层间绝缘膜2上通过溅射法等来形成布线6(布线工序)。
接着，如图3所示，在布线6上通过使用氩气(Ar)和氮气(N2)的反应性溅射法来形成由氮化钛构成的反射防止膜7(反射防止膜形成工序)。
形成反射防止膜7时的氮气相对于氩气的比例(Ar：N2)按照流量比例如优选为1：2～1：5，优选为3：7左右。当使氮增加到上述比例(Ar：N2)1：2以上时，形成反射防止膜7的氮化钛中的未与氮结合的悬挂键的数量不会过多。当使氮减少到上述比例(Ar：N2)1：5以下时，能够以充分快的成膜速度形成反射防止膜7，得到优越的生产性。
接着，在反射防止膜7上，通过与反射防止膜7的形成时相比增加了氮气相对于氩气的比例的反应性溅射法来形成金属氮化物膜71(形成悬挂键较少的金属氮化物膜的工序)。通过与反射防止膜7的形成时相比增加氮气相对于氩气的比例，能够得到与反射防止膜7中的钛原子的悬挂键相比悬挂键较少的金属氮化物膜71。
在形成悬挂键较少的金属氮化物膜的工序中，优选通过使用含有钛的靶的反应性溅射法，来形成氮化钛膜作为金属氮化物膜71。由此，使用在形成反射防止膜7时使用的靶，能够与反射防止膜7的形成连续地形成金属氮化物膜71，能够容易地形成金属氮化物膜71。
作为金属氮化物膜71形成氮化钛膜时的氮气相对于氩气的比例(Ar：N2)按照流量比例如优选为1：8～1：10，优选为1：9左右。当使氮增加到上述比例(Ar：N2)1：8以上时，容易得到未与氮结合的钛原子的悬挂键的数量较少的氮化钛膜。当使氮减少到上述比例(Ar：N2)1：10以下时，能够以充分快的成膜速度形成金属氮化膜71，能够得到优越的生产性。
在形成悬挂键较少的金属氮化物膜的工序中，作为靶，也可以取代含有钛的结构，而使用含有从钽、钼、钨中所选择1种金属的结构。在该情况下，作为金属氮化物膜71，能够形成从氮化钽、氮化钼、氮化钨中所选择的1种金属氮化膜。
作为金属氮化物膜71形成上述任意的金属氮化膜时的氮气相对于氩气的比例(Ar：N2)按照流量比例如优选为1：8～1：10，优选为1：9。当使氮增加到上述比例(Ar：N2)1：8以上时，容易得到未与氮结合的金属原子的结合键的数量较少的金属氮化膜。当使氮减少到上述比例(Ar：N2)1：10以下时，能够以充分快的成膜速度形成金属氮化物膜71，能够得到优越的生产性。
接着，如图4所示，使用以往公知的光刻法和蚀刻法而将布线6、反射防止膜7和金属氮化物膜71构图为规定的形状。在图1所示的例子中，通过将布线6、反射防止膜7和金属氮化物膜71构图为相同形状，来形成由布线6、反射防止膜7和金属氮化物膜71构成的布线层。
接着，如图5所示，在由布线6、反射防止膜7和金属氮化物膜71构成的布线层上，以覆盖布线层的方式通过等离子CVD法等来形成氧化硅膜3(氧化膜形成工序)。
接着，如图6所示，在氧化硅膜3上，通过等离子CVD法等来形成保护膜4(保护膜形成工序)。
接着，使用以往公知的光刻法和蚀刻法而贯穿保护膜4、氧化硅膜3、金属氮化物膜71和反射防止膜7而设置开口，所述开口在底面使布线6露出(开口部形成工序)。由此，如图1所示，在形成于氧化硅膜3的第一开口部91、形成于反射防止膜7的第二开口部92以及形成于保护膜4的第三开口部93在俯视观察时重叠的位置处形成有使布线6露出而成的焊盘部8。
通过以上的工序而得到图1所示的半导体装置10。
本实施方式的半导体装置10的制造方法在反射防止膜形成工序后、氧化膜形成工序前具有如下的工序：在反射防止膜7上，通过与反射防止膜7的形成时相比增加了氮气相对于氩气的比例的反应性溅射法，来形成与反射防止膜中相比悬挂键较少的金属氮化物膜71。因此，通过在形成悬挂键较少的金属氮化物膜71的工序后，依次进行氧化膜形成工序和开口部形成工序，而得到如下的图1所示的半导体装置10：在反射防止膜7上的与氧化硅膜3的对置面的整个区域中，形成有由与反射防止膜7中相比悬挂键较少的金属氮化物膜71构成的悬挂键较少的金属氮化物区域7a。
并且，关于本实施方式的半导体装置10的制造方法，由于不需要用于形成悬挂键较少的金属氮化物区域7a的曝光工序，因此能够高效率地形成悬挂键较少的金属氮化物区域7a，生产性良好。
(第二制造方法)
图1所示的半导体装置10的制造方法不限于上述的第一制造方法，例如也可以通过以下所示的第二制造方法来制造。
图7和图8是用于说明图1所示的半导体装置的制造方法的另一例的工序图。
以下所示的第二制造方法与上述的第一制造方法不同的点是形成悬挂键较少的金属氮化物膜的工序。即，与上述的第一制造方法同样，如图7所示，进行在布线6上形成反射防止膜7(反射防止膜形成工序)之前的各工序。然后，在氧化膜形成工序前，如图8所示，通过对反射防止膜7的表面进行氮化处理，而作为悬挂键较少的金属氮化物膜71形成氮化钛膜(形成悬挂键较少的金属氮化物膜的工序)。
形成悬挂键较少的金属氮化物膜的工序中的氮化处理优选为含氮气氛中的热处理、或者使用了含氮气体的等离子处理。在氮化处理中使用的含氮气体，优选使用氮气和/或氨气，尤其优选使用氮气。
作为含氮气氛中的热处理，例如列举出在含氮气氛中在350℃～650℃下保持1分钟左右的热处理(RTA(Rapid Thermal Annealing：快速热退火))等。
作为等离子处理，列举出在含氮气氛中使用等离子蚀刻装置而进行的处理等。
上述的第二制造方法在反射防止膜形成工序后、氧化膜形成工序前具有如下的工序：在反射防止膜7的表面上形成进行氮化处理的悬挂键较少的金属氮化物膜。因此，在形成悬挂键较少的金属氮化物膜的工序后，依次进行氧化膜形成工序和开口部形成工序，由此得到如下的图1所示的半导体装置10：在反射防止膜7上的与氧化硅膜3的对置面的整个区域中形成有悬挂键较少的金属氮化物区域7a。
并且，在第二制造方法中，不需要用于形成悬挂键较少的金属氮化物区域7a的曝光工序，因此能够高效率地形成悬挂键较少的金属氮化物区域7a，生产性良好。
另外，第二制造方法中的形成悬挂键较少的金属氮化物膜的工序也可以根据需要而在上述的第一制造方法中的形成悬挂键较少的金属氮化物膜的工序后、氧化膜形成工序前进行。
在该情况下，在反射防止膜7上，作为金属氮化物膜71，形成通过第一制造方法来形成的膜与通过第二制造方法来形成的膜的层叠膜。
＜第二实施方式＞
[半导体装置]
图9是示出本发明的半导体装置的另一例的剖面示意图。
图9所示的本实施方式的半导体装置20与第一实施方式的半导体装置10不同的点仅仅是悬挂键较少的金属氮化物区域所形成的位置。因此，在本实施方式中，省略关于与第一实施方式的半导体装置10相同的部件的说明。
在图1所示的半导体装置10中，在反射防止膜7上的与氧化硅膜3的对置面的整个区域中形成有悬挂键较少的金属氮化物区域7a，但在图9所示的半导体装置20中，在第二开口部92露出的反射防止膜7的露出面的整个区域中形成有悬挂键较少的金属氮化物区域7b。
作为形成悬挂键较少的金属氮化物区域7b的金属氮化物，只要是与反射防止膜7中相比悬挂键较少的金属氮化物即可，例如列举出通过后述的方法来形成的氮化钛。
[半导体装置的制造方法]
接着，举例说明图9所示的半导体装置的制造方法。图10～图13是用于说明图9所示的半导体装置的制造方法的一例的工序图。
在制造图9所示的半导体装置20时，首先，与制造图1所示的半导体装置10时同样地进行反射防止膜形成工序以前的各工序。
接着，如图10所示，使用以往公知的光刻法和蚀刻法而将布线6和反射防止膜7构图为规定的形状。在图9所示的例子中，通过将布线6和反射防止膜7构图为相同形状，来形成由布线6和反射防止膜7构成的布线层。
接着，如图11所示，在由布线6和反射防止膜7构成的布线层上，以覆盖布线层的方式通过等离子CVD法等来形成氧化硅膜3(氧化膜形成工序)。
接着，如图12所示，在氧化硅膜3上，通过等离子CVD法等来形成保护膜4(保护膜形成工序)。
接着，如图13所示，使用光刻法和蚀刻法而贯穿保护膜4、氧化硅膜3和反射防止膜7而设置开口，所述开口在底面使布线6露出(在图13所示的例子中，第一开口部91、第二开口部92、第三开口部93)(开口部形成工序)。由此，如图13所示，在形成于氧化硅膜3的第一开口部91、形成于反射防止膜7的第二开口部92以及形成于保护膜4的第三开口部93在俯视观察时重叠的位置处形成使布线6露出而成的焊盘部8。
接着，通过对在第二开口部92内露出的反射防止膜7进行氮化处理(形成悬挂键较少的金属氮化物区域的工序)，而如图9所示，在第二开口部92内露出的反射防止膜7的露出面成为与反射防止膜7中相比悬挂键较少的金属氮化物区域7b。
形成悬挂键较少的金属氮化物区域的工序中的氮化处理在图1所示的半导体装置10的制造工序中，能够与进行氮化处理的情况同样地进行。
通过以上的工序而得到图9所示的半导体装置20。
本实施方式的半导体装置20的制造方法在开口部形成工序后，具有如下的工序：在第二开口部92内露出的反射防止膜7中形成进行氮化处理的悬挂键较少的金属氮化物区域。因此，在形成悬挂键较少的氮化物区域的工序后，得到如下的图9所示的半导体装置20：在第二开口部92露出的露出面的整个区域中形成有由与反射防止膜7中相比悬挂键较少的金属氮化物膜构成的悬挂键较少的金属氮化物区域7b。
并且，关于本实施方式的半导体装置20的制造方法，由于不需要用于形成悬挂键较少的金属氮化物区域7b的曝光工序，因此能够高效率地形成悬挂键较少的金属氮化物区域7b，生产性良好。
＜第三实施方式＞
[半导体装置]
图14是示出本发明的半导体装置的另一例的剖面示意图。
图14所示的本实施方式的半导体装置30与第一实施方式的半导体装置10不同的点仅仅是悬挂键较少的金属氮化物区域所形成的位置。因此，在本实施方式中，省略关于与第一实施方式的半导体装置10相同的部件的说明。
在图1所示的半导体装置10中，在反射防止膜7上的与氧化硅膜3的对置面的整个区域中形成有悬挂键较少的金属氮化物区域7a，但在图14所示的半导体装置30中，不仅在反射防止膜7上的与氧化硅膜3的对置面上，而且在第二开口部92露出的反射防止膜7的露出面的整个区域中也形成有悬挂键较少的金属氮化物区域7c。
并且，悬挂键较少的金属氮化物区域7c可以由1种金属氮化物膜形成，也可以由多种金属氮化物膜形成。作为由多种金属氮化物膜形成的悬挂键较少的金属氮化物区域7c，例如列举出反射防止膜7上的与氧化硅膜3的对置面和在第二开口部92露出的反射防止膜7的露出面由不同的金属氮化物膜形成的结构。
悬挂键较少的金属氮化物区域7c中的、形成反射防止膜7上的与氧化硅膜3的对置面的金属氮化物，列举出与第一实施方式的半导体装置10的悬挂键较少的金属氮化物区域7a相同的金属氮化物。
并且，作为悬挂键较少的金属氮化物区域7c中的、形成了在第二开口部92露出的反射防止膜7的露出面的金属氮化物，列举出与第二实施方式的半导体装置20的悬挂键较少的金属氮化物区域7b相同的金属氮化物。
[半导体装置的制造方法]
接着，举例说明图14所示的半导体装置的制造方法。在制造图14所示的半导体装置30时，首先，通过上述的第一制造方法和第二制造方法中的一个方法来制造图1所示的第一实施方式的半导体装置10。
接着，对图1所示的第一实施方式的半导体装置10进行与在制造第二实施方式的半导体装置20时进行的形成悬挂键较少的金属氮化物区域的工序相同的形成悬挂键较少的金属氮化物区域的工序。由此，如图14所示，反射防止膜7上的与氧化硅膜3的对置面和在第二开口部92露出的反射防止膜7的露出面成为由与反射防止膜7中相比悬挂键较少的金属氮化物膜构成的悬挂键较少的金属氮化物区域7c。
通过以上的工序而得到图14所示的半导体装置30。
本实施方式的半导体装置30的制造方法具有如下的工序：在第一实施方式的半导体装置10的开口内露出的反射防止膜7中形成进行氮化处理的悬挂键较少的金属氮化物区域。因此，得到如下的图14所示的半导体装置30：在反射防止膜7上的与氧化硅膜3的对置面和在第二开口部92露出的反射防止膜7的露出面的整个区域中，形成有由与反射防止膜7中相比悬挂键较少的金属氮化物膜构成的悬挂键较少的金属氮化物区域7c。
并且，关于本实施方式的半导体装置30的制造方法，由于不需要用于形成悬挂键较少的金属氮化物区域7c的曝光工序，因此能够高效率地形成悬挂键较少的金属氮化物区域7c，生产性良好。
本发明的半导体装置不限于上述的第一实施方式～第三实施方式的半导体装置10、20、30。例如，悬挂键较少的金属氮化物区域只要设置于反射防止膜7上的与氧化硅膜3的对置面和在第二开口部92露出的反射防止膜7的露出面的一方或者双方的至少一部分即可。
并且，在上述的第一和第三实施方式的半导体装置10、30中，举例说明了具有由布线6、反射防止膜7和悬挂键较少的金属氮化物区域构成的(在第二实施方式中，由布线6和反射防止膜7构成的)1层布线层的情况，但除了上述的布线层之外，也可以包含由公知的材料构成的1层以上的布线层。在设置有多个布线层的情况下，由布线6、反射防止膜7和悬挂键较少的金属氮化物区域构成的(在第二实施方式中，由布线6和反射防止膜7构成的)布线层优选为最上层的布线层。
并且，在本发明的半导体装置中，也可以根据用途而包含还具有各种功能的层。
【实施例】
以下，通过实施例而使本发明的效果更清楚。另外，本发明不限于以下的实施例，能够在不变更其主旨的范围内适当变更而实施。
(实施例1)
通过以下所示的制造方法而得到图1所示的实施例1的半导体装置。
首先，如图2所示，在由硅构成的衬底1上，通过CVD法来形成由SiO2膜构成的层间绝缘膜2。然后，在层间绝缘膜2上，通过溅射法来形成由铝、Si和铜的合金构成的厚度的布线6(布线工序)。
接着，如图3所示，在布线6上使用含有钛的靶，通过使用氩气(Ar)和氮气(N2)的反应性溅射法来形成由氮化钛构成的厚度的反射防止膜7(反射防止膜形成工序)。关于形成反射防止膜7时的氮气相对于氩气的比例(Ar：N2)，体积比为3：7。
接着，在反射防止膜7上，将氮气相对于氩气的比例(Ar：N2)按照体积比设为1：9，与反射防止膜7的形成连续地，通过反应性溅射法来形成由氮化钛膜构成的金属氮化物膜71(形成悬挂键较少的金属氮化物膜的工序)。
接着，如图4所示，使用光刻法和蚀刻法而图案形成布线6、反射防止膜7和金属氮化物膜71，形成了由布线6、反射防止膜7和金属氮化物膜71构成的布线层。
接着，如图5所示，在由布线6、反射防止膜7和金属氮化物膜71构成的布线层上，以覆盖布线层的方式通过等离子CVD法来形成由SiO2膜构成的厚度的氧化硅膜3(氧化膜形成工序)。
接着，如图6所示，在氧化硅膜3上，通过等离子CVD法来形成由氮化硅膜构成的厚度的保护膜4(保护膜形成工序)。
接着，使用光刻法和蚀刻法而贯穿保护膜4、氧化硅膜3、金属氮化物膜71和反射防止膜7而设置开口，所述开口在底面使布线6露出(开口部形成工序)，形成焊盘部8。
通过以上的工序而得到图1所示的实施例1的半导体装置10。
(实施例2)
取代在制造实施例1的半导体装置10时进行的形成悬挂键较少的金属氮化物膜的工序，进行以下所示的形成悬挂键较少的金属氮化物膜的工序，除此以外，与实施例1同样地得到实施例2的半导体装置10。
在实施例2中，作为形成悬挂键较少的金属氮化物膜的工序，对反射防止膜7的表面进行氮化处理。作为氮化处理，在氮气氛中进行在350℃下保持1分钟的热处理。
(实施例3)
通过以下所示的制造方法而得到图9所示的实施例3的半导体装置。
与实施例1同样地进行反射防止膜形成工序以前的各工序。接着，如图10所示，使用光刻法和蚀刻法而图案形成布线6和反射防止膜7，形成由布线6和反射防止膜7构成的布线层。
接着，在由布线6和反射防止膜7构成的布线层上，与实施例1同样地依次形成氧化硅膜3和保护膜4。
接着，使用光刻法和蚀刻法而贯穿保护膜4、氧化硅膜3和反射防止膜7而设置开口，所述开口在底面使布线6露出(开口部形成工序)，形成焊盘部8。
接着，对在第二开口部92内露出的反射防止膜7进行与实施例2的形成悬挂键较少的金属氮化物膜的工序中的氮化处理相同的氮化处理，得到图9所示的实施例3的半导体装置20。
(实施例4)
对实施例1的半导体装置10进行与在制造实施例3的半导体装置20时进行的形成悬挂键较少的金属氮化物膜的工序中的氮化处理相同的氮化处理，得到图14所示的实施例4的半导体装置30。
(比较例1)
除了不进行形成悬挂键较少的金属氮化物膜的工序之外，与实施例1同样地进行而得到比较例1的半导体装置。
对于这样得到的实施例1～4、比较例1的半导体装置，进行以下所示的高温高湿度环境下的伴随着偏压施加的长期可靠性试验(THB)，评价外观。
“长期可靠性试验(THB)”
将实施例1～4、比较例1的半导体装置分别安装于封装件，形成了22个样本。并且，在温度85℃、湿度(RH)85％的环境下，对于各样本施加了1000小时的电压。然后，将封装件开封，通过显微镜来观察焊盘部周边，按照下述的基准来进行了外观检查。
“基准”
外观良好：在焊盘部或者其周边不存在腐蚀、剥离、变色
外观不良(NG)：在焊盘部或者其周边存在腐蚀、剥离、变色
长期可靠性试验(THB)后的实施例1～4、比较例1的半导体装置中的外观不良的数量如下所述。即，实施例1～实施例4的(外观不良数/全样本数)都是0/22，比较例1的(外观不良数/全样本数)为3/22。
长期可靠性试验(THB)的结果为，可知实施例1～4的半导体装置与比较例1的半导体装置相比较，可靠性较高。推定为这是因为通过在实施例1～4的半导体装置中形成悬挂键较少的金属氮化物区域而防止形成反射防止膜的氮化钛的氧化。
并且，在实施例1～4的半导体装置中，特别是在反射防止膜7上的与氧化硅膜3的对置面与在第二开口部92露出的反射防止膜7的露出面双方的整个区域中形成悬挂键较少的金属氮化物区域的实施例4的半导体装置，虽然在该长期可靠性试验中不存在差别，但认为可靠性更高。

Claims (10)

1.一种半导体装置，其特征在于，该半导体装置具有：
衬底；
布线，其设置在所述衬底上；
由氮化钛构成的反射防止膜，其设置在所述布线上；以及
氧化硅膜，其设置在所述反射防止膜上，
在形成于所述氧化硅膜的第一开口部以及形成于所述反射防止膜的第二开口部在俯视观察时重叠的位置处形成有使所述布线露出而成的焊盘部，
在所述反射防止膜上的与所述氧化硅膜的对置面和所述反射防止膜的在所述第二开口部露出的露出面中的一方或者双方的至少一部分处形成有与所述反射防止膜中相比悬挂键较少的金属氮化物区域。
2.根据权利要求1所述的半导体装置，其中，
在所述对置面形成有所述悬挂键较少的金属氮化物区域。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述悬挂键较少的金属氮化物区域由氮化钛、氮化钽、氮化钼、氮化钨中的任意氮化物形成。
4.根据权利要求1或2所述的半导体装置，其特征在于，
在所述氧化硅膜上设置有由氮化硅膜构成的保护膜，
在形成于所述保护膜的第三开口部、所述第一开口部以及所述第二开口部在俯视观察时重叠的位置处形成有所述焊盘部。
5.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有如下的工序：
布线工序，在衬底上形成布线；
反射防止膜形成工序，在所述布线上，通过使用了氩气和氮气的反应性溅射法来形成由氮化钛构成的反射防止膜；
在所述反射防止膜上，通过与所述反射防止膜的形成时相比增加了氮气相对于氩气的比例的反应性溅射法，来形成与所述反射防止膜中相比悬挂键较少的金属氮化物膜的工序；
氧化膜形成工序，在所述悬挂键较少的金属氮化物膜上形成氧化硅膜；以及
开口部形成工序，贯穿所述氧化硅膜、所述悬挂键较少的金属氮化物膜以及所述反射防止膜而设置开口，所述开口在底面使所述布线露出。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在形成所述悬挂键较少的金属氮化物膜的工序中，通过使用了含有钛的靶的反应性溅射法来形成氮化钛膜。
7.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有如下的工序：
布线工序，在衬底上形成布线；
反射防止膜形成工序，在所述布线上形成由氮化钛构成的反射防止膜；
通过对所述反射防止膜的表面进行氮化处理，来形成与所述反射防止膜中相比悬挂键较少的金属氮化物膜的工序；
氧化膜形成工序，在所述悬挂键较少的金属氮化物膜上形成氧化硅膜；以及
开口部形成工序，贯穿所述氧化硅膜、所述悬挂键较少的金属氮化物膜以及所述反射防止膜而设置开口，所述开口在底面使所述布线露出。
8.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有如下的工序：
布线工序，在衬底上形成布线；
反射防止膜形成工序，在所述布线上形成由氮化钛构成的反射防止膜；
氧化膜形成工序，在所述反射防止膜上形成氧化硅膜；
开口部形成工序，贯穿所述氧化硅膜和所述反射防止膜而设置开口，所述开口在底面使所述布线露出；以及
通过对在所述开口内露出的所述反射防止膜进行氮化处理，来形成与所述反射防止膜中相比悬挂键较少的金属氮化物区域的工序。
9.根据权利要求7或8所述的半导体装置的制造方法，其特征在于，
所述氮化处理是含氮气氛中的热处理、或者使用了含氮气体的等离子处理。
10.根据权利要求5至8中的任一项所述的半导体装置的制造方法，其特征在于，
在所述氧化膜形成工序后，具有保护膜形成工序，在所述保护膜形成工序中，在所述氧化硅膜上设置由氮化硅膜构成的保护膜，
在所述开口部形成工序中，贯穿所述保护膜而设置开口，所述开口在底面使所述布线露出。
CN201810193403.0A 2017-03-14 2018-03-09 半导体装置和半导体装置的制造方法 Withdrawn CN108573943A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017048802A JP6783689B2 (ja) 2017-03-14 2017-03-14 半導体装置および半導体装置の製造方法
JP2017-048802 2017-03-14

Publications (1)

Publication Number Publication Date
CN108573943A true CN108573943A (zh) 2018-09-25

Family

ID=63520317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810193403.0A Withdrawn CN108573943A (zh) 2017-03-14 2018-03-09 半导体装置和半导体装置的制造方法

Country Status (4)

Country Link
US (2) US10607954B2 (zh)
JP (1) JP6783689B2 (zh)
CN (1) CN108573943A (zh)
TW (1) TW201901905A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275863A (en) 1975-12-20 1977-06-25 Kikumi Shidori Constant ouantity cleanser feeder for washer
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP5443827B2 (ja) 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
EP3182443B1 (en) * 2014-08-11 2019-12-18 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20180269171A1 (en) 2018-09-20
TW201901905A (zh) 2019-01-01
JP6783689B2 (ja) 2020-11-11
US20200185343A1 (en) 2020-06-11
US10978414B2 (en) 2021-04-13
JP2018152507A (ja) 2018-09-27
US10607954B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
TWI330397B (en) A method of fabricating interconnect
JP2000208513A (ja) 銅部材を含む半導体装置およびその製造方法
JP2008502147A (ja) 低ｋ材料上にＴａＮ拡散バリア領域を堆積する方法（低ｋ材料上のＴａＮ拡散バリア領域のＰＥ−ＡＬＤ）
CN105009295A (zh) 半导体装置及半导体装置的制造方法
JP2022505444A (ja) 基板上にモリブデン膜を形成するための方法
US20030122453A1 (en) Elastic wave element and method for fabricating the same
US6066891A (en) Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same
KR101247871B1 (ko) 반도체 장치 및 그 제조 방법
TW201633481A (zh) 用於接合應用的經塗佈銅（Ｃｕ）線
WO2015099452A1 (ko) 구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법
TWI789656B (zh) 黏著層與無機或有機-無機混合基板上沉積導電層的方法以及導電結構
CN108573943A (zh) 半导体装置和半导体装置的制造方法
US10388618B2 (en) Semiconductor device and method of manufacturing a semiconductor device
TW201836077A (zh) 半導體裝置及其製造方法
US10297562B2 (en) Semiconductor device and method of manufacturing a semiconductor device
EP0130468B1 (en) Protective coatings for conductors to prevent mechanical and electronic failures particularly during heat-treatment of their supporting structures
KR102263508B1 (ko) 선택적 증착법을 이용한 적층가능한 기판의 결합방법
JPS625358B2 (zh)
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
JPS62136018A (ja) 半導体装置の製造方法
JP2561123B2 (ja) 半導体装置の製造方法
JPH06151608A (ja) 半導体装置及びその製造方法
KR20050004944A (ko) 플라즈마 활성 원자층 적층 방법 및 이를 이용한 박막형성 방법
JPH0346231A (ja) 半導体装置
JPH02114641A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180925