KR102263508B1 - 선택적 증착법을 이용한 적층가능한 기판의 결합방법 - Google Patents

선택적 증착법을 이용한 적층가능한 기판의 결합방법 Download PDF

Info

Publication number
KR102263508B1
KR102263508B1 KR1020190084617A KR20190084617A KR102263508B1 KR 102263508 B1 KR102263508 B1 KR 102263508B1 KR 1020190084617 A KR1020190084617 A KR 1020190084617A KR 20190084617 A KR20190084617 A KR 20190084617A KR 102263508 B1 KR102263508 B1 KR 102263508B1
Authority
KR
South Korea
Prior art keywords
substrate
dmadms
bonding
sio
substrates
Prior art date
Application number
KR1020190084617A
Other languages
English (en)
Other versions
KR20210007713A (ko
Inventor
김우희
유봉영
박태주
김대현
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020190084617A priority Critical patent/KR102263508B1/ko
Publication of KR20210007713A publication Critical patent/KR20210007713A/ko
Application granted granted Critical
Publication of KR102263508B1 publication Critical patent/KR102263508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 선택적 증착법을 이용한 반도체 등의 기판 간의 결합방법에 관한 것으로, 보다 상세하게는 선택적 증착법을 이용함으로써 낮은 온도에서도 접합 면 사이의 기계적 및 전기적 결함의 발생을 최소화하는 기판 간의 결합방법에 관한 것이다.

Description

선택적 증착법을 이용한 적층가능한 기판의 결합방법{METHOD FOR BONDING SUBSTRATES USING AREA-SELCTIVE DEPOSITION}
본 발명은 선택적 증착법을 이용한 반도체 등의 기판 간의 결합방법에 관한 것으로, 보다 상세하게는 선택적 증착법을 이용함으로써 낮은 온도에서도 접합 면 사이의 기계적 및 전기적 결함의 발생을 최소화하는 기판 간의 결합방법에 관한 것이다.
3차원(3D) 집적화(integration) 기술은 반도체 칩(chip)을 제조하는 팹(fab)을 비롯하여 제조된 칩을 외부와 연결하고 시스템화 하는 패키징 업체까지 큰 관심을 가지고 연구를 진행되어 왔다. 특히, 제품에서의 신호 손실이 칩보다는 패키지레벨에서 더욱 심각해짐에 따라 3차원 집적화에 대한 패키지 업체의 역할은 시간이 지남에 따라 더욱 중요해지고 있다.
현재 각광을 받고 있는 관통실리콘 비아(Through Silicon Via, TSV) 기술을 이용한 적층방법은 실리콘 웨이퍼에 DRIE(Deep Reactive Ion Etching)나 레이저 드릴링을 이용하여 수 내지 수집 ㎛이하의 미세 비아(via) 홀을 형성하고, 비아 홀에 금속을 채운 뒤 그라인딩(grinding)과 CMP(chemical mechanical polishing) 등을 통한 박형화 공정을 이용하여 웨이퍼를 수십 ㎛ 두께로 얇게 만든다. 이후, 다이싱(dicing) 공정을 이용해 각 칩을 분리(singulation)한 후, C2C(chip to chip) 내지 C2W(chip to wafer) 본딩 공정을 이용하여 적층함으로써 기계적/전기적 접속을 동시에 형성하는 방법이다. 이 방법은 칩의 전면에 비아 홀 형성이 가능하여 집적도를 크게 높일 수 있으며, 칩의 두께가 얇아 적층 이후에도 전체 두께를 매우 얇게 형성할 수 있다는 장점이 있다. 또한, 전기 신호 전달을 위한 배선의 길이가 짧아 RC 지연(RC delay)이 작으므로 고성능의 디바이스 제작이 가능하게 된다.
일반적으로 TSV 3차원 반도체 패키지 제조방법은 TSV 비아 충진(via filling), 박막화(thinning), TBTB(Temporary Bonding/De-bonding), die singulation 공정 등을 통해 칩을 제작한 후, 순차적으로 적층하기 위해 Cu to Cu 본딩(bonding), 카파 필러 범프 본딩(Cu pillar bump bonding), direct oxide bonding, 공융 본딩(eutectic bonding), adhesive bonding 방법 등의 적용이 활발히 연구되고 있다.
또한, 본딩 온도가 300 ℃ 이상이면, 칩의 회로가 손상을 받게 되므로 본딩 공정 온도는 가능한 낮추고자 하는 연구들이 진행되고 있으며, 다층 적층시 연속적인 본딩 열 사이클 및 열 누적 현상에 의해 발생하는 열응력에 의해 접합부가 파손되지 않도록 기계적 신뢰성이 확보될 수 있는 본딩 기술이 요구된다.
대한민국 등록특허공보 제10-1342681호, 대한민국 등록특허공보 제10-1447505호에서는 서로 다른 두 개의 반도체 구조들을 결합시키는 공정기술이며, 반도체 구조 결합 도중 공기 중의 노출 시, 구리 금속 계면에서 금속 배선의 산화가 발생할 수 있으며, 열-압착 결합 시, 기계적 및 전기적 성능이 저하되는 단점을 지니고 있다. 실례로서, Cu to Cu 직접 결합을 위한 열-압착 결합의 경우 낮은 온도(~ 200 ℃)에서 압착하게 되면 반도체 구조의 전도성 특성이 초기에는 달성될 수 있으나, 시간이 경화 후 커켄달 공동 효과(Kirkendall void effect), Electromigration, Phase segregation 등으로 인해 기계적 및 전기적 결함이 발생하는 한계가 있다.
본 발명은 낮은 온도에서의 기판 간의 결합을 달성하고, 결합된 계면 간의 발생될 수 있는 기계적 및 전기적 결함을 개선함에 그 목적이 있다.
해결하고자 하는 과제의 달성을 위하여, 본 발명의 일 형태에 선택적 원자층 증착을 이용한 기판의 결합방법은 (a) 각각의 실리콘 산화물 영역 상에 1 이상의 전도성 패턴이 형성된 제1 기판과 제2 기판을 준비하는 단계; (b) 상기 제1 기판과 상기 제2 기판 각각의 상기 실리콘 산화물 영역 표면 상부에 표면 억제제 층을 증착시키는 단계: (c) 상기 전도성 패턴 상부에 전이금속을 증착시키는 단계; 및 (d) 상기 표면 억제제 층을 제거하는 단계; 및 (e) 상기 제1 기판과 상기 제2 기판의 각각의 전이금속 위치가 서로 대응되도록 상기 제1 기판과 상기 제2 기판을 결합시키는 단계; 를 포함한다.
상기 전도성 패턴 물질은 구리(Cu), 알루미늄(Al), 텅스텐(W) 또는 이황화몰리브덴(MoS2)일 수 있으며, 바람직하게는 상기 전도성 패턴 물질은 구리(Cu)일 수 있다.
상기 표면 억제제는 Si 전구체일 수 있으며, 상기 Si 전구체는 DMADMS(Bis(N,N-dimethylamino)dimethylsilane, [(CH3)2N]2Si-(CH3)2)), DMATMS(N,N-dimethylamino)trimethylsilane, [(CH3)2N]Si(CH3)3), 1-trimethylsilylpyrrolidine, 1-trimethylsilypyrrole 또는 3,5-dimethyl-1-trimethylsilylpyrazole일 수 있다.
상기 전이금속은 Ru, Pt, Rh, Ir 또는 Au일 수 있으며, 바람직하게 상기 전이금속은 Ru일 수 있다.
본 발명의 일 형태에 따르면, 낮은 온도에서 기판 사이의 결합을 통해 수직으로의 적층을 가능하게 하여 3차원의 반도체 제작이 가능한 효과가 있다.
또한, 이를 통하여, 낮은 온도(~200 ℃)의 결합이 가능하게 함으로써, 커켄달 공동(Kirkendall void) 현상의 발생을 억제하여 기판 간의 결합계면 상에 발생되는 전기적 및 기계적 결함을 해소할 수 있는 효과가 있다.
또한, 본 발명은 Wire bonding, PoP(Package-on-Package, Edge Trace, TSV 등의 3-D 패키지 기술에의 적용할 수 있는 효과가 있다.
또한, 본 발명은 in-situ로 3차원 반도체 패키징 공정을 수행할 수 있는 효과가 있다.
도 1은 본 발명의 일 형태에 따른 기판의 제조방법 및 제조된 기판의 결합방법의 일 실시예에 대한 모식도를 도시한 것이다.
도 2은 본 발명의 일 형태에 따른 DMADMS와 DMARMS를 각각 SiO2 기판과 Si 기판에 증기 분사한 시료에 대하여 조사한 접촉각 분석 결과를 도시한 것이다.
도 3은 본 발명의 일 형태에 따른 DMADMS의 온도변화에 따른 접촉각 분석 결과를 도시한 것이다.
도 4는 KPFM(Kelvin probe force microscopy)에 의해 측정된 실시예 1에서 이용된 DMADMS의 Si(H-Si) 기판과 SiO2 기판에 대한 노출시간에 따른 접착력(adhesion force) 평가 결과를 도시한 것이다.
도 5은 본 발명의 일 형태에 따른 SiO2 기판의 접촉 전위차(Contact potential difference)를 도시한 것이다.
도 6은 본 발명의 일 형태에 따른 기판의 표면 형상 이미지를 도시한 것이다.
도 7은 본 발명의 일 형태에 따른 SiO2 기판 상 두께 측청(a) 및 결합에너지(b)를 도시한 것이다.
도 8은 본 발명의 일 형태에 따른 SiO2의 DMADMS 처리 이후의 FESEM 이미지지를 도시한 것이다.
도 9는 본 발명의 일 형태에 따른 SiO2의 DMATMS 처리 이후의 FESEM 이미지지를 도시한 것이다.
도 10은 본 발명의 일 형태에 따른 원자층 증착시 전이금속의 DMADMS과의 반응성에 대한 XPS 이미지 결과이다.
도 11은 본 발명의 일 형태에 따른 비교예로서, 산화제(HfO2 및 Al2O3)의 원자층 증착시 DMADMS과의 반응성에 대한 XPS 이미지 결과이다.
도 12는 본 발명의 일 형태에 따른 비교예로서, 산화제(HfO2 및 Al2O3)의 원자층 증착시 DMADMS과의 반응성에 대한 ADL 사이클 횟수 대비 원자량의 결과이다.
도 13은 본 발명의 일 형태에 따른, ADL 원자와 억제제와의 상관관계를 도시한 것이다.
도 14는 본 발명에서의 표면 형태에 따른 DMADMS 및 DMATMS의 자유에너지 결과를 도시한 것이다.
도 15는 본 발명의 일 형태에 따른 DMADMS 흡착 과정에 대한 추계적 시뮬레이션(stochastic simulations)을 도시한 것이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우 뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다．
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
본 발명의 일 형태에 따른 선택적 원자층 증착을 이용한 기판의 결합방법은 (a) 각각의 실리콘 산화물 영역 상에 1 이상의 전도성 패턴이 형성된 제1 기판과 제2 기판을 준비하는 단계; (b) 상기 제1 기판과 상기 제2 기판 각각의 상기 실리콘 산화물 영역 표면 상부에 Si 전구체 층을 증착시키는 단계: (c) 상기 전도성 패턴 상부에 전이금속을 증착시키는 단계; (d) 상기 Si 전구체 층을 제거하는 단계; 및 (e) 상기 제1 기판과 상기 제2 기판의 각각의 전이금속 위치가 서로 대응되도록 상기 제1 기판과 상기 제2 기판을 결합시키는 단계;를 포함한다.
상기의 제1 기판(substrates)과 제2 기판은 동일한 구조의 기판으로서, 결합의 대상이 되는 제1 기판과 제2 기판을 준비한다. 상기 제1 기판과 제2 기판은 반도체 기판일 수 있으며, 절연체 상에 전기적 신호를 전달할 수 있는 회로 또는 패턴이 형성된 부재일 수 있으며, 상기 제1기판과 상기 제2 기판은 칩(chip), 웨이퍼(wafer)일 수 있다.
상기 전도성 패턴 물질은 구리(Cu), 알루미늄(Al) 또는 텅스텐(W)일 수 있다. 상기 전도성 패턴 물질은 구리(Cu)인 것이 바람직하다.
또한, 상기 제1 기판과 상기 제2 기판은 TSV(Through Silicon Via)을 통하여 제조된 것으로 비아(via) 홀에 전도성 금속 필러가 충진된 실리콘 기판일 수 있다. 상기 전도성 금속 필러는 구리(Cu), 알루미늄(Al) 또는 텅스텐(W)일 수 있으며, 바람직하게 구리일 수 있다.
(a) 단계는 선택적 증착의 대상이 되는 기판을 준비하는 단계로서, 전도성 패턴을 구성하는 물질이 금속인 경우에는 금속 상에 형성된 금속 산화물을 환원시켜 제거하는 것이 바람직하다. 금속산화물의 제거는 H2 분위기- 하에서의 열처리를 통하여 금속산화물을 환원시킬 수 있다.
(b) 단계는 각각의 상기 제1 기판과 상기 제2 기판 상의 실리콘 산화물 영역상에 표면 억제제(surface inhibitor)를 도포시킴으로써 실리콘 산화물을 부동태화(passivation)시키는 단계이다. 실리콘 산화물을 부동태화시킴으로써, 도포되지 않은 기판 상의 전도성 패턴 영역에 다른 물질을 추가적으로 증착 또는 도포시킬 수 있다.
(b) 단계에서, 상기 표면 억제제는 Si 전구체일 수 있다. 상기 Si 전구체는 DMADMS(Bis(N,N-dimethylamino)dimethylsilane, [(CH3)2N]2Si-(CH3)2)), DMATMS(N,N-dimethylamino)trimethylsilane, [(CH3)2N]Si(CH3)3), 1-trimethylsilylpyrrolidine, 1-trimethylsilypyrrole 또는 3,5-dimethyl-1-trimethylsilylpyrazole일 수 있다.
(c) 단계는 각각의 상기 제1 기판과 상기 제2 기판 상에 표면 억제제로 도포도지 않은 전도성 패턴상에 전이금속을 원자층을 형성하여, 범프(bump)를 형성시키는 단계로서, 상기 전이금속은 귀금속(noble metal)일 수 있으며, 바람직하게는 Ru, Pt, Rh, Ir 또는 Au일 수 있으며, 보다 바람직하게, Ru일 수 있다. 상기 전이금속은 낮은 온도에서 솔더링 공정(soldering process)을 가능하게 할 수 있다. 전이금속으로 Ru는 기판 간의 결합시 200 ℃ 이하의 조건에서 기판 간의 결합을 가능하게 한다. 커켄달 공동(Kirkendall void) 현상의 발생을 억제할 수 있으며, 이를 통하여 계면간의 전기적 및 기계적 결함을 최소화할 수 있다.
(c) 단계는, 전도성 패턴상에 전이금속 전구체를 이용하여, 비활성 분위기 하에서 수행될 수 있으며, 상기 비활성 분위기는 O2 또는 H2 분위기에서 수행될 수 있다.
(d) 단계는, (b) 단계에서 도포된 Si 전구체를 제거하는 단계로서, 산화제를 이용하여 Si 전구체를 제거할 수 있다.
(e) 단계는, (a) 내지 (d) 단계를 통하여 제조된 제1 기판과 제2 기판을 서로 결합시키는 솔더링 공정 단계로서, 상기 제1 기판과 상기 제2 기판 상에 형성된 각각의 범프에 해당되는 전이금속이 형성된 위치가 서로 대응되도록, 솔더 합금을 이용하여 제1 기판과 제2 기판을 서로 결합시킬 수 있다.
(e) 단계는, 200 ℃ 이하에서 솔더 합금을 이용하여 제1 기판과 제2 기판을 결합시키는 것이 바람직하며, 200 ℃ 이하에서, 기판 간의 결합을 수행함으로써 커켄달 공동(Kirkendall void) 현상의 발생을 억제할 수 있으며, 이를 통하여 계면간의 전기적 및 기계적 결함을 최소화할 수 있다.
본 발명의 일 형태에 따른 선택적 원자층 증착을 이용한 기판의 결합방법의 일 실시례로서, 도 1을 참조하면, ① 실리콘 기판(제1 기판, 제2 기판)에서의 실리콘 산화물의 포토레지스트(photoresist)를 통한 패터닝 후, ② 전도성 물질로서 구리(Cu)를 증착시킨 기판을 준비한다. ③ H2 열처리는 통한 구리산화물(CuOx)를 Cu로 환원시킨 후, ④ 기판상에 표면 억제제(surface inhibitor)로서 DMADMS를 분사한 하여, DMADMS의 부동태화 층을 형성시킨다. ⑤ Cu 표면에 Ru의 원자층 증착을 범프(bump)로 형성한 후, ⑥ Si 전구제를 제거함으로써, 각각의 제1 기판과 제2 기판을 제조한다. ⑦ 이후, 제조된 제1 기판과 제2 기판 각각의 Ru 원자층의 범프가 서로 대응되도록 한 후, 어닐링(annealing) 처리를 하여 제1 기판과 제2 기판을 결합시킬 수 있다.
이하, 실시예를 통하여 본 발명을 보다 상세히 설명하고자 한다. 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이들 실시예에 의해 한정되는 것은 아니다.
실시예 1-1．억제제(inhibitor)로서 DMADMS가 결합된 실리콘 기판
실리콘 산화물 영역과 전도성 금속으로 구리(Cu) 패턴이 형성된 실리콘 기판을 준비한다. H2 분위기 환원 공정을 통해 구리 필러 표면에 존재하는 구리 산화물을 환원시킨다. 실리콘 기판의 표면을 150 ℃에서 Si 전구체로 Bis(N,N-dimethylamino)dimethylsilane(DMADMS, [(CH3)2N]2Si-(CH3)2, 96%, Aldrich Co.)을 증기 분사(vapor dosing) 한 후, Ar 분위기에 10초 동안 노출시킨다. 이때, 증기 분사 시간(DMADMS 노출시간)을 5, 10, 20 및 30 초(s)로 달리하여 4개의 시료를 제작한다.
실시예 1-2． 억제제(inhibitor)로서 DMATDMS가 결합된 실리콘 기판
실시예 1-1과 동일하게 실시하되, 상기 Si 전구체로서 (N,N-dimethylamino)trimethylsilane(DMATMS, [(CH3)2N]Si(CH3)3, 97%, Aldrich Co.)을 이용하였다.
실시예 2-1. Ru 원자층 증착(ALD)
이후, Cu 표면에 Ru 원자층 증착(Atomic Layer Deposition, ALD)을 위하여, dicarbonyl-bis(5-methyl-2,4-hexanediketonato)Ru-(II)("Carish", Tanaka, Japan) and O2를 각각 전구체 및 산화제로서 이용하며, Carish canister와 기판의 온도는 각각 100 ℃와 283 ℃로 유지하였다. Ru 성장의 한 사이클은 Carish pulse(6s), N2 purge(7s), O2 pulse(5s), 및 N2 purge(7s)로 구성되며, 100 사이클을 반복한다. 이후, O3를 이용하여 Si 전구체를 제거한다.
실시예 2-2． Pt 원자층 증착(ALD)
실시예 2-1과 동일하게 실시하되, Ru 원자층 증착(ALD)이 아닌 Pt 원자층 증착을 수행하였으며, MeCpPtMe3와 O2를 각각 전구체 및 산화제로 이용하였다. 이 때 기판의 온도는 250 ℃이다. Pt 성장의 한 사이클은 MeCpPtMe3 pulse(4s), N2 purge(10s), O2 pulse(4s) 및 N2 purge(10s)로 구성되며, 25 사이클을 반복한다.
실시예 3-1. 기판의 결합
상기 실시예 2-1에서 제조된 기판을 제1 기판과 제2 기판으로 준비한 후, 각각의 기판의 결합하기 위하여, 각 기판의 Ru 원자층이 서로 대응되도록 한 후, 어닐링(annealing) 처리를 하여 제1 기판과 제2 기판을 결합시킬 수 있다.
실시예 3-2. 기판의 결합
상기 실시예 2-2에서 제조된 기판을 제1 기판과 제2 기판으로 준비한 후, 각각의 기판의 결합하기 위하여, 각 기판의 Pt 원자층이 서로 대응되도록 한 후, 어닐링(annealing) 처리를 하여 제1 기판과 제2 기판을 결합시킬 수 있다.
비교예 1-1. Si와의 선택성
실시예 1-1과 동일하게 실시하되, 실리콘(Si)으로 이루어진 기판상에 수행하였다.
비교예 1-2. Si와의 선택성
실시예 1-2와 동일하게 실시하되, 실리콘(Si)으로 이루어진 기판상에 수행하였다.
비교예 2-1. 금속산화물(Al 2 O 3 )의 ALD
실시예 2-1과 동일하게 실시하되, Ru 원자층 증착(ALD)이 아닌 Al2O3 원자층 증착(ALD)을 수행하며, trimethylaluminum(TMA)과 상온에서의 H2O을 각각 전구체 및 산화제로 이용하였다. 이때, 기판의 온도는 150 ℃이다. Al2O3 성장의 한 사이클은 TMA pulse(5s), N2 purge(15s), H2O pulse(5s) 및 N2 purge(15s)로 구성되며, 120 사이클을 반복한다.
비교예 2-2. 금속산화물(HfO 2 )의 ALD
실시예 2-1과 동일하게 실시하되, Ru 원자층 증착(ALD)이 아닌 HfO2 원자층 증착(ALD)을 수행하며, tetrakis-(dimethylamido)hafnium(TDMAH)와 H2O를 각각 전구체와 산화제로 이용하였다. 기판의 온도는 150 ℃이다. HfO2 성장의 한 사이클은 TDMAH pulse(6s), N2 purge(30s), H2O pulse(3s) 및 N2 purge(30s)로 구성되며, 120 사이클을 반복한다.
실험예.
1. 실리콘 산화물(SiO 2 ) 표면에 대한 Si 전구체(Si precursors)의 흡착
실리콘 산화물(SiO2) 기판(실시예 1-1, 1-2) 및 수소기를 갖는 Si(H-Si)(비교예 1-1, 1-2) 기판에 대한 DMADMS와 DMATMS의 선택적 흡착을 확인하기 위하여, 150 ℃에서 다양한 분석 방법에 의하 실험을 수행하였으며, 그 결과 도 3에 DMADMS(도 2의 (a))과 DMATMS(도 2의 (b))에 각각 도시하였다.
물 접촉각 측정 결과
Si 전구체 DMADMS(실시예 1-1, 비교예 1-1)와 DMATMS(실시예 1-2, 비교예 1-2)의 SiO2 기판과 Si 기판에서의 물 접촉각(Water contact angles, WCA) 시험을 수행하였으며, 물 접촉각은 탈 이온수의 접촉각 분석기(contact angle analyzer)(SDL200TEZD, FEMTOFA)를 이용하여 'sessile drop'방법에 의해 조사되었다. DMADMS와 DMARMS를 각각 SiO2 기판과 Si 기판에 증기 분사한 시료에 대하여 접촉각을 조사하였다. 이들의 결과를 도 2에 도시하였다.
도 2를 참조하면, 도 2의 (a)는 H-Si 기판과 SiO2 기판에 대한 각각 DMADMS의 존재여부(SiO2 with DMADMS) 및 노출시간에 따른 물 접촉각(water contact Angles, WCAs)을 도시한 것이다. DMADMS에 노출되기 이전의 친수성 SiO2 기판의 WAC(at Exposure time 0(sec))는 50.9°이었으나, DMADMS에 노출된 5초 이후에는 79.3°로 급격히 증가하는 것을 확인할 수 있다. 30초 이상으로 노출이 유지된 경우에는 유사한 값을 갖는 것을 확인할 수 있다. 또한, WCA의 포화(saturation)는 SiO2 표면에 DMADMS가 노출된 지 5초 이내에 관찰되었으며, 이는 DMADMS가 SiO2 기판에 대하여 빠르고 용이하게 화학적 변형이 가능함을 의미한다. 한편, H-Si 및 SiO2의 WCA에 대한 DMATMS 노출에 따른 영향은 DMADMS와 유사하였다(도 3의 (b)).
또한, 도 2의 (c)를 참조하면, 대기 조건 하에서 60일 이상 DMADMS에 노출 저장된 SiO2의 WCA가 76.4°까지만 감소하며, 부동태화 표면(passivated surface)의 우수한 화학적 안정성을 의미한다. 이와 대조적으로, DMADMS 없이 150 ℃의 진공조건에서 SiO2의 WCA는 약 40 °까지 감소한다.
한편, 도 3의 (a)를 참조하면, 50 내지 300 ℃의 온도 변화에 따른 물 접촉각 변화를 검토하면, 소수성 H-F로 표면 처리된 Si 기판(WCA = 82.7°)은 150 ℃까지의 가열에도 작은 변화가 있을 뿐이며, DMADMS에 영향을 받지 않는다. 또한, 도 3의 (b)를 참조하면, H 처리된 다결정 Si은 70 내지 250 ℃에서 DMADMS를 노출하였으나 WCA의 상당한 변화가 관찰되지 않았다.
표면 모폴로지(morphology)관찰
접착력 평가(KPFM에 의한 표면전위 이미지)
도 4는 KPFM(Kelvin probe force microscopy)에 의해 측정된 실시예 1에서 이용된 DMADMS의 Si(H-Si) 기판(비교예 1-1)과 SiO2 기판(실시예 1-1)에 대한 노출시간에 따른 접착력(adhesion force) 평가 결과이다. 표면전위 이미지(Surface potential images)는 상온 23 내지 24 ℃, 상대 습도(relative humidity) 20 내지 41%에서, 하중 상수 2.8 N/m 와 공진 주파수(resonance frequency) 75 kHz를 갖는 Pt/Ir 코팅 팁(PPPEFM, Nanosensor)이 구비된 AFM(AFM 5500, Agilent)를 사용하여, 켈빈 탐침력 현미경(Kelvin probe force microscopy(KPFM))에 의해 측정되었다.
접착력은 KPFM 팁(tip)과 시료의 표면 사이의 상호작용에 의하여 측정된다. 접착력은 표면 반응성(surface reactivity)의 대체가 될 수 있다.
실리콘(Si) 표면에서, 친수성 표면(hydrophilic surfaces)은 소수성 표면(hydrophobic surfaces)에 비하여 보다 큰 접착력이 존재한다.
도 4를 참조하면, 실제로, H-Si 기판(비교예 1-1)은 DMADMS가 노출된 상태에서도 거의 변화 없이 5 nN 이하의 작은 접착력을 보인다.
반면에, SiO2 기판(실시예 1-1)에 대한 접착력은 DMADMS 노출된 5초 이후, 상당히 감소하였으며, 이는 SiO2의 친수성이 감소하였음을 의미한다.
접촉 전위차(Contact potential differences, CPD)는 캔틸레버(cantilever)의 전기적 변조(electric modulation) 및 기계적 진동(mechanical vibration)에 대해 각각 ωelec(10kHz)와 ωmech(75kHz)라는 두 개의 다른 주파수를 사용하여 표면의 형태학적 신호와 동시에 얻었다. 그 결과를 도 5에 도시하였다.(KPFM은 시료의 표면 전위를 검출하며, 금속 팁(metal tip)과 시료의 일함수(work function)가 각각 Φtip, Φsample인 경우, CPD = (Φtip Φsample)이다.)
도 5를 참조하면, SiO2 기판(실시예 1-1)의 접촉 전위차(Contact potential difference) 또한, DMADMS 노출된 5초 이후에 급격한 변화를 보인다.
도 6을 참조하면, 반면에, AFM 지형도(topography); 및 H-Si와 SiO2의 표면전위 지형 이미지(surface potential topographic images);는 DMADMS 노출과 관계없이 작은 거칠기(roughness)를 보인다. 따라서, DMADMS에 의한 표면 변형은 정형화되고 표면의 형상의 아주 작은 변형을 수반한다.
구조분석
또한, SiO2 상(실시예 1-1)의 DMADMS 흡착은 분광타원계(spectroscopic ellipsometry)(도 7의 (a))와 XPS(도 7의 (b))에 의해 관찰될 수 있다. Ellipsometry analysis은 245-1000nm(1.24 내지 5.06 eV)의 파장 면적과 64.885°의 입사각(incident angle)을 가진 RC2 분광타원계(spectroscopic ellipsometry)를 이용하여 분석될 수 있다. 화학 분석은 단색 Al Kα X선 소스(검출 한계: ~100ppm)를 이용하여 XPS(PHI 5000 Versa Probe, ULVAC)를 이용하여 수행되었다.
SiO2(실시예 1-1)는 DMADMS 노출된 후 5초 이후 포화상태에서 두께가 증가한다(도 7의 (a)). 약 0.3 nm의 증가는 DMADMS 표면결합(surface-bound)의 분자 반경(radius)(약 3.5 Å)과 일치하며, 이는, 표면에 DMADM의 단일층(monolayer)의 형성을 의미한다.
흡광 계수(extinction coefficient)가 극대 값을 갖는 광자 에너지(photon energy) 3.5 eV에서, SiO2 상의 DMADMS 층의 굴절률(refractive index)은 약 1.56이다. 이러한 결과는 SiO2의 굴절률과 구별가능하며, 별개의 층(separate layer)의 형성을 의미한다. 반면에, Si 2p 영역(region)에서의 SiO2의 내각 전자 피크(core-electron peak)는 DMADMS 노출시 낮은 결합 에너지(biding energy)로 이동한다(도 7의 (b)). Si 2p 영역에서의 Si의 화학결합준위(chemical bonding states)는 Si-O2(103.2 eV), Si-OH(102.4 eV) 및 Si-C(101.8 eV)를 포함한다. Si 2p 스펙트럼(spectrum)에서의 데콘볼루션(deconvolution)은 순수한(pristine) SiO2 표면이 Si-O2(50.2%)과 Si-OH(49.8%)의 특성(feature)만을 보유하고, DMADMS에 노출된 SiO2는 감소된 강도의 Si-C(29.9%) 특성, Si-OH(20.8%) 특성과 Si-O2(49.3%)의 거의 변화없는 분율(fraction)로 존재한다. 따라서, DMADMS는 SiO2 표면에서 OH기와 반응하고, 그 결과 Si-CH3 부분(moieties)을 형성한다.
2. ALD 금속과 억제제의 반응성
SiO2의 DMADMS 또는 DMATMS 처리 이후의 다양한 ALD 공정에서의 선택성(FESEM 이미지)은 도 8(DMADMS) 및 도 9(DMATMS)에 도시하였다.
FESEM 이미지
도 8를 참조하면, DMADMS 처리되지 않은 SiO2(도 8의 (a))와 DMADMS 처리된 SiO2(도 8의 (b))(실시예 2-1)에 대한 Ru ALD의 100 사이클(cycles)의 FESEM(Field emission electron microscopy, JEOL JSM- 7800F, JEOL Ltd.) 이미지를 도시하였다. Ru 필름(film)을 연속적으로 SiO2 표면을 도포하는 동안, Ru 증착로 인한 DMADMS의 변형이 관찰되지 않았다(도 8의 (a)). 도 9를 참조하면, DMATMS의 경우에도 동일한 결과를 보였다.
XPS(단색 Al Kα X선 소스를 사용한 XPS(검출 한계: ~100ppm))
XPS 이미지(도 10)에서, Ru 3p 특성은 지속적으로 분명하게 DMADMS-free SiO2에서 관찰 가능 하였으나, Ru ALD 100 사이클 이후의 DMADMS/SiO2(실시예 2-1)에서는 존재하지 않았다(도 10의 (a)). 유사하게, DMADMS에 의하여 DMADMS/SiO2에서는 25 ALD 사이클 동안 Pt의 성장이 억제되었다(도 10의 (b)) (실시예 2-2). ALD에 따른 Ru과 Pt 얇은 필름의 성장률(growth rate)을 고려함으로써, 사이클의 수는 약 100 Å의 Ru와 18 Å의 Pt에 부합하도록 DMADMS에 의해 차단될 수 있다. 그러나, 각각 100 ALD 사이클 및 25 ALD 사이클 이후에 Ru와 Pt의 성장이 관찰되었음을 알 수 있다. 따라서, SiO2 상에서 Ru, Pt 귀금속(noble metal) ALD는 특정한 수의 ALD 사이클까지 DMADMS 저해제(inhibitor)에 의해 방해받을 수 있다.
산화물 ALD에 대한 DMADMS의 저해능력
그러나, 금속 ALD와는 달리, DMADMS는 산화물(oxide)에 대하여 ALD를 억제하는 능력이 거의 존재하지 않는다. SiO2와 DMADMS에 노출된 SiO2에서 두 가지 대표적인 산화제(Al2O3(비교예 2-1) 및 HfO2(비교예 2-2))의 ALD가 수행되었다. 단 1 회의 ALD 싸이클 후에도 코어 수준(core-level) XPS 스펙트럼은 DMADMS로 덮인 표면에 Hf와 Al을 보여준다(도 11). 이후, Si 기판에 대한 Hf와 Al의 원자 농도(atomic concentration)는 DMADMS 처리(100 사이클)에 의존하지 않는 것으로 보이며, 이는 산화막의 지속적인 증착을 의미한다(도 12). 또한, 기판에 대한 DMATMS 표면 변형 이후의 미치는 영향은 DMADMS와 유사하다(도 13).
이론적 방법은 Si 전구체를 억제제로서 사용하여 AS-ALD의 근본적인 측면을 설명하기 위해 사용되었다. 도 13을 참조하면, 첫번째로, 밀도함수이론(density functional theory, DFT) 계산은 DMADMS를 이용한 OH 말단면의 화학적 변형이 용이한 반면, H-Si에 대한 흡착은 허용되지 않음을 입증한다(도 14의 (a)). CH3 말단을 형성하는 표면 하이드록시기(hydroxyl group)와의 DMADMS의 반응은 약 20 kcal/com의 작은 활성화자유에너지(free energy of activation)(ΔG
Figure 112019071708164-pat00001
)와 음의 자유 에너지(free energy of reaction)(ΔG)를 수반한다. 따라서, DMADMS는 표면의 산소(O2-Si(CH3))로 대체되는 두 아미노 리간드(amino ligand)를 가진 이중으로 결합된 구성을 선호할 것으로 추측할 수 있다. 흡착을 위해 하나의 고립된 하이드록시기만 국지적으로 이용가능한 경우에도 단일 결합된 DMADMS(*O-Si[N(CH3)2](CH3)2, marked "1 DMA ↑" on 도 14의 (a))은 동일한 결과를 얻을 수 있다. 그러나, H-말단 표면에서의 DMADMS의 흡착은 약 40 kcal/mol의 훨씬 큰 ΔG
Figure 112019071708164-pat00002
과 양의 ΔG에 의하여 제한된다. 유사하게, DMATMS는 SiOx 표면에만 흡착되며, H-Si 표면에는 흡착되지 않을 것으로 예상된다(도 14의 (b)).
비록 Si 전구체는 SiO2 표면에 쉽게 흡착할 수 있으나, SiO2에 대한 분자 억제제의 흡착에 잘 적용되는 상황에서 이들의 구조적 방해(steric hindrance)로 인한, 임의의 비가역 흡착때문에 유한한 크기의 물체가 모든 표면 부위를 완전히 점유할 수 없는 것으로 알려져 있다. 따라서, DMADMS의 포화 상황을 보다 잘 이해하기 위해, DMADMS 흡착 과정에 대한 추계적 시뮬레이션(stochastic simulations)을 수행하였다(도 15). 단순화를 위하여, 기판에 존재하는 하이드록실기가 고르게 분산되어 있으며, DMADMS는 이중 결합 구성에서만 흡착하는 으로 가정하였다. 결과는 DMADMS는 포화상태에서 히드록시기의 단 50 %만 점유하는 것을 보여준다. 나머지 50 %의 하이드록시기는 -CH3 기에 의해 막히거나, DMADMS 흡착물질로 분리된 작은 영역의 포함된 채로 반응하지 않은 상태로 남아있다 (red dots in 도 15). 잔존하는 하이드록시기의 최대 폭은 이중으로 결합된 DMADMS의 분자 지름(약 7 Å)보다 좁다. 실제로, 이러한 하이드록시기 중 일부는 구성의 형성을 위한 충분한 영역이 존재하는 경우 한자리 흡착물질(monodentate adsorbates)을 동반할 수 있으나, 일부 하이드록시기는 보다 작은 중간 흡찰물질 거리내에 위치하여 비반응 상태로 남아 있을 수 있다. -Si(CH3)3와 같은 흡착물질이 존재하는 실리카 표면이 포화될 때, 포화 범위에도 표면의 상당 부분에 하이드록시기가 남아있음을 이전 연구들로부터 알 수 있다. 따라서, 추계적 시뮬레이션의 단순화는 실험데이터와의 정량적 비교를 방해하고 있으나, 아미노실란 변형(aminosilane modification) 시 일부 하이드록시기가 표면에 남아 있으며, 작은 분리된 부분에 존재한다는 것을 알 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (7)

  1. (a) 각각의 실리콘 산화물 영역 상에 1 이상의 전도성 패턴이 형성된 제1 기판과 제2 기판을 준비하는 단계;
    (b) 상기 제1 기판과 상기 제2 기판 각각의 상기 실리콘 산화물 영역 표면 상부에 표면 억제제 층을 증착시키는 단계:
    (c) 상기 전도성 패턴 상부에 전이금속을 증착시키는 단계; 및
    (d) 상기 표면 억제제 층을 제거하는 단계; 및
    (e) 상기 제1 기판과 상기 제2 기판의 각각의 전이금속 위치가 서로 대응되도록 상기 제1 기판과 상기 제2 기판을 결합시키는 단계를 포함하며,
    상기 표면 억제제는 아미노실란계 Si 전구체인 것을 특징으로 하는 선택적 원자층 증착을 이용한 기판의 결합방법.
  2. 제 1 항에 있어서,
    상기 전도성 패턴 물질은 구리(Cu), 알루미늄(Al), 텅스텐(W) 또는 이황화몰리브덴(MoS2)인 것을 특징으로 하는 포함하는 선택적 원자층 증착을 이용한 기판의 결합방법.
  3. 제 2 항에 있어서,
    상기 전도성 패턴 물질은 구리(Cu)인 것을 특징으로 하는 포함하는 선택적 원자층 증착을 이용한 기판의 결합방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 Si 전구체는 DMADMS(Bis(N,N-dimethylamino)dimethylsilane, [(CH3)2N]2Si-(CH3)2) 또는 DMATMS((N,N-dimethylamino)trimethylsilane, [(CH3)2N]Si(CH3)3)인 것을 특징으로 하는 선택적 원자층 증착을 이용한 기판의 결합방법.
  6. 제 1 항에 있어서,
    상기 전이금속은 Ru, Pt, Rh, Ir 또는 Au인 것을 특징으로 하는 선택적 원자층 증착을 이용한 기판의 결합방법.
  7. 제 6 항에 있어서,
    상기 전이금속은 Ru인 것을 특징으로 하는 선택적 원자층 증착을 이용한 기판의 결합방법.
KR1020190084617A 2019-07-12 2019-07-12 선택적 증착법을 이용한 적층가능한 기판의 결합방법 KR102263508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190084617A KR102263508B1 (ko) 2019-07-12 2019-07-12 선택적 증착법을 이용한 적층가능한 기판의 결합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190084617A KR102263508B1 (ko) 2019-07-12 2019-07-12 선택적 증착법을 이용한 적층가능한 기판의 결합방법

Publications (2)

Publication Number Publication Date
KR20210007713A KR20210007713A (ko) 2021-01-20
KR102263508B1 true KR102263508B1 (ko) 2021-06-10

Family

ID=74304626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190084617A KR102263508B1 (ko) 2019-07-12 2019-07-12 선택적 증착법을 이용한 적층가능한 기판의 결합방법

Country Status (1)

Country Link
KR (1) KR102263508B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135397A (ja) * 2011-03-30 2017-08-03 ボンドテック株式会社 電子部品実装方法および電子部品実装システム
KR101906588B1 (ko) * 2010-06-10 2018-10-10 에이에스엠 인터내셔널 엔.브이. 금속성 표면들 위에서의 금속성 막들의 선택적 형성

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906588B1 (ko) * 2010-06-10 2018-10-10 에이에스엠 인터내셔널 엔.브이. 금속성 표면들 위에서의 금속성 막들의 선택적 형성
JP2017135397A (ja) * 2011-03-30 2017-08-03 ボンドテック株式会社 電子部品実装方法および電子部品実装システム

Also Published As

Publication number Publication date
KR20210007713A (ko) 2021-01-20

Similar Documents

Publication Publication Date Title
KR101657859B1 (ko) 반도체 장치의 제조 방법
KR20000053368A (ko) 구리에 대한 점착성의 개선 방법
KR20090045302A (ko) 구리와 배리어층 간의 접착력을 개선하는 자기조립 단층
US20040150096A1 (en) Capping coating for 3D integration applications
TW201835382A (zh) 於含矽表面的選擇性沉積
TW202001983A (zh) 半導體結構及其形成方法
US9382627B2 (en) Methods and materials for anchoring gapfill metals
CN112567506B (zh) 半导体结构及其形成方法
JP2006351769A (ja) 半導体装置およびその製造方法
JP4198631B2 (ja) 絶縁膜形成方法及び半導体装置
KR102263508B1 (ko) 선택적 증착법을 이용한 적층가능한 기판의 결합방법
US9728480B2 (en) Passivation layer and method of making a passivation layer
US20200105720A1 (en) Stacked semiconductor devices and method of manufacturing the same
TWI668860B (zh) 半導體結構及其形成方法
TWI667764B (zh) 半導體結構及其形成方法
US8772164B2 (en) Method for forming interconnection pattern and semiconductor device
TWI712146B (zh) 半導體結構及其形成方法
US10186454B2 (en) Semiconductor structure having etch stop layer and method of forming the same
JP5213897B2 (ja) 半導体装置の製造方法
JP2007266460A (ja) 半導体装置およびその製造方法
JP2023545224A (ja) バリア性能の向上およびビア抵抗の低減のための方法および材料
JP2008193120A (ja) 絶縁膜形成方法
Prabhakaran et al. Interaction of Al with oxidized Ge/Si (001): A synchrotron radiation photoelectron spectroscopy study

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right