JP2000208513A - 銅部材を含む半導体装置およびその製造方法 - Google Patents
銅部材を含む半導体装置およびその製造方法Info
- Publication number
- JP2000208513A JP2000208513A JP5345A JP2000005345A JP2000208513A JP 2000208513 A JP2000208513 A JP 2000208513A JP 5345 A JP5345 A JP 5345A JP 2000005345 A JP2000005345 A JP 2000005345A JP 2000208513 A JP2000208513 A JP 2000208513A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- germanium
- germanide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 144
- 239000010949 copper Substances 0.000 title claims abstract description 144
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 142
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title description 4
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 claims abstract description 56
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims abstract description 31
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 29
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000203 mixture Substances 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 42
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 41
- 229910052732 germanium Inorganic materials 0.000 claims description 40
- 239000007789 gas Substances 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 229910000078 germane Inorganic materials 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 9
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- 239000005360 phosphosilicate glass Substances 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 abstract 1
- JUZTWRXHHZRLED-UHFFFAOYSA-N [Si].[Cu].[Cu].[Cu].[Cu].[Cu] Chemical compound [Si].[Cu].[Cu].[Cu].[Cu].[Cu] JUZTWRXHHZRLED-UHFFFAOYSA-N 0.000 description 8
- 229910021360 copper silicide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910000881 Cu alloy Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 150000004767 nitrides Chemical group 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 244000187656 Eucalyptus cornuta Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- ITRBXSBKGGXHBQ-UHFFFAOYSA-N copper;oxogermanium Chemical compound [Cu].[Ge]=O ITRBXSBKGGXHBQ-UHFFFAOYSA-N 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007585 pull-off test Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 窒化シリコン、二酸化シリコンなどの銅部材
に完全に接着しない層を、ゲルマニウムを含有する層を
介入させることにより、銅部材への接着を改善する。 【解決手段】 ゲルマニウムを含有する層は、ゲルマニ
ウム化銅、酸化ゲルマニウム、窒化ゲルマニウム、また
はこれらを組み合わせたものである。ゲルマニウムを含
有する層は、接着を促進して完全に接着しない層を銅部
材からはがれにくくすることができる。
に完全に接着しない層を、ゲルマニウムを含有する層を
介入させることにより、銅部材への接着を改善する。 【解決手段】 ゲルマニウムを含有する層は、ゲルマニ
ウム化銅、酸化ゲルマニウム、窒化ゲルマニウム、また
はこれらを組み合わせたものである。ゲルマニウムを含
有する層は、接着を促進して完全に接着しない層を銅部
材からはがれにくくすることができる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置に銅ま
たは銅合金を使用することに関し、特に、他の層の、銅
または銅合金への接着を改善することに関するものであ
る。
たは銅合金を使用することに関し、特に、他の層の、銅
または銅合金への接着を改善することに関するものであ
る。
【0002】
【従来の技術】銅を半導体装置の相互接続に使用するこ
とは、従来から使用されているアルミニウムまたはアル
ミニウム合金の相互接続と比較して、抵抗率が低く、電
気移動(electromigration)による故障の影響を受けに
くいことから、関心が増え続けている。
とは、従来から使用されているアルミニウムまたはアル
ミニウム合金の相互接続と比較して、抵抗率が低く、電
気移動(electromigration)による故障の影響を受けに
くいことから、関心が増え続けている。
【0003】しかし、銅を相互接続メタラジに使用した
場合、二酸化シリコンなどの周囲の誘電性材料に拡散す
る傾向があるため、銅のキャッピングが不可欠である。
キャッピングはこの拡散を抑制する。広く示唆されてい
るキャッピングの方法のひとつに、銅の相互接続の側壁
および底面に沿って、導電性のバリア層を使用すること
がある。このようなバリア層の代表例は、タンタルまた
はチタンである。銅の相互接続上面のキャッピングに
は、通常窒化シリコンを用いる。
場合、二酸化シリコンなどの周囲の誘電性材料に拡散す
る傾向があるため、銅のキャッピングが不可欠である。
キャッピングはこの拡散を抑制する。広く示唆されてい
るキャッピングの方法のひとつに、銅の相互接続の側壁
および底面に沿って、導電性のバリア層を使用すること
がある。このようなバリア層の代表例は、タンタルまた
はチタンである。銅の相互接続上面のキャッピングに
は、通常窒化シリコンを用いる。
【0004】しかし、窒化シリコンは銅の表面に強い接
着を示さない。したがって、窒化シリコンと銅との界面
は、特に機械的な負荷を受ける条件下では、極めてはく
離が生じやすい。機械的な負荷によりはく離が生じる例
には、ウエーハの加工中の化学機械研磨、基板の再生
(rework)に使用するようなチップの引き抜き、仮に取
り付けた基板からの、バーン・イン後のチップの取り外
しなどがある。
着を示さない。したがって、窒化シリコンと銅との界面
は、特に機械的な負荷を受ける条件下では、極めてはく
離が生じやすい。機械的な負荷によりはく離が生じる例
には、ウエーハの加工中の化学機械研磨、基板の再生
(rework)に使用するようなチップの引き抜き、仮に取
り付けた基板からの、バーン・イン後のチップの取り外
しなどがある。
【0005】銅の表面からの、窒化シリコンのはく離に
より、銅が外方に拡散する経路、および水分その他の汚
染物質が内方に拡散する経路が形成される。これによ
り、半導体装置の信頼性の問題が生じる。
より、銅が外方に拡散する経路、および水分その他の汚
染物質が内方に拡散する経路が形成される。これによ
り、半導体装置の信頼性の問題が生じる。
【0006】さらに、二酸化シリコンなど、各種の他の
材料は、銅の表面に良好に接着しない。
材料は、銅の表面に良好に接着しない。
【0007】窒化シリコンと銅との界面の接着問題を解
決するために、銅の相互接続の上にケイ化銅を使用する
ことが示唆されている。米国特許第5447887号明
細書を参照されたい。しかし、ケイ化銅は電気抵抗率が
比較的高く、銅の相互接続の抵抗を許容できないほど増
大させることがある。さらに、ケイ化銅は大気中の酸素
と反応し、室温で酸素に曝されると抵抗率が増大する傾
向があることが報告されている。さらに、問題はケイ化
銅の生成にも存在し、それが工程の不均一性および非再
現性の原因になる。
決するために、銅の相互接続の上にケイ化銅を使用する
ことが示唆されている。米国特許第5447887号明
細書を参照されたい。しかし、ケイ化銅は電気抵抗率が
比較的高く、銅の相互接続の抵抗を許容できないほど増
大させることがある。さらに、ケイ化銅は大気中の酸素
と反応し、室温で酸素に曝されると抵抗率が増大する傾
向があることが報告されている。さらに、問題はケイ化
銅の生成にも存在し、それが工程の不均一性および非再
現性の原因になる。
【0008】
【発明が解決しようとする課題】したがって、ケイ化銅
の使用に伴う欠点を生じることなく、窒化シリコン、二
酸化シリコンなどの層と、銅の表面との接着を改善する
必要性が存在する。
の使用に伴う欠点を生じることなく、窒化シリコン、二
酸化シリコンなどの層と、銅の表面との接着を改善する
必要性が存在する。
【0009】
【課題を解決するための手段】本発明は、銅の表面と、
銅の表面に良好に接着しない表面との接着を改善するこ
とに関するものである。特に、本発明は、半導体装置内
部に位置する銅部材を含む半導体構造に関するものであ
る。ゲルマニウム化銅、酸化ゲルマニウム、窒化ゲルマ
ニウムまたはこれらの混合物の層を、銅部材の少なくと
も1表面上に形成させる。銅に強固に接着しない材料の
層を、ゲルマニウム化銅、酸化ゲルマニウム、または窒
化ゲルマニウムの層の上に形成させる。ゲルマニウムを
含有する層は、銅部材への接着が良好でない材料の接着
を改善する。
銅の表面に良好に接着しない表面との接着を改善するこ
とに関するものである。特に、本発明は、半導体装置内
部に位置する銅部材を含む半導体構造に関するものであ
る。ゲルマニウム化銅、酸化ゲルマニウム、窒化ゲルマ
ニウムまたはこれらの混合物の層を、銅部材の少なくと
も1表面上に形成させる。銅に強固に接着しない材料の
層を、ゲルマニウム化銅、酸化ゲルマニウム、または窒
化ゲルマニウムの層の上に形成させる。ゲルマニウムを
含有する層は、銅部材への接着が良好でない材料の接着
を改善する。
【0010】さらに、本発明は、ゲルマニウム化銅、酸
化ゲルマニウム、窒化ゲルマニウム、およびこれらの組
み合わせからなる群から選択した少なくとも1つのゲル
マニウムを含有する材料の層を銅部材の少なくとも1表
面上に設け、ゲルマニウムを含有する材料の層の上に銅
と良好に接着しない材料の層を設けるステップを含む、
半導体構造を製造する方法に関するものである。本発明
はまた、上記の方法により得られた半導体構造にも関す
るものである。
化ゲルマニウム、窒化ゲルマニウム、およびこれらの組
み合わせからなる群から選択した少なくとも1つのゲル
マニウムを含有する材料の層を銅部材の少なくとも1表
面上に設け、ゲルマニウムを含有する材料の層の上に銅
と良好に接着しない材料の層を設けるステップを含む、
半導体構造を製造する方法に関するものである。本発明
はまた、上記の方法により得られた半導体構造にも関す
るものである。
【0011】
【発明の実施の形態】本発明の理解を容易にするため、
本発明による半導体構造の例の概略を示す図を参照す
る。
本発明による半導体構造の例の概略を示す図を参照す
る。
【0012】本発明によれば、介在するゲルマニウムを
含有する層を含めることにより、銅の表面への接着が良
好でない材料の接着が改善される。ゲルマニウムを含有
する層は、ゲルマニウム化銅、酸化ゲルマニウム、窒化
ゲルマニウム、またはこれらの混合物とすることができ
る。
含有する層を含めることにより、銅の表面への接着が良
好でない材料の接着が改善される。ゲルマニウムを含有
する層は、ゲルマニウム化銅、酸化ゲルマニウム、窒化
ゲルマニウム、またはこれらの混合物とすることができ
る。
【0013】図1に示すように、銅の配線1が、シリコ
ン、シリコンとゲルマニウムとの合金、またはガリウム
・ヒ素などの半導体ウエーハ(図示せず)上に含まれ
る。銅の配線は、二酸化シリコン(SiO2)、リンケ
イ酸ガラス(PSG)、ホウ素をドーピングしたPSG
(BPSG)、またはオルトケイ酸テトラエチル(TE
OS)などの、中間レベルの誘電体2を含ませることに
より電気的に分離される。さらに、この誘電体は、フッ
素化SiO2、有機重合体、多孔質誘電体などの誘電率
の低い材料を含み、場合により集積の目的でキャッピン
グ構造を使用することができる。銅の配線は、銅および
銅合金を含む。さらに、銅の配線は、底部および側壁の
表面をタンタルまたはチタンなどの導電性バリア(図示
せず)でキャッピングしてもよい。銅の厚みは通常約1
000Å〜約20000Åである。
ン、シリコンとゲルマニウムとの合金、またはガリウム
・ヒ素などの半導体ウエーハ(図示せず)上に含まれ
る。銅の配線は、二酸化シリコン(SiO2)、リンケ
イ酸ガラス(PSG)、ホウ素をドーピングしたPSG
(BPSG)、またはオルトケイ酸テトラエチル(TE
OS)などの、中間レベルの誘電体2を含ませることに
より電気的に分離される。さらに、この誘電体は、フッ
素化SiO2、有機重合体、多孔質誘電体などの誘電率
の低い材料を含み、場合により集積の目的でキャッピン
グ構造を使用することができる。銅の配線は、銅および
銅合金を含む。さらに、銅の配線は、底部および側壁の
表面をタンタルまたはチタンなどの導電性バリア(図示
せず)でキャッピングしてもよい。銅の厚みは通常約1
000Å〜約20000Åである。
【0014】本発明によれば、ゲルマニウムを含有する
材料の層を、銅の上に設ける。ゲルマニウムを含有する
材料には、ゲルマニウム化銅(copper germanide)、酸
化ゲルマニウム、窒化ゲルマニウム、またはこれらの混
合物がある。本発明の好ましい実施例によれば、約20
0℃〜約450℃、好ましくは約350℃〜約400℃
の高温で、ゲルマン(GeH4)を構造の上に流すこと
により露出した銅の表面上にゲルマニウム化銅の層3を
生成させる。ゲルマンの流速は、通常約15sccm〜
約80sccm、さらに一般的には約2sccm〜約5
sccmである。さらに、通常はゲルマンと、ヘリウ
ム、アルゴン、窒素などの不活性ガスとの混合物を使用
し、ゲルマンの濃度は約0.05%〜約5%、好ましく
は約0.1%〜約0.5%である。ゲルマンを反応する
銅の量を制限するため、希釈したゲルマンの混合ガスを
使用する。通常、この反応により生成するゲルマニウム
化銅の厚みは、約100Å〜約1000Å、好ましくは
約150Å〜約400Åである。ゲルマニウム化銅を選
択的に生成させるためには、ゲルマンの代わりに、Ge
2H6など、他のゲルマニウムを含有するガスを使用して
もよい。たとえば、米国特許第5420069号明細書
を参照されたい。また、銅の上にゲルマニウム化銅の層
を形成させるために、ゲルマニウム化銅の化学蒸着な
ど、他の方法を用いることもできる。しかし、このよう
な方法は、ゲルマニウム化銅の層を銅の露出した表面上
のみに形成させるために、マスキングおよびエッチング
工程を必要とするため、好ましくない。一方、ゲルマン
ガスとの反応を使用すれば、ゲルマニウム化銅は露出し
た銅が存在する表面のみに、選択的に形成する。
材料の層を、銅の上に設ける。ゲルマニウムを含有する
材料には、ゲルマニウム化銅(copper germanide)、酸
化ゲルマニウム、窒化ゲルマニウム、またはこれらの混
合物がある。本発明の好ましい実施例によれば、約20
0℃〜約450℃、好ましくは約350℃〜約400℃
の高温で、ゲルマン(GeH4)を構造の上に流すこと
により露出した銅の表面上にゲルマニウム化銅の層3を
生成させる。ゲルマンの流速は、通常約15sccm〜
約80sccm、さらに一般的には約2sccm〜約5
sccmである。さらに、通常はゲルマンと、ヘリウ
ム、アルゴン、窒素などの不活性ガスとの混合物を使用
し、ゲルマンの濃度は約0.05%〜約5%、好ましく
は約0.1%〜約0.5%である。ゲルマンを反応する
銅の量を制限するため、希釈したゲルマンの混合ガスを
使用する。通常、この反応により生成するゲルマニウム
化銅の厚みは、約100Å〜約1000Å、好ましくは
約150Å〜約400Åである。ゲルマニウム化銅を選
択的に生成させるためには、ゲルマンの代わりに、Ge
2H6など、他のゲルマニウムを含有するガスを使用して
もよい。たとえば、米国特許第5420069号明細書
を参照されたい。また、銅の上にゲルマニウム化銅の層
を形成させるために、ゲルマニウム化銅の化学蒸着な
ど、他の方法を用いることもできる。しかし、このよう
な方法は、ゲルマニウム化銅の層を銅の露出した表面上
のみに形成させるために、マスキングおよびエッチング
工程を必要とするため、好ましくない。一方、ゲルマン
ガスとの反応を使用すれば、ゲルマニウム化銅は露出し
た銅が存在する表面のみに、選択的に形成する。
【0015】ゲルマニウム化銅は、特にケイ化銅に比べ
て、比較的均一に、再現可能に形成する。さらに、ゲル
マニウム化銅の抵抗率はケイ化銅に比べて比較的低い。
具体的には、ゲルマニウム化銅の抵抗率は室温で約5.
5μΩ・cmであるのに対して、ケイ化銅の抵抗率は室
温で約55μΩ・cmである。一方、銅は抵抗率が約
2.2μΩ・cm以下である。
て、比較的均一に、再現可能に形成する。さらに、ゲル
マニウム化銅の抵抗率はケイ化銅に比べて比較的低い。
具体的には、ゲルマニウム化銅の抵抗率は室温で約5.
5μΩ・cmであるのに対して、ケイ化銅の抵抗率は室
温で約55μΩ・cmである。一方、銅は抵抗率が約
2.2μΩ・cm以下である。
【0016】次に、必要があれば、窒化シリコンまたは
二酸化シリコンなど、接着が良好でない材料の層5を、
ゲルマニウム化銅の層3の上に付着させる。窒化シリコ
ンの場合、周知のプラズマ・エンハンス化学蒸着(PE
CVD)により付着させることができる。このような工
程では、シランなどのシリコンを含有するガスと、アン
モニアまたは窒素、もしくはその両方などの窒素を含有
するガスとを、プラズマの存在中に導入する。他のシリ
コンを含有するガスには、ジシラン、ジクロロシラン、
オルトケイ酸テトラエチルなどがある。他の窒素を含有
するガスには、ヘキサメチルジシラザンがある。窒化シ
リコンの付着は、通常約300℃〜約450℃の温度
で、さらに一般的には約350℃〜約400℃の温度で
行う。層5の厚みは通常約100Å〜約20000Å、
さらに一般的には窒化シリコンに関しては約100Å〜
約1000Åであり、二酸化シリコンに関しては約35
0Å〜約700Åである。
二酸化シリコンなど、接着が良好でない材料の層5を、
ゲルマニウム化銅の層3の上に付着させる。窒化シリコ
ンの場合、周知のプラズマ・エンハンス化学蒸着(PE
CVD)により付着させることができる。このような工
程では、シランなどのシリコンを含有するガスと、アン
モニアまたは窒素、もしくはその両方などの窒素を含有
するガスとを、プラズマの存在中に導入する。他のシリ
コンを含有するガスには、ジシラン、ジクロロシラン、
オルトケイ酸テトラエチルなどがある。他の窒素を含有
するガスには、ヘキサメチルジシラザンがある。窒化シ
リコンの付着は、通常約300℃〜約450℃の温度
で、さらに一般的には約350℃〜約400℃の温度で
行う。層5の厚みは通常約100Å〜約20000Å、
さらに一般的には窒化シリコンに関しては約100Å〜
約1000Åであり、二酸化シリコンに関しては約35
0Å〜約700Åである。
【0017】必要があれば、図2および図3に示すよう
に、層5を付着させる前に、ゲルマニウム化銅の層の全
部または一部を酸化ゲルマニウムまたは窒化ゲルマニウ
ム4、もしくはその両方に変換して、下層の銅を保護す
る酸化バリアを設けることができる。図2はゲルマニウ
ム化銅の層の一部の変換を示したものであり、一方図3
はゲルマニウム化銅の層の全部の変換を示したものであ
る。ゲルマニウム化銅は、約20℃〜約400℃の温度
で、酸素を含有するガスを用いて酸化させることができ
る。一般に酸素を含有するガスの流速は、約5〜約15
slm(standard litre per minute)であり、この工
程の時間は約5秒から数日である。酸化工程の間にゲル
マニウム化銅からの銅は、下層の銅部材へと戻される。
ゲルマニウム化銅は、アンモニアまたは窒素などの窒素
を含有するガスとプラズマにより、約300℃〜約75
0℃の高温で、窒化ゲルマニウムに変換される。
に、層5を付着させる前に、ゲルマニウム化銅の層の全
部または一部を酸化ゲルマニウムまたは窒化ゲルマニウ
ム4、もしくはその両方に変換して、下層の銅を保護す
る酸化バリアを設けることができる。図2はゲルマニウ
ム化銅の層の一部の変換を示したものであり、一方図3
はゲルマニウム化銅の層の全部の変換を示したものであ
る。ゲルマニウム化銅は、約20℃〜約400℃の温度
で、酸素を含有するガスを用いて酸化させることができ
る。一般に酸素を含有するガスの流速は、約5〜約15
slm(standard litre per minute)であり、この工
程の時間は約5秒から数日である。酸化工程の間にゲル
マニウム化銅からの銅は、下層の銅部材へと戻される。
ゲルマニウム化銅は、アンモニアまたは窒素などの窒素
を含有するガスとプラズマにより、約300℃〜約75
0℃の高温で、窒化ゲルマニウムに変換される。
【0018】ゲルマニウム化銅の生成と窒化物の付着と
の間に、エアブレイク(室温で空気に露出)により生成
した酸化ゲルマニウムは、スタッド引っ張り試験を用い
た窒化物と銅とのはく離がかなり減少する原因となるこ
とがわかった。ゲルマニウム化物の生成の後、エアブレ
イクを行わずにその場で窒化物のキャップを付着させる
と、縁部はく離試験で改善が見られるが、スタッド引っ
張り試験では改善が見られない。縁部はく離試験につい
ては、シャファー(Shaffer)他「Edge Delamination T
esting: A Method for Measuring the Adhesion of Thi
n-Film Coatings in Microelectronic Applications, P
art 1: Numerical Analysis and Preliminary Result
s」Thin Films: Stresses and Mechanical Properties
IV、Materials Research Society Symposium Proceedin
gs、Vol.308、1993年、Materials Research
Society(米国ペンシルベニア州ピッツバーグ)刊、
p.535−539に記載されている。銅との接着が弱
い、または銅との接着が良好でないと考えられる材料と
は、シリコンが縁部はく離試験で不合格となる温度より
高い温度で、この試験によりはく離する材料をいう。
の間に、エアブレイク(室温で空気に露出)により生成
した酸化ゲルマニウムは、スタッド引っ張り試験を用い
た窒化物と銅とのはく離がかなり減少する原因となるこ
とがわかった。ゲルマニウム化物の生成の後、エアブレ
イクを行わずにその場で窒化物のキャップを付着させる
と、縁部はく離試験で改善が見られるが、スタッド引っ
張り試験では改善が見られない。縁部はく離試験につい
ては、シャファー(Shaffer)他「Edge Delamination T
esting: A Method for Measuring the Adhesion of Thi
n-Film Coatings in Microelectronic Applications, P
art 1: Numerical Analysis and Preliminary Result
s」Thin Films: Stresses and Mechanical Properties
IV、Materials Research Society Symposium Proceedin
gs、Vol.308、1993年、Materials Research
Society(米国ペンシルベニア州ピッツバーグ)刊、
p.535−539に記載されている。銅との接着が弱
い、または銅との接着が良好でないと考えられる材料と
は、シリコンが縁部はく離試験で不合格となる温度より
高い温度で、この試験によりはく離する材料をいう。
【0019】窒化ゲルマニウムを生成する方法は、「Gm
elins Handbuch der anorganishenChemie」、第8版、
Vol.45、p.34、Verlag Chernie, Stuttgar
t、1961年に記載されている。たとえば、酸化ゲル
マニウムを700℃から750℃の温度でNH3に露出
させると、Ge3N4が生成する。
elins Handbuch der anorganishenChemie」、第8版、
Vol.45、p.34、Verlag Chernie, Stuttgar
t、1961年に記載されている。たとえば、酸化ゲル
マニウムを700℃から750℃の温度でNH3に露出
させると、Ge3N4が生成する。
【0020】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0021】(1)半導体装置内に位置する銅部材と、
銅部材の少なくとも一表面上に位置するゲルマニウム化
銅、酸化ゲルマニウム、窒化ゲルマニウム、およびこれ
らの組み合わせからなる群から選択した少なくとも1つ
のゲルマニウムを含有する層と、ならびにゲルマニウム
を含有する層上に位置する銅と不完全に接着した材料の
層とを具備する、半導体装置。 (2)銅部材が、銅または銅合金である、上記(1)に
記載の半導体装置。 (3)ゲルマニウムを含有する層が、ゲルマニウム化銅
を含む、上記(1)に記載の半導体装置。 (4)ゲルマニウムを含有する層が、酸化ゲルマニウム
を含む、上記(1)に記載の半導体装置。 (5)ゲルマニウムを含有する層が、窒化ゲルマニウム
を含む、上記(1)に記載の半導体装置。 (6)ゲルマニウムを含有する層が、ゲルマニウム化銅
の層と、酸化ゲルマニウムの層とを含む、上記(1)に
記載の半導体装置。 (7)ゲルマニウムを含有する層が、ゲルマニウム化銅
の層と、窒化ゲルマニウムの層とを含む、上記(1)に
記載の半導体装置。 (8)ゲルマニウムを含有する層が、ゲルマニウム化銅
の層、酸化ゲルマニウムの層、および窒化ゲルマニウム
の層を含む、上記(1)に記載の半導体装置。 (9)ゲルマニウムを含有する層の厚みが、約100〜
約1000Åである、上記(1)に記載の半導体装置。 (10)ゲルマニウムを含有する層の厚みが、約150
〜約400Åである、上記(1)に記載の半導体装置。 (11)銅の厚みが、約1000〜約20,000Åで
ある、上記(1)に記載の半導体装置。 (12)銅と不完全に接着した材料の層の厚みが、約1
00〜約20,000Åである、上記(1)に記載の半
導体装置。 (13)銅と不完全に接着した材料が、窒化シリコンで
ある、上記(1)に記載の半導体装置。 (14)銅と不完全に接着した材料が、二酸化シリコン
である、上記(1)に記載の半導体装置。 (15)ゲルマニウム化銅、酸化ゲルマニウム、窒化ゲ
ルマニウム、およびこれらの組み合わせからなる群から
選択した少なくとも1つのゲルマニウムを含有する層を
銅部材の少なくとも1表面上に設けるステップと、ゲル
マニウムを含有する層の上に銅と良好に接着しない材料
の層を設けるステップとを含む、半導体装置を製造する
方法。 (16)ゲルマニウムを含有する層を設けるステップ
は、表面上にゲルマンを接触させることにより、銅部材
上にゲルマニウム化銅を選択的に生成させることを含
む、上記(15)に記載の方法。 (17)ゲルマンの温度が約200〜約450℃であ
る、上記(16)に記載の方法。 (18)約0.05%〜約5%のゲルマンと、窒素、ヘ
リウム、アルゴン、およびこれらの混合物からなる群か
ら選択した第2のガスを含有する気体組成物を生成する
ステップを含む、上記(16)に記載の方法。 (19)ゲルマニウムを含有する層を設けるステップ、
銅部材の上にゲルマニウム化銅の層を設けた後、ゲルマ
ニウム化銅の全部または一部を酸化させて、酸化ゲルマ
ニウムの層を設けることを特徴とする、上記(15)に
記載の方法。 (20)ゲルマニウムを含有する層の厚みが、約100
〜約1000Åである、上記(15)に記載の方法。 (21)ゲルマニウムを含有する層の厚みが、約150
〜約400Åである、上記(15)に記載の方法。 (22)ゲルマニウム化銅の層の厚みが、約100〜約
1000Åであり、酸化ゲルマニウムの層の厚みが、約
100〜約1000Åである、上記(19)に記載の方
法。 (23)ゲルマニウムを含有する層を設けるステップ
は、銅部材の上にゲルマニウム化銅の層を設けた後、ゲ
ルマニウム化銅の層全部または一部を窒化させて、窒化
ゲルマニウムの層を設けることを特徴とする、上記(1
5)に記載の方法。 (24)ゲルマニウム化銅の層の厚みが、約100〜約
1000Åであり、窒化ゲルマニウムの層の厚みが、約
100〜約1000Åである、上記(23)に記載の方
法。 (25)ゲルマニウムを含有する層を設けるステップ
は、銅部材の上にゲルマニウム化銅の層を設けた後、ゲ
ルマニウム化銅の全部または一部を酸化させて、酸化ゲ
ルマニウムの層を設け、次に酸化ゲルマニウムの層の一
部を窒化させて、窒化ゲルマニウムの層を設けることを
特徴とする、上記(15)に記載の方法。 (26)銅部材が銅または銅合金である、上記(15)
に記載の方法。 (27)銅部材の厚みが約1000〜約20,000Å
である、上記(15)に記載の方法。 (28)窒化シリコンの層の厚みが約100〜約20,
000Åである、上記(15)に記載の方法。 (29)銅に良好に接着しない材料が窒化シリコンであ
る、上記(15)に記載の方法。 (30)銅に良好に接着しない材料が二酸化シリコンで
ある、上記(15)に記載の方法。 (31)上記(15)に記載の方法により得られた半導
体装置。
銅部材の少なくとも一表面上に位置するゲルマニウム化
銅、酸化ゲルマニウム、窒化ゲルマニウム、およびこれ
らの組み合わせからなる群から選択した少なくとも1つ
のゲルマニウムを含有する層と、ならびにゲルマニウム
を含有する層上に位置する銅と不完全に接着した材料の
層とを具備する、半導体装置。 (2)銅部材が、銅または銅合金である、上記(1)に
記載の半導体装置。 (3)ゲルマニウムを含有する層が、ゲルマニウム化銅
を含む、上記(1)に記載の半導体装置。 (4)ゲルマニウムを含有する層が、酸化ゲルマニウム
を含む、上記(1)に記載の半導体装置。 (5)ゲルマニウムを含有する層が、窒化ゲルマニウム
を含む、上記(1)に記載の半導体装置。 (6)ゲルマニウムを含有する層が、ゲルマニウム化銅
の層と、酸化ゲルマニウムの層とを含む、上記(1)に
記載の半導体装置。 (7)ゲルマニウムを含有する層が、ゲルマニウム化銅
の層と、窒化ゲルマニウムの層とを含む、上記(1)に
記載の半導体装置。 (8)ゲルマニウムを含有する層が、ゲルマニウム化銅
の層、酸化ゲルマニウムの層、および窒化ゲルマニウム
の層を含む、上記(1)に記載の半導体装置。 (9)ゲルマニウムを含有する層の厚みが、約100〜
約1000Åである、上記(1)に記載の半導体装置。 (10)ゲルマニウムを含有する層の厚みが、約150
〜約400Åである、上記(1)に記載の半導体装置。 (11)銅の厚みが、約1000〜約20,000Åで
ある、上記(1)に記載の半導体装置。 (12)銅と不完全に接着した材料の層の厚みが、約1
00〜約20,000Åである、上記(1)に記載の半
導体装置。 (13)銅と不完全に接着した材料が、窒化シリコンで
ある、上記(1)に記載の半導体装置。 (14)銅と不完全に接着した材料が、二酸化シリコン
である、上記(1)に記載の半導体装置。 (15)ゲルマニウム化銅、酸化ゲルマニウム、窒化ゲ
ルマニウム、およびこれらの組み合わせからなる群から
選択した少なくとも1つのゲルマニウムを含有する層を
銅部材の少なくとも1表面上に設けるステップと、ゲル
マニウムを含有する層の上に銅と良好に接着しない材料
の層を設けるステップとを含む、半導体装置を製造する
方法。 (16)ゲルマニウムを含有する層を設けるステップ
は、表面上にゲルマンを接触させることにより、銅部材
上にゲルマニウム化銅を選択的に生成させることを含
む、上記(15)に記載の方法。 (17)ゲルマンの温度が約200〜約450℃であ
る、上記(16)に記載の方法。 (18)約0.05%〜約5%のゲルマンと、窒素、ヘ
リウム、アルゴン、およびこれらの混合物からなる群か
ら選択した第2のガスを含有する気体組成物を生成する
ステップを含む、上記(16)に記載の方法。 (19)ゲルマニウムを含有する層を設けるステップ、
銅部材の上にゲルマニウム化銅の層を設けた後、ゲルマ
ニウム化銅の全部または一部を酸化させて、酸化ゲルマ
ニウムの層を設けることを特徴とする、上記(15)に
記載の方法。 (20)ゲルマニウムを含有する層の厚みが、約100
〜約1000Åである、上記(15)に記載の方法。 (21)ゲルマニウムを含有する層の厚みが、約150
〜約400Åである、上記(15)に記載の方法。 (22)ゲルマニウム化銅の層の厚みが、約100〜約
1000Åであり、酸化ゲルマニウムの層の厚みが、約
100〜約1000Åである、上記(19)に記載の方
法。 (23)ゲルマニウムを含有する層を設けるステップ
は、銅部材の上にゲルマニウム化銅の層を設けた後、ゲ
ルマニウム化銅の層全部または一部を窒化させて、窒化
ゲルマニウムの層を設けることを特徴とする、上記(1
5)に記載の方法。 (24)ゲルマニウム化銅の層の厚みが、約100〜約
1000Åであり、窒化ゲルマニウムの層の厚みが、約
100〜約1000Åである、上記(23)に記載の方
法。 (25)ゲルマニウムを含有する層を設けるステップ
は、銅部材の上にゲルマニウム化銅の層を設けた後、ゲ
ルマニウム化銅の全部または一部を酸化させて、酸化ゲ
ルマニウムの層を設け、次に酸化ゲルマニウムの層の一
部を窒化させて、窒化ゲルマニウムの層を設けることを
特徴とする、上記(15)に記載の方法。 (26)銅部材が銅または銅合金である、上記(15)
に記載の方法。 (27)銅部材の厚みが約1000〜約20,000Å
である、上記(15)に記載の方法。 (28)窒化シリコンの層の厚みが約100〜約20,
000Åである、上記(15)に記載の方法。 (29)銅に良好に接着しない材料が窒化シリコンであ
る、上記(15)に記載の方法。 (30)銅に良好に接着しない材料が二酸化シリコンで
ある、上記(15)に記載の方法。 (31)上記(15)に記載の方法により得られた半導
体装置。
【図1】本発明による半導体構造の一例を示す略図であ
る。
る。
【図2】本発明による半導体構造の他の一例を示す略図
である。
である。
【図3】本発明による半導体構造のさらに他の一例を示
す略図である。
す略図である。
1 銅配線 2 誘電体 3 ゲルマニウム化銅の層 4 酸化ゲルマニウムまたは窒化ゲルマニウムの層 5 窒化シリコンまたは酸化シリコンの層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴィンセント・ジェイ・マクガヘイ アメリカ合衆国12601 ニューヨーク州ポ ーキープシー イェイツ・ブールバード 5 (72)発明者 トマス・エイチ・アイヴァース アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ タウンビュ ー・ドライブ 14 (72)発明者 ヘンリー・エイ・ニェ・ザ・サード アメリカ合衆国06804 コネチカット州ブ ルックフィールド ウィスコニヤ・ロード 196 (72)発明者 ジョイス・シー・リュウ アメリカ合衆国12533 ニューヨーク州サ ウス・ホープウェル・ジャンクション チ ェルシー・コーブ・ドライブ 1007
Claims (22)
- 【請求項1】半導体装置内に位置する銅部材と、前記銅
部材の少なくとも一表面上に位置するゲルマニウム化
銅、酸化ゲルマニウム、窒化ゲルマニウム、およびこれ
らの組み合わせからなる群から選択した少なくとも1つ
のゲルマニウムを含有する層と、ならびに前記ゲルマニ
ウムを含有する層上に位置する銅と不完全に接着した材
料の層とを具備する、半導体装置。 - 【請求項2】前記ゲルマニウムを含有する層が、ゲルマ
ニウム化銅の層と、酸化ゲルマニウムの層とを含む、請
求項1に記載の半導体装置。 - 【請求項3】前記ゲルマニウムを含有する層が、ゲルマ
ニウム化銅の層と、窒化ゲルマニウムの層とを含む、請
求項1に記載の半導体装置。 - 【請求項4】前記ゲルマニウムを含有する層が、ゲルマ
ニウム化銅の層、酸化ゲルマニウムの層、および窒化ゲ
ルマニウムの層を含む、請求項1に記載の半導体装置。 - 【請求項5】前記ゲルマニウムを含有する層の厚みが、
約100〜約1000Åである、請求項1に記載の半導
体装置。 - 【請求項6】前記銅の厚みが、約1000〜約20,0
00Åである、請求項1に記載の半導体装置。 - 【請求項7】前記銅と不完全に接着した材料の層の厚み
が、約100〜約20,000Åである、請求項1に記
載の半導体装置。 - 【請求項8】前記銅と不完全に接着した材料が、窒化シ
リコンまたは酸化シリコンである、請求項1に記載の半
導体構造。 - 【請求項9】ゲルマニウム化銅、酸化ゲルマニウム、窒
化ゲルマニウム、およびこれらの組み合わせからなる群
から選択した少なくとも1つのゲルマニウムを含有する
層を銅部材の少なくとも1表面上に設けるステップと、
前記ゲルマニウムを含有する層の上に銅と良好に接着し
ない材料の層を設けるステップとを含む、半導体装置を
製造する方法。 - 【請求項10】前記ゲルマニウムを含有する層を設ける
ステップは、前記表面上にゲルマンを接触させることに
より、前記銅部材上にゲルマニウム化銅を選択的に生成
させることを含む、請求項9に記載の方法。 - 【請求項11】前記ゲルマンの温度が約200〜約45
0℃である、請求項10に記載の方法。 - 【請求項12】約0.05%〜約5%のゲルマンと、窒
素、ヘリウム、アルゴン、およびこれらの混合物からな
る群から選択した第2のガスを含有する気体組成物を生
成するステップを含む、請求項10に記載の方法。 - 【請求項13】前記ゲルマニウムを含有する層の厚み
が、約100〜約1000Åである、請求項9に記載の
方法。 - 【請求項14】ゲルマニウムを含有する層を設けるステ
ップは、前記銅部材の上にゲルマニウム化銅の層を設け
た後、前記ゲルマニウム化銅の全部または一部を酸化さ
せて、酸化ゲルマニウムの層を設けることを特徴とす
る、請求項9に記載の方法。 - 【請求項15】前記ゲルマニウム化銅の層の厚みが、約
100〜約1000Åであり、前記酸化ゲルマニウムの
層の厚みが、約100〜約1000Åである、請求項1
4に記載の方法。 - 【請求項16】ゲルマニウムを含有する層を設けるステ
ップは、前記銅部材の上にゲルマニウム化銅の層を設け
た後、前記ゲルマニウム化銅の層全部または一部を窒化
させて、窒化ゲルマニウムの層を設けることを特徴とす
る、請求項9に記載の方法。 - 【請求項17】前記ゲルマニウム化銅の層の厚みが、約
100〜約1000Åであり、前記窒化ゲルマニウムの
層の厚みが、約100〜約1000Åである、請求項1
6に記載の方法。 - 【請求項18】ゲルマニウムを含有する層を設けるステ
ップは、前記銅部材の上にゲルマニウム化銅の層を設け
た後、前記ゲルマニウム化銅の全部または一部を酸化さ
せて、酸化ゲルマニウムの層を設け、次に前記酸化ゲル
マニウムの層の一部を窒化させて、窒化ゲルマニウムの
層を設けることを特徴とする、請求項9に記載の方法。 - 【請求項19】前記銅部材の厚みが約1000〜約2
0,000Åである、請求項9に記載の方法。 - 【請求項20】前記銅に良好に接着しない材料の層の厚
みが約100〜約20,000Åである、請求項9に記
載の方法。 - 【請求項21】銅に良好に接着しない材料が窒化シリコ
ンまたは酸化シリコンである、請求項9に記載の方法。 - 【請求項22】請求項9に記載の方法により得られた半
導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/231,618 US6271595B1 (en) | 1999-01-14 | 1999-01-14 | Method for improving adhesion to copper |
US09/231618 | 1999-01-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000208513A true JP2000208513A (ja) | 2000-07-28 |
JP3379087B2 JP3379087B2 (ja) | 2003-02-17 |
Family
ID=22869987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000005345A Expired - Fee Related JP3379087B2 (ja) | 1999-01-14 | 2000-01-14 | 銅部材を含む半導体装置およびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6271595B1 (ja) |
JP (1) | JP3379087B2 (ja) |
KR (1) | KR100355637B1 (ja) |
CN (1) | CN1138304C (ja) |
GB (1) | GB2345790B (ja) |
SG (1) | SG93853A1 (ja) |
TW (1) | TW452929B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130369A (ja) * | 2007-11-27 | 2009-06-11 | Interuniv Micro Electronica Centrum Vzw | Cuキャップ層としてCuゲルマナイドおよびCuシリサイドを集積および作製する方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4554011B2 (ja) * | 1999-08-10 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
US6734559B1 (en) | 1999-09-17 | 2004-05-11 | Advanced Micro Devices, Inc. | Self-aligned semiconductor interconnect barrier and manufacturing method therefor |
US6573179B1 (en) | 2000-02-01 | 2003-06-03 | Advanced Micro Devices, Inc. | Forming a strong interface between interconnect and encapsulation to minimize electromigration |
US6492267B1 (en) * | 2000-02-11 | 2002-12-10 | Micron Technology, Inc. | Low temperature nitride used as Cu barrier layer |
US6596631B1 (en) * | 2000-07-26 | 2003-07-22 | Advanced Micro Devices, Inc. | Method of forming copper interconnect capping layers with improved interface and adhesion |
DE10042948C2 (de) * | 2000-08-31 | 2002-07-18 | Infineon Technologies Ag | Integriertes Bauelement und Verfahren zu dessen Herstellung |
US6518167B1 (en) | 2002-04-16 | 2003-02-11 | Advanced Micro Devices, Inc. | Method of forming a metal or metal nitride interface layer between silicon nitride and copper |
US7262133B2 (en) * | 2003-01-07 | 2007-08-28 | Applied Materials, Inc. | Enhancement of copper line reliability using thin ALD tan film to cap the copper line |
JP3694512B2 (ja) * | 2003-04-18 | 2005-09-14 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US7704873B1 (en) | 2004-11-03 | 2010-04-27 | Novellus Systems, Inc. | Protective self-aligned buffer layers for damascene interconnects |
US7727880B1 (en) | 2004-11-03 | 2010-06-01 | Novellus Systems, Inc. | Protective self-aligned buffer layers for damascene interconnects |
US7396759B1 (en) * | 2004-11-03 | 2008-07-08 | Novellus Systems, Inc. | Protection of Cu damascene interconnects by formation of a self-aligned buffer layer |
US7727881B1 (en) | 2004-11-03 | 2010-06-01 | Novellus Systems, Inc. | Protective self-aligned buffer layers for damascene interconnects |
US20070184656A1 (en) * | 2004-11-08 | 2007-08-09 | Tel Epion Inc. | GCIB Cluster Tool Apparatus and Method of Operation |
WO2006052958A2 (en) * | 2004-11-08 | 2006-05-18 | Epion Corporation | Copper interconnect wiring and method of forming thereof |
US20070238309A1 (en) * | 2006-03-31 | 2007-10-11 | Jun He | Method of reducing interconnect line to line capacitance by using a low k spacer |
US7473626B2 (en) * | 2006-04-11 | 2009-01-06 | International Business Machines Corporation | Control of poly-Si depletion in CMOS via gas phase doping |
US7816789B2 (en) * | 2006-12-06 | 2010-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium-containing dielectric barrier for low-k process |
US7915166B1 (en) | 2007-02-22 | 2011-03-29 | Novellus Systems, Inc. | Diffusion barrier and etch stop films |
US7648899B1 (en) | 2008-02-28 | 2010-01-19 | Novellus Systems, Inc. | Interfacial layers for electromigration resistance improvement in damascene interconnects |
US7858510B1 (en) | 2008-02-28 | 2010-12-28 | Novellus Systems, Inc. | Interfacial layers for electromigration resistance improvement in damascene interconnects |
US8268722B2 (en) * | 2009-06-03 | 2012-09-18 | Novellus Systems, Inc. | Interfacial capping layers for interconnects |
US8039966B2 (en) * | 2009-09-03 | 2011-10-18 | International Business Machines Corporation | Structures of and methods and tools for forming in-situ metallic/dielectric caps for interconnects |
KR20190077619A (ko) | 2011-06-03 | 2019-07-03 | 노벨러스 시스템즈, 인코포레이티드 | 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘 |
CN103531530A (zh) * | 2012-07-05 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | 互连中铜表面处理的方法 |
US20140117545A1 (en) * | 2012-10-26 | 2014-05-01 | Globalfoundries Singapore Pte. Ltd | Copper hillock prevention with hydrogen plasma treatment in a dedicated chamber |
US9988713B2 (en) | 2013-03-12 | 2018-06-05 | Arizona Board Of Regents On Behalf Of Arizona State University | Thin film devices and methods for preparing thin film devices |
US9147605B2 (en) | 2013-06-14 | 2015-09-29 | Arizona Board Of Regents On Behalf Of Arizona State University | Thin film devices and low temperature process to make thin film devices |
US9559249B2 (en) | 2014-07-22 | 2017-01-31 | Arizona Board Of Regents | Microwave-annealed indium gallium zinc oxide films and methods of making the same |
US9673091B2 (en) | 2015-06-25 | 2017-06-06 | Globalfoundries Inc. | Structure for BEOL metal levels with multiple dielectric layers for improved dielectric to metal adhesion |
US9633896B1 (en) | 2015-10-09 | 2017-04-25 | Lam Research Corporation | Methods for formation of low-k aluminum-containing etch stop films |
US10763168B2 (en) * | 2017-11-17 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with doped via plug and method for forming the same |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3765956A (en) | 1965-09-28 | 1973-10-16 | C Li | Solid-state device |
EP0419763A1 (en) * | 1989-09-29 | 1991-04-03 | International Business Machines Corporation | A stable interconnection metallization for VLSI devices including copper |
DE69127037T2 (de) | 1990-08-01 | 1998-02-12 | Ibm | Kupfer-Germanium Verbindungen, die bei Niedrigtemperatur hergestellt werden können |
US5324684A (en) | 1992-02-25 | 1994-06-28 | Ag Processing Technologies, Inc. | Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure |
CA2089791C (en) | 1992-04-24 | 1998-11-24 | Michael J. Brady | Electronic devices having metallurgies containing copper-semiconductor compounds |
US5420069A (en) * | 1992-12-31 | 1995-05-30 | International Business Machines Corporation | Method of making corrosion resistant, low resistivity copper for interconnect metal lines |
DE4400200C2 (de) | 1993-01-05 | 1997-09-04 | Toshiba Kawasaki Kk | Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung |
US5391517A (en) * | 1993-09-13 | 1995-02-21 | Motorola Inc. | Process for forming copper interconnect structure |
US5633047A (en) | 1994-02-22 | 1997-05-27 | International Business Machines Corporation | Electronic devices having metallurgies containing copper-semiconductor compounds |
US5447887A (en) | 1994-04-01 | 1995-09-05 | Motorola, Inc. | Method for capping copper in semiconductor devices |
US5489550A (en) | 1994-08-09 | 1996-02-06 | Texas Instruments Incorporated | Gas-phase doping method using germanium-containing additive |
US6153523A (en) * | 1998-12-09 | 2000-11-28 | Advanced Micro Devices, Inc. | Method of forming high density capping layers for copper interconnects with improved adhesion |
US6143657A (en) * | 1999-01-04 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Method of increasing the stability of a copper to copper interconnection process and structure manufactured thereby |
US6046108A (en) * | 1999-06-25 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby |
-
1999
- 1999-01-14 US US09/231,618 patent/US6271595B1/en not_active Expired - Fee Related
- 1999-10-29 TW TW088118744A patent/TW452929B/zh not_active IP Right Cessation
- 1999-11-22 GB GB9927378A patent/GB2345790B/en not_active Expired - Fee Related
- 1999-12-09 SG SG9906302A patent/SG93853A1/en unknown
- 1999-12-10 CN CNB991261070A patent/CN1138304C/zh not_active Expired - Lifetime
-
2000
- 2000-01-03 KR KR1020000000007A patent/KR100355637B1/ko not_active IP Right Cessation
- 2000-01-14 JP JP2000005345A patent/JP3379087B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-07 US US09/849,530 patent/US6821890B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130369A (ja) * | 2007-11-27 | 2009-06-11 | Interuniv Micro Electronica Centrum Vzw | Cuキャップ層としてCuゲルマナイドおよびCuシリサイドを集積および作製する方法 |
Also Published As
Publication number | Publication date |
---|---|
GB2345790B (en) | 2003-12-10 |
GB9927378D0 (en) | 2000-01-19 |
SG93853A1 (en) | 2003-01-21 |
US20010023987A1 (en) | 2001-09-27 |
US6271595B1 (en) | 2001-08-07 |
US6821890B2 (en) | 2004-11-23 |
GB2345790A (en) | 2000-07-19 |
CN1138304C (zh) | 2004-02-11 |
TW452929B (en) | 2001-09-01 |
KR20000053368A (ko) | 2000-08-25 |
CN1269606A (zh) | 2000-10-11 |
JP3379087B2 (ja) | 2003-02-17 |
KR100355637B1 (ko) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3379087B2 (ja) | 銅部材を含む半導体装置およびその製造方法 | |
US7820559B2 (en) | Structure to improve adhesion between top CVD low-K dielectric and dielectric capping layer | |
US7833901B2 (en) | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer | |
US7482263B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH1116904A (ja) | 半導体装置及びその製造方法 | |
EP0243723B1 (en) | A method for bonding a layer containing a refractory metal to a substrate | |
JP2001298028A (ja) | 半導体デバイス製造方法 | |
US6339025B1 (en) | Method of fabricating a copper capping layer | |
JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
US6077791A (en) | Method of forming passivation layers using deuterium containing reaction gases | |
JPS60117719A (ja) | 半導体装置の製造方法 | |
JPS62174927A (ja) | 半導体装置 | |
JPH0888224A (ja) | 半導体装置およびその製造方法 | |
JP2819869B2 (ja) | 半導体装置の製造方法 | |
CN103681596B (zh) | 半导体结构及其制作方法 | |
JPH08167650A (ja) | 絶縁膜構造およびその製造方法 | |
JP2000332015A (ja) | 銅キャッピング層の製造方法 | |
JP2002134610A (ja) | 半導体装置の製造方法 | |
TW409151B (en) | Method of fabricating a copper capping layer | |
JPH09115901A (ja) | SiNx/PSG積層構造の形成方法 | |
JPH1012737A (ja) | 選択的化学的気相成長を利用して形成したアルミニウムプラグ及びその形成方法 | |
JP3027987B2 (ja) | 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法 | |
JPH0555219A (ja) | 半導体装置 | |
JPH0346231A (ja) | 半導体装置 | |
JPH03278431A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071213 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |