KR100355637B1 - 반도체 구조 및 반도체 구조의 제조 방법 - Google Patents

반도체 구조 및 반도체 구조의 제조 방법 Download PDF

Info

Publication number
KR100355637B1
KR100355637B1 KR1020000000007A KR20000000007A KR100355637B1 KR 100355637 B1 KR100355637 B1 KR 100355637B1 KR 1020000000007 A KR1020000000007 A KR 1020000000007A KR 20000000007 A KR20000000007 A KR 20000000007A KR 100355637 B1 KR100355637 B1 KR 100355637B1
Authority
KR
South Korea
Prior art keywords
germanium
copper
layer
nitride
containing layer
Prior art date
Application number
KR1020000000007A
Other languages
English (en)
Other versions
KR20000053368A (ko
Inventor
맥거헤이빈센트제이.
아이버스토마스에이치.
나이헨리에이.3세
리우조이스씨.
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20000053368A publication Critical patent/KR20000053368A/ko
Application granted granted Critical
Publication of KR100355637B1 publication Critical patent/KR100355637B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 질화규소 및 이산화규소와 같이 구리 부재에의 접착성이 양호하지 않은 층에 게르마늄-함유 층을 개입시킴으로써 접착성을 개선한다. 상기 게르마늄-함유 층은 게르마늄화구리, 산화게르마늄, 질화게르마늄 또는 이들의 혼합물이다. 상기 게르마늄-함유 층은 접착성을 향상시켜 접착성이 양호하지 않은 층이 구리 부재로부터 잘 박리되지 않도록 한다.

Description

반도체 구조 및 반도체 구조의 제조 방법 {SEMICONDUCTOR STRUCTURE AND PROCESS FOR FABRICATING THE SEMICONDUCTOR STRUCTURE}
본 발명은 반도체 소자에 대한 구리 또는 구리 합금의 사용에 관한 것으로, 구체적으로는 상기 구리 또는 구리 합금에 대한 다른 층의 접착성을 개선시키는 것에 관한 것이다.
구리를 반도체 소자의 상호 접속에 사용하는 것은 종래부터 사용되고 있는 알루미늄 또는 알루미늄 합금의 상호접속과 비교하여 저항률이 더 낮고, 일렉트로마이그레이션에 의한 고장(electromigration failure)의 영향(susceptibility)을 받기 어렵기 때문에 관심이 지속적으로 증가되고 있다.
그러나, 구리가 상호접속부로 사용되는 경우, 구리는 금속학적으로 이산화규소와 같이 주위를 둘러싼 유전성 물질 속으로 확산되는 경향을 가지므로, 상기 구리에 캡을 씌우는 것(이하 '캡핑(capping)'이라 함)이 필수적이다. 상기 캡핑은 확산을 억제한다. 널리 알려진 한 가지 캡핑 방법은 구리 상호접속의 측벽 및 저면을 따라서 도전성 장벽 층(conductive barrier layer)을 사용하는 것이 있다. 이러한 장벽 층의 전형으로는 탄탈(tantalum) 또는 티타늄(titanium)이 있다. 구리의 상호접속 상부면의 캡핑에는 일반적으로 질화규소가 사용된다.
그러나, 질화규소는 구리 표면에 대하여 강한 접착성을 갖지 않는다. 따라서 질화규소와 구리의 계면은, 특히 기계적으로 부하를 받는 조건 하에서는, 박리(delamination)되기가 매우 쉽다. 기계적인 부하에 의해 박리가 생기는 몇 가지 예에는, 웨이퍼 가공 중 화학-기계적 폴리싱, 기판 재생에 사용되는 것과 같은 칩 떼어내기(chip pull), 및 번-인(burn-in) 후 임시로 부착한 기판에서의 칩 제거 등이 있다.
구리 표면으로부터의 질화규소의 박리에 의해, 구리가 외부로 확산되는 통로, 및 수분 또는 다른 오염물질이 내부로 확산하는 통로를 형성한다. 이에 따라, 반도체 소자의 신뢰성 문제가 생긴다.
더욱이, 이산화규소와 같은 다른 여러 소재들은 구리 표면에 양호하게 접착되지 않는다.
질화규소와 구리의 계면의 접착 문제를 해결하기 위해 구리의 상호접속부 상에 규소화구리를 사용하는 것이 제안되었다. 이것은 Filipiak 등에게 부여된 미국특허 제5,447,887호에 개시되어 있다. 그러나, 규소화구리는 전기 저항률이 비교적 높고 구리의 상호접속 저항을 허용할 수 없을 정도로 크게 증가시킬 수 있다. 더욱이, 규소화구리는 대기 중의 산소와 반응하고, 실온에서 산소에 노출되면 저항률이 증가하는 경향이 있는 것이 보고되어 있다. 또한, 문제는 규소화구리의 생성에도 존재하고, 그것이 공정의 불균일성 및 비재현성의 원인이 된다.
따라서, 규소화구리의 사용과 관련한 단점을 수반하지 않고 질화규소 및 이산화규소와 같은 층과 구리 표면의 접착을 개선할 필요가 있다.
본 발명은, 구리 표면과, 상기 구리 표면에 양호하게 접착하지 않은 표면 사이의 접착을 개선하는 것에 관한 것이다. 특히, 본 발명은 반도체 소자 내에 위치하는 구리 부재를 포함하는 반도체 구조에 관한 것이다. 게르마늄화구리, 산화게르마늄, 질화게르마늄 또는 이들의 혼합물 층을 상기 구리 부재의 적어도 하나의 표면 상에 형성시킨다. 게르마늄화구리, 산화게르마늄, 또는 질화게르마늄 층 상에는 구리에 강력하게 접착하지 않은 소재의 층이 위치된다. 상기 게르마늄-함유층은 상기 구리 부재로의 접착이 양호하지 않은 소재의 접착성을 개선한다.
또한, 본 발명은, 게르마늄화구리, 산화게르마늄, 질화게르마늄 및 이들의 조합으로 이루어진 군에서 선택되는 적어도 하나의 게르마늄-함유 소재의 층을 구리 부재의 적어도 하나의 표면상에 제공하는 단계, 및 그 다음에 상기 게르마늄-함유 소재의 층 상에 구리에 양호하게 접착하지 않은 소재의 층을 제공하는 단계를 포함하는 반도체 구조의 제조 방법에 관한 것이다. 본 발명은 또한 상기 반도체 구조의 제조 방법에 의해 얻어지는 반도체 구조에 관한 것이다.
본 발명의 또 다른 목적 및 장점은 다음의 상세한 설명으로부터 당업자들에게 쉽게 이해될 수 있으며 본 명세서에서는 단순히 본 발명의 실시를 고려한 최선의 실시예를 예시하는 방법에 의해 본 발명의 바람직한 실시예가 도시 및 기술되어 있다. 후술하는 바와 같이, 본 발명은 다른 실시예 및 상이한 실시예가 가능하며, 본 발명의 사상과 범위를 벗어나지 않고 본 발명의 상세한 내용에 대해 여러가지 자명한 방법으로 변형을 가할 수 있다. 따라서, 본 발명의 상세한 설명은 한정으로서가 아니라 성질상 예시적인 것으로서 고려되어야 한다.
도 1은 본 발명에 따른 반도체 구조의 예시적인 개략도.
도 2는 본 발명에 따른 다른 반도체 구조의 예시적인 개략도.
도 3은 본 발명에 따른 또 다른 반도체 구조의 예시적인 개략도.
본 발명의 이해를 용이하게 하기 위해, 본 발명에 따른 반도체 구조의 예의 개략도를 참조한다.
본 발명에 따르면, 구리 표면에의 접착이 양호하지 않은 소재의 접착성은 게르마늄-함유층을 개재시킴으로써 개선된다. 상기 게르마늄-함유층은 게르마늄화구리, 산화게르마늄, 질화게르마늄, 또는 이들의 혼합물로 할 수 있다.
도 1에 예시하는 바와 같이, 구리선(1)이 규소, 규소-게르마늄 합금 또는 갈륨-비소화합물과 같은 반도체 웨이퍼(도시하지 않음) 상에 포함된다. 상기 구리선은 이산화규소(SiO2), 포스포-실리케이트-글래스(phospho-silicate-glass; PSG), 보붕소를 도핑한 PSG(boron doped PSG; BPSG), 또는 테트라에틸오르토실리케이트(tetraethylorthosilicate; TEOS)와 같은 중간 레벨의 유전체(2)를 포함시킴으로써 전기적으로 분리된다. 또한, 상기 유전체는 불소처리된(fluorinated) SiO2, 유기 중합체 및 다공질의 유전체와 같은 유전율이 낮은 소재를 포함하며, 경우에 따라 집적화 목적으로 캡핑 구조를 사용할 수 있다. 구리선은 구리 및 구리 합금을 포함한다. 또한, 구리선은 자신의 저면 및 측벽면 전체가 탄탈 또는 티타늄과 같은 도전성 장벽(도시하지 않음)으로 캡핑해도 된다. 구리의 두께는 일반적으로 대략 1,000 내지 20,000 Å이다.
본 발명에 따르면, 게르마늄-함유 소재의 층을 구리 상에 제공한다. 게르마늄-함유 소재에는 게르마늄화구리, 산화게르마늄, 질화게르마늄 또는 이들의 혼합물이 있다. 본 발명의 바람직한 실시예에 따르면, 대략 200 내지 450℃, 바람직하게는 대략 350 내지 400℃의 고온에서 게르만(germane; GeH4)을 상기 구조 전체에 걸쳐 유동시킴으로써 노출되는 구리 표면 상에 게르마늄화구리의 층(3)을 형성시킨다. 상기 게르만의 유동 속도는 일반적으로 대략 15 내지 80 sccm, 보다 일반적으로는 대략 2 내지 5 sccm이다. 또한, 일반적으로는 헬륨, 아르곤 또는 질소와 같은 불활성 기체와 게르만의 혼합물을 사용하며, 이때 게르만의 농도는 대략 0.05 내지 5%, 바람직하게는 대략 0.1 내지 0.5%이다. 게르만과 반응하는 구리의 양을 제한하기 위해, 희석된 게르만 혼합 가스를 사용한다. 일반적으로, 상기 반응에 의해 형성되는 게르마늄화구리의 두께는 대략 100 내지 1,000 Å, 바람직하게는 대략 150 내지 400 Å이다. 게르만 대신에, 게르마늄화구리를 선택적으로 형성하는 데에 Ge2H6와 같은 기타 다른 게르마늄-함유 가스를 사용해도 된다. 이것은 예를 들면 미국특허 제5,420,069를 참조 바란다. 또한, 구리 상에 게르마늄화구리의 층을 형성시키기 위해, 게르마늄화구리의 화학 기상 증착과 같은 다른 방법을 사용할 수도 있다. 그러나, 이러한 방법에서는 게르마늄화구리 층을 구리가 노출된 표면 상에만 형성시키기 위해 마스킹(masking) 공정 및 에칭(etching) 공정을 필요로 하므로 바람직하지 않다. 한편, 게르만 가스와의 반응을 사용하면, 게르마늄화구리는 노출된 구리가 존재하는 표면에만 선택적으로 형성된다.
게르마늄화구리는 특히 규소화구리에 비해 비교적 균일하게 재현 가능하게 형성된다. 또한, 게르마늄화구리의 저항률은 규소화구리에 비하여 비교적 낮다. 구체적으로, 게르마늄화구리의 저항률은 실온에서 대략 5.5 μohm·cm인데 반하여, 규소화구리의 저항률은 대략 55 μohm·cm이다. 한편, 구리는 저항률이 대략 2.2 μohm·cm 이하이다.
그 다음에, 필요한 경우, 질화규소 또는 이산화규소와 같이 접착이 양호하지 않은 소재의 층(5)을 게르마늄화구리의 층(3) 상에 부착시킨다. 질화규소의 경우, 널리 공지된 플라즈마 활성화 화학 기상 증착 방법(plasma enhanced chemical vapor deposition process; PECVD)에 의해 부착시킬 수 있다. 이러한 공정에서는 실란(silane)과 같은 규소-함유 가스의 종류, 및 암모니아 및/또는 질소와 같은 질소-함유 가스의 종류를 플라즈마의 존재 중에 도입하는 것을 포함한다. 기타 다른 규소-함유 가스의 종류로는 디실란(disilane), 디클로로실란(dichlorosilane) 및 테트라에틸오르토실리케이트(tetraethylorthosilicate)가 있다. 기타 다른 질소-함유 가스의 종류로는 헥사메틸디실라잔(hexamethyldisilazane)이 있다. 질화규소의 부착은 일반적으로 대략 300 내지 450℃의 온도에서, 보다 일반적으로는 대략 350 내지 400℃의 온도에서 실시된다. 층(5)의 두께는 대략 100 내지 20,000 Å인 것이 일반적이고, 보다 일반적으로는 질화규소의 경우에 대략 100 내지 1,000 Å이며, 규소의 경우에 대략 350 내지 700 Å이다.
필요한 경우, 도 2 및 도 3에 예시하는 바와 같이, 층(5)을 증착하기 전에 게르마늄화구리 층의 전체 또는 일부를 산화게르마늄 및/또는 질화게르마늄(4)으로 변환하여, 하층에 있는 구리를 보호하는 추가의 산화 장벽을 제공할 수 있다. 도 2는 게르마늄화구리 층의 일부의 변환을 예시하는 반면에, 도 3은 게르마늄화구리 층 전체의 변환을 예시한다. 게르마늄화구리는 대략 20 내지 400℃의 온도에서 산소-함유 가스를 사용하여 산화될 수 있다. 일반적으로, 산소-함유 가스의 유동 속도는 대략 5 내지 15 slm이고, 이 공정 시간은 대략 5초에서 수일간이다. 산화 공정 동안, 게르마늄화구리로부터의 구리는 하층의 구리 부재로 되돌아 간다(expelled back). 게르마늄화구리는 암모니아 또는 질소와 같은 질소-함유 가스 또는 플라즈마와 반응함으로써 대략 300 내지 750℃의 고온에서 질화게르마늄으로 변환된다.
게르마늄화구리의 형성과 질화물의 부착과의 사이에, 에어브레이크(실온에서 공기에 노출되는 것)에 의해 형성된 산화게르마늄은, 스터드 풀 시험(stud pull test)을 이용한 질화물과 구리와의 박리가 상당히 감소하는 원인이 되는 것을 확인하였다. 게르마늄화물의 형성 후, 에어브레이크를 행하지 않고 그 자리에서 질화물의 캡을 부착시키면 에지 박리 시험(edge delamination test)에서 개선이 이루어지지만, 스터드 풀 시험에서는 개선이 이루어지지 않는다. 에지 박리 시험에 관하여는, Shaffer 등이 저술하고 미국 펜실바니아주 피츠버그에 있는 Material Research Society사가 출판한 1993년판, 제308권, Materials Research Society Symposium Proceedings의 페이지 535-539에 실려있는 "에지 박리 시험: 마이크로전자 응용에서 박막 코팅의 접착을 측정하는 방법(Edge Delamination testing: A Method for Measuring the Adhesion of Thin-Film Coatings in Microelectronic Applications), 제1부: 수치 해석 및 예비 결과(Part 1: Numerical Analysis and Preliminary Results), 박막 부분: 응력 및 기계적 특성 Ⅳ(in Thin Films: Stresses and Mechanical Properties Ⅳ)"에 기술되어 있다. 구리와의 접착이 약한, 또는 구리와의 접착이 양호하지 않다고 생각되는 소재란, 규소가 에지 박리 시험에서 실패하는 온도보다 높은 온도에서 에지 박리 시험에 의해 박리하는 소재를 말한다.
질화게르마늄을 형성하기 위한 절차는 Stuttgart에 있는 Verlag Chernie사가 1961년에 발행한 Gmelins Handbuch der anorganishen Chemie. 제8판, 제45권의 페이지 34를 참조하면 알 수 있다. 예를 들면, 산화게르마늄을 700 내지 750℃에서 NH3에 노출시키면 Ge3N4가 형성된다.
상기 본 발명에 대한 상세한 설명은 본 발명을 예시하고 설명하기 위한 것이다. 또한, 상기 개시 내용은 단지 본 발명의 바람직한 실시예를 도시하고 기술하였지만, 상술한 바와 같이, 당업자들은 본 발명이 다른 여러 조합, 변경, 및 환경과 함께 사용될 수 있고, 본 명세서에서 밝힌 본 발명의 개념에 대한 범위 내에서 변경이 가해질 수 있다는 것을 이해하여야 한다. 본 명세서에 기술되는 실시예는 본 발명을 실시하는데 있어서의 최선의 실시예를 설명하기 위한 의도로 기술되었으며 당업자들은 본 발명의 특정한 응용을 위해 요구되는 여러 가지 변경을 가할 수 있다. 따라서, 상기 기술은 본 발명을 본 명세서에 개시되는 형태로 제한하는 것이 아니다. 또한, 첨부되는 특허청구범위는 대안적인 실시예를 포함하는 것으로 간주되도록 이해되어야 한다.
본 발명에 따르면 구리 표면과 상기 구리 표면에의 접착이 양호하지 않은 표면 사이의 접착이 개선될 수 있다.

Claims (24)

  1. 반도체 소자 내에 위치하는 구리 부재;
    상기 구리 부재의 적어도 하나의 표면상에 위치하며, 게르마늄화구리, 산화게르마늄, 질화게르마늄 및 이들의 조합으로 이루어지는 군에서 선택되는 적어도 하나의 부재의 게르마늄-함유 층; 및
    상기 게르마늄-함유 층 상에 위치하며, 구리에 접착하는 소재의 층
    을 포함하는 것인 반도체 구조.
  2. 제1항에 있어서,
    상기 구리 부재가 구리 또는 구리 합금인 것인 반도체 구조.
  3. 제1항에 있어서,
    상기 게르마늄-함유 층이 게르마늄화구리, 산화게르마늄, 질화게르마늄, 게르마늄화구리 층 및 산화게르마늄 층, 게르마늄화구리 층 및 질화게르마늄 층, 및 게르마늄화구리 층, 산화게르마늄 층 및 질화게르마늄 층으로 이루어지는 군에서 선택되는 어느 하나의 층을 포함하는 것인 반도체 구조.
  4. 제1항에 있어서,
    상기 게르마늄-함유 층이 대략 100 내지 1,000 Å의 두께를 갖는 것인 반도체 구조.
  5. 제1항에 있어서,
    상기 게르마늄-함유 층이 대략 150 내지 400 Å의 두께를 갖는 것인 반도체 구조.
  6. 제4항에 있어서,
    상기 구리가 대략 1,000 내지 20,000 Å의 두께를 갖는 것인 반도체 구조.
  7. 제4항에 있어서,
    상기 구리에 접착하는 소재의 층이 대략 100 내지 20,000 Å의 두께를 갖는 것인 반도체 구조.
  8. 제1항에 있어서,
    상기 구리에 접착하는 소재가 질화규소 또는 이산화규소인 것인 것인 반도체 구조.
  9. 구리 부재의 적어도 하나의 표면 상에 게르마늄화구리, 산화게르마늄, 질화게르마늄 및 이들의 조합으로 이루어지는 군에서 선택되는 적어도 하나의 부재의 게르마늄-함유 층을 제공하는 단계; 및
    상기 게르마늄-함유 층 상에서 구리에 접착하는 소재의 층을 제공하는 단계
    를 포함하는 것인 반도체 구조의 제조 방법.
  10. 제9항에 있어서,
    상기 반도체 구조 전체에 걸쳐 게르만(germane)을 유동시켜 상기 구리 부재 상에 게르마늄화구리를 선택적으로 형성함으로써 게르마늄-함유 층을 제공하는 단계를 포함하는 것인 반도체 구조의 제조 방법.
  11. 제10항에 있어서,
    상기 게르만의 온도가 대략 200 내지 450℃인 것인 반도체 구조의 제조 방법.
  12. 제10항에 있어서,
    대략 0.05 내지 5%의 게르만과, 질소, 헬륨, 아르곤 및 이들의 혼합물로 이루어지는 군에서 선택되는 제2 가스를 포함하는 기체 조성물을 생성하는 단계를 포함하는 반도체 구조의 제조 방법.
  13. 제9항에 있어서,
    상기 구리 상에 게르마늄화구리 층을 제공하고, 그 후 산화게르마늄 층을 제공하기 위해 상기 게르마늄화구리의 전체 또는 일부를 산화시킴으로써 상기 게르마늄-함유 층이 제공되는 것인 반도체 구조의 제조 방법.
  14. 삭제
  15. 삭제
  16. 제13항에 있어서,
    상기 게르마늄화구리 층의 두께는 대략 100 내지 1,000 Å이고, 상기 산화게르마늄 층의 두께는 대략 100 내지 1,000 Å인 것인 반도체 구조의 제조 방법.
  17. 제9항에 있어서,
    상기 게르마늄-함유 층이 게르마늄화구리 층을 제공하는 단계와, 그 후 질화게르마늄을 제공하도록 상기 게르마늄화구리의 전체 또는 일부를 질화시키는 단계를 포함하는 것인 반도체 구조의 제조 방법.
  18. 삭제
  19. 제9항에 있어서,
    상기 구리 상에 게르마늄화구리 층을 제공하고, 그 후 산화게르마늄 층의 제공하기 위해 상기 게르마늄화구리의 전체 또는 일부를 산화시키고, 그 후 질화게르마늄을 제공하기 위해 상기 산화구리 층의 일부를 질화시킴으로써 상기 게르마늄-함유 층이 제공되는 것인 반도체 구조의 제조 방법.
  20. 제9항에 있어서,
    상기 구리 부재가 구리 또는 구리 합금인 것인 반도체 구조의 제조 방법.
  21. 삭제
  22. 제9항에 있어서,
    상기 구리에 접착하는 소재의 층의 두께가 대략 100 내지 20,000 Å인 것인 반도체 구조의 제조 방법.
  23. 삭제
  24. 제9항의 방법에 의해 얻어지는 것인 반도체 구조.
KR1020000000007A 1999-01-14 2000-01-03 반도체 구조 및 반도체 구조의 제조 방법 KR100355637B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/231,618 1999-01-14
US09/231,618 US6271595B1 (en) 1999-01-14 1999-01-14 Method for improving adhesion to copper
US9/231,618 1999-01-14

Publications (2)

Publication Number Publication Date
KR20000053368A KR20000053368A (ko) 2000-08-25
KR100355637B1 true KR100355637B1 (ko) 2002-10-11

Family

ID=22869987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000000007A KR100355637B1 (ko) 1999-01-14 2000-01-03 반도체 구조 및 반도체 구조의 제조 방법

Country Status (7)

Country Link
US (2) US6271595B1 (ko)
JP (1) JP3379087B2 (ko)
KR (1) KR100355637B1 (ko)
CN (1) CN1138304C (ko)
GB (1) GB2345790B (ko)
SG (1) SG93853A1 (ko)
TW (1) TW452929B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6734559B1 (en) 1999-09-17 2004-05-11 Advanced Micro Devices, Inc. Self-aligned semiconductor interconnect barrier and manufacturing method therefor
US6573179B1 (en) 2000-02-01 2003-06-03 Advanced Micro Devices, Inc. Forming a strong interface between interconnect and encapsulation to minimize electromigration
US6492267B1 (en) * 2000-02-11 2002-12-10 Micron Technology, Inc. Low temperature nitride used as Cu barrier layer
US6596631B1 (en) * 2000-07-26 2003-07-22 Advanced Micro Devices, Inc. Method of forming copper interconnect capping layers with improved interface and adhesion
DE10042948C2 (de) * 2000-08-31 2002-07-18 Infineon Technologies Ag Integriertes Bauelement und Verfahren zu dessen Herstellung
US6518167B1 (en) 2002-04-16 2003-02-11 Advanced Micro Devices, Inc. Method of forming a metal or metal nitride interface layer between silicon nitride and copper
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
JP3694512B2 (ja) * 2003-04-18 2005-09-14 沖電気工業株式会社 半導体装置の製造方法
US7704873B1 (en) 2004-11-03 2010-04-27 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7727880B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7396759B1 (en) * 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US7727881B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US20070184656A1 (en) * 2004-11-08 2007-08-09 Tel Epion Inc. GCIB Cluster Tool Apparatus and Method of Operation
WO2006052958A2 (en) * 2004-11-08 2006-05-18 Epion Corporation Copper interconnect wiring and method of forming thereof
US20070238309A1 (en) * 2006-03-31 2007-10-11 Jun He Method of reducing interconnect line to line capacitance by using a low k spacer
US7473626B2 (en) * 2006-04-11 2009-01-06 International Business Machines Corporation Control of poly-Si depletion in CMOS via gas phase doping
US7816789B2 (en) * 2006-12-06 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium-containing dielectric barrier for low-k process
US7915166B1 (en) 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
EP2065927B1 (en) * 2007-11-27 2013-10-02 Imec Integration and manufacturing method of Cu germanide and Cu silicide as Cu capping layer
US7648899B1 (en) 2008-02-28 2010-01-19 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US7858510B1 (en) 2008-02-28 2010-12-28 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
US8039966B2 (en) * 2009-09-03 2011-10-18 International Business Machines Corporation Structures of and methods and tools for forming in-situ metallic/dielectric caps for interconnects
KR20190077619A (ko) 2011-06-03 2019-07-03 노벨러스 시스템즈, 인코포레이티드 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
CN103531530A (zh) * 2012-07-05 2014-01-22 中芯国际集成电路制造(上海)有限公司 互连中铜表面处理的方法
US20140117545A1 (en) * 2012-10-26 2014-05-01 Globalfoundries Singapore Pte. Ltd Copper hillock prevention with hydrogen plasma treatment in a dedicated chamber
US9988713B2 (en) 2013-03-12 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Thin film devices and methods for preparing thin film devices
US9147605B2 (en) 2013-06-14 2015-09-29 Arizona Board Of Regents On Behalf Of Arizona State University Thin film devices and low temperature process to make thin film devices
US9559249B2 (en) 2014-07-22 2017-01-31 Arizona Board Of Regents Microwave-annealed indium gallium zinc oxide films and methods of making the same
US9673091B2 (en) 2015-06-25 2017-06-06 Globalfoundries Inc. Structure for BEOL metal levels with multiple dielectric layers for improved dielectric to metal adhesion
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
US10763168B2 (en) * 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765956A (en) 1965-09-28 1973-10-16 C Li Solid-state device
EP0419763A1 (en) * 1989-09-29 1991-04-03 International Business Machines Corporation A stable interconnection metallization for VLSI devices including copper
DE69127037T2 (de) 1990-08-01 1998-02-12 Ibm Kupfer-Germanium Verbindungen, die bei Niedrigtemperatur hergestellt werden können
US5324684A (en) 1992-02-25 1994-06-28 Ag Processing Technologies, Inc. Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
CA2089791C (en) 1992-04-24 1998-11-24 Michael J. Brady Electronic devices having metallurgies containing copper-semiconductor compounds
US5420069A (en) * 1992-12-31 1995-05-30 International Business Machines Corporation Method of making corrosion resistant, low resistivity copper for interconnect metal lines
DE4400200C2 (de) 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
US5633047A (en) 1994-02-22 1997-05-27 International Business Machines Corporation Electronic devices having metallurgies containing copper-semiconductor compounds
US5447887A (en) 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US5489550A (en) 1994-08-09 1996-02-06 Texas Instruments Incorporated Gas-phase doping method using germanium-containing additive
US6153523A (en) * 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
US6143657A (en) * 1999-01-04 2000-11-07 Taiwan Semiconductor Manufacturing Company Method of increasing the stability of a copper to copper interconnection process and structure manufactured thereby
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby

Also Published As

Publication number Publication date
GB2345790B (en) 2003-12-10
GB9927378D0 (en) 2000-01-19
SG93853A1 (en) 2003-01-21
US20010023987A1 (en) 2001-09-27
US6271595B1 (en) 2001-08-07
US6821890B2 (en) 2004-11-23
GB2345790A (en) 2000-07-19
CN1138304C (zh) 2004-02-11
TW452929B (en) 2001-09-01
KR20000053368A (ko) 2000-08-25
CN1269606A (zh) 2000-10-11
JP3379087B2 (ja) 2003-02-17
JP2000208513A (ja) 2000-07-28

Similar Documents

Publication Publication Date Title
KR100355637B1 (ko) 반도체 구조 및 반도체 구조의 제조 방법
US7833901B2 (en) Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer
US5786039A (en) Process for electrical insulation in microelectronics, applicable in narrow cavities, by deposition of oxide in the viscous state and corresponding device
US7820559B2 (en) Structure to improve adhesion between top CVD low-K dielectric and dielectric capping layer
EP0643421B1 (en) Semiconductor device and associated fabrication method
JP2003142579A5 (ko)
JPS6278816A (ja) シリコン基板上に金属を選択的に付着する方法
US7045895B2 (en) Semiconductor device and method for manufacturing the same
US6787462B2 (en) Method of manufacturing semiconductor device having buried metal wiring
US5869394A (en) Teos-ozone planarization process
KR20010086329A (ko) 반도체 장치 및 그 제조방법
US9728480B2 (en) Passivation layer and method of making a passivation layer
US6077791A (en) Method of forming passivation layers using deuterium containing reaction gases
US20030119303A1 (en) Method of forming a patterned tungsten damascene interconnect
US6399494B1 (en) Method of making a semiconductor device
JPH0888224A (ja) 半導体装置およびその製造方法
JP2560623B2 (ja) 半導体装置の製造方法
JPH0629410A (ja) 半導体装置及びその製造方法
JPH08167650A (ja) 絶縁膜構造およびその製造方法
JPH07122552A (ja) 半導体装置における絶縁膜形成方法
JPH0346231A (ja) 半導体装置
JP3027987B2 (ja) 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法
JP2002134747A (ja) ホットキャリアエージング緩和のための低温プロセス
JPH03159124A (ja) 半導体装置の製造方法
KR20060038154A (ko) 응착력이 향상된 반도체 배선 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee