JPH0346231A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0346231A
JPH0346231A JP18175189A JP18175189A JPH0346231A JP H0346231 A JPH0346231 A JP H0346231A JP 18175189 A JP18175189 A JP 18175189A JP 18175189 A JP18175189 A JP 18175189A JP H0346231 A JPH0346231 A JP H0346231A
Authority
JP
Japan
Prior art keywords
wiring layer
conductor
layer
contact hole
peak intensity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18175189A
Other languages
English (en)
Inventor
Yoko Takeuchi
竹内 曜子
Takayuki Endo
隆之 遠藤
Renpei Nakada
錬平 中田
Hirofumi Omori
大森 廣文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18175189A priority Critical patent/JPH0346231A/ja
Publication of JPH0346231A publication Critical patent/JPH0346231A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置に関し、特に第1配線層と第2配
線層とをコンタクトホール内に埋め込まれた導体を通し
て互いに接続した構造の半導体装置の改良に係わる。
(従来の技術) 近年、コンピュータや通信機器の重要部分には大規模集
積回路(LSI)が多用されている。
これらのLSIは、数ミリ角の半導体基板上に多数の能
動素子又は受動素子を電気回路の構成部分となるように
結線しながら、これらを集積化することにより製造され
ている。この集積化は、ますます進む傾向にあり、構成
素子の微細化及び高密度化への研究が急速に進められ、
超高集積化されたLSI (VLSI)の製造が図られ
ている。かかるLSIでは、例えば配線層を例にとると
、設計基準の縮小で配線層幅を小さくするのに対し、能
動素子が増大するため、細くかつ複雑な配線層の取り出
しを行う必要があり、コンタクトホール内に直接アルミ
ニウム配線層が延在する一般の配線層では高抵抗化や段
切れ等の問題が生じる。このため、前記問題を起きに難
い信頼性の高い配線層構造を有する半導体装置が要求さ
れている。
その1つに配線層をアルミニウム系とし、これら配線層
間を結線するコンタクトホール内にタングステンやアル
ミニウムを埋め込んだ構造の半導体装置が知られている
。これを第3図を参照して説明する。図中の1は、半導
体基板であり、この基板1上には絶縁層2が被覆されて
いる。前記絶縁層2上には、アルミニウム系の第1配線
層3が形成され、かつ該第1配線層3は紙面の奥行き方
向に延在されている。前記第1配線層3を含む前記絶縁
層2上には、層間絶縁層4が被覆されており、かつ前記
第1配線層3に対応する該層間絶縁層4にはコンタクト
ホール5が開孔されている。
このコンタクトホール5内には、例えばタングステン層
6がCVD法により埋め込まれている。また、前記層間
絶縁層4上にはアルミニウム系の第2配線層7が前記タ
ングステン層6と接続するように形成されている。
しかしながら、上述した構造の半導体装置にあってはコ
ンタクトホール5に埋め込まれたタングステン層6の内
部応力が通常、大きいため、第1配線層3とタングステ
ン層6との密着性が低下する。その結果、それらの間の
接触抵抗が増大して第1、第2配線層3.7間での接触
抵抗も増大し、高速動作性等を阻害する問題があった。
特に、半導体装置の微細化に伴なってコンタクトホール
自体の寸法が微細化されると、前記接触抵抗の増大化が
より一層顕著となり、信頼性を著しく低下させる。
(発明が解決しようとする課題) 本発明は、上記従来の課題を解決するためになされたも
ので、第1配線層とコンタクトホール内に埋め込んだ導
体との密着性を向上し、第1配線層と前記導体上を横切
って形成される第2の配線層とを良好に接続した構造を
有する半導体装置を提供しようとするものである。
[発明の構成] (課題を解決するための手段) 本発明は、半導体基板上に設けられた第1配線層と、こ
の配線層を含む前記基板上に被覆された絶縁層と、この
絶縁層に開孔されたコンタクトホール内に埋め込まれ、
前記第1配線層と接続された導体と、この導体に接続さ
れた第2配線層とを具備した半導体装置において、前記
導体が体心立方格子で構成され、かつX線回折により得
られる(200)面のピーク強度1200と(110)
面のピーク強度I 110の比I 200 / I 1
10が0.2以上であることを特徴とする半導体装置で
ある。
上記半導体基板としては、例えば単結晶シリコン、ゲル
マニウム、GaAs、InPなどの化合物半導体、サフ
ァイなどの絶縁板上にシリコン層を成長させたもの等を
挙げることができる。
上記第1配線層は、例えば純Aρ、All−8t。
AJ−Cu、A、l! −S 1−CuなどのAρ金合
金その他Moなどの高融点金属或いはそのシリサイド等
により形成される。
上記絶縁層は、例えば酸化シリコン、窒化シリコン、成
るいはPやBなどの不純物がドープされた酸化シリコン
等により形成される。
上記コンタクトホール内に埋め込む導体は、例えば体心
立方格子構造のタングステン等により形成される。かか
る導体のX線回折により得られるピーク強度比1200
 / I 、、。を限定した理由は、その比を0.2未
満にすると導体自体の内部応力を十分に小さくできず、
第1配線層との密着性の向上化を達成できなくなるから
である。より好ましいピーク強度化工2゜o/I++。
は、0.5以上である。
(作用) 本発明によれば、フンタクトホール内に体心立方格子で
構成され、かつX線回折により得られる(200)面の
ピーク強度1200と(110)面のピーク強度I11
゜の比1200 / I ++。が所定値以上とした内
部応力の小さい導体を埋め込むことによってすることに
よって、前記コンタクトホールから露出する第1配線層
に対して前記導体を良好に密着できる。その結果、第1
配線層と導体との接触抵抗を著しく低減でき、ひいては
第1配線層と前記導体上を横切って形成される第2の配
線層とを良好に接続した構造を有する半導体装置を得る
ことができる。
(実施例) 以下、本発明の実施例を図示する製造方法を併記して詳
細に説明する。
まず、既に素子(例えばMOSトランジスタ)が形成さ
れたシリコン基板11上に例えばCVD法により絶縁層
(酸化シリコン層)12を堆積した後、全面にアルミニ
ウム層を堆積し、更に該アルミニウム層を写真蝕刻工程
と反応性イオンエツチング工程とによりパターニングし
て第1配線層13を形成した(第1図(A)図示)。な
お、前記第1配線層13は紙面の奥行き方向に延在され
ている。
次いで、シラン(SiH4)と酸素(02)とを原料ガ
スとしたプラズマCVD法により層間絶縁層としての厚
さ1400Åの酸化シリコン層14を第1配線層13を
含む基板1i全面に堆積した(第1図CB)図示)。つ
づいて、前記第1配線層13に対応する前記酸化シリコ
ン層14を写真蝕刻工程とフッ素系ガスを用いた反応性
イオンエツチング工程とにより選択的に除去してコンタ
クトホール15を開孔した。こうしたコンタクトホール
15の開孔後において、コンタクトホール15から露出
した第1配線層13表面を観察すると、前記反応性エツ
チング時に形成されたと考えられる絶縁性の高い炭化物
、酸化物又はその混合物等の汚染膜16が前記第1配線
層13の露出部表面に付着していることが確認された(
第1図(C)図示)。
次いで、スパッタエツチングが可能な前処理室と反応室
を備えた薄膜形成装置に前記コンタクトホール形成後の
シリコン基板を設置し、ソノヒョウメンヲ前処理室にお
いてプラズマ中でエツチングしてコンタクトホール15
から露出した第1配線層13表面に付着した汚染膜10
を除去した(第1図(D)図示)。
次いで、シリコン基板を大気に曝すことなく薄膜形成装
置の反応室に移動させ、選択CVD法により堆積し、コ
ンタクトホール15内に導体としてのタングステン層1
7を埋め込んだ(第1図(E)図示) この時の堆積条
件は、六フッ化タングステン(WF6)流fjk 10
cc/ min  シラン(SiH4)の流ffi 1
Occ/ m1n 、水素(H2)流jl 1Occ/
 l1in 、温度300℃、圧力0.2torrとし
、タングステンを約500Å/■inの速度で成膜した
このような工程でコンタクトホール15内に埋め込んだ
タングステン層17の結晶方位をX線回折分析により調
べた。その結果、タングステン層17は体心立方格子で
構成され、かつ第2図(a)に示すように(200)面
のピーク強度1200と(110)面のピーク強度I 
110の比1200 / I 110は0.47であっ
た。これに対し、コンタクホールの開孔後、希フッ酸で
処理し、前記と同様な条件でコンタクトホール内に埋め
込んだタングステン層(従来法)は第2図(b)に示す
ように(200)面のピーク強度1200と(110)
面のピーク強度I +10の化工2゜O/lll0は0
.13であった。また、前記工程でコンタクトホール1
5内に埋め込んだタングステン層17の内部応力をX線
回折分析により測定した。
その結果、内部応力の値(σ)は3J4X108N/m
2であり、前記従来法により形成したタングステン層の
内部応力の値(σ)が7.38X 108N / m 
2であるのに対し、l/2以下の値を示すことが確認さ
れた。
次いで、全面にアルミニウム層を堆積し、該アルミニウ
ム層を写真蝕刻工程と反応性イオンエソチング工程とに
よりバターニングして第2配線層18を形成して第1図
(F)に示す半導体装置を製造した。
本実施例の半導体装置は、第1図(F)に示すようにコ
ンタクトホール1511i’?に体心立方格子で構成さ
れ、かつX線回折により得られる(200)面のピーク
強度I2゜0と(110)面のピーク強度■11゜の比
1200 / I 110が0,47で内部応力の値が
3,34X108N/m2と小さいタングステン層17
を埋め込んだ構造になっているため、前記コンタクトホ
ール15から露出する第1配線層13とタングステン層
17との密着性を著しく向上できる。その結果、第1配
線層13と第2配線層18とがコンタクトホール15内
に埋め込まれたタングステン層17を介して低抵抗で接
続された高速動作が可能で高信頼性の半導体装置を得る
ことができる。
なお、上記実施例においてはコンタクトホールにタング
ステン層を選択CVD法により埋め込んだが、コンタク
トホールを含む酸化シリコン層全面にCVD法によりタ
ングステン層を堆積した後、前記酸化シリコン層上のタ
ングステン層をエッチバックしてコンタクトホール内の
みにタングステン層を残存させても実施例と同様な効果
を達成できる。
[発明の効果] 以上詳述した如く、本発明によれば第1配線層とコンタ
クトホール内に埋め込んだ導体との密着性を向上し、第
1配線層と前記導体上を横切って形成される第2の配線
層とを良好に接続した構造を有する高速動作性、信頼性
の優れた半導体装置を提供できる。
【図面の簡単な説明】
第1図(A)〜(F)は本発明の実施例における半導体
装置を得るための製造工程を示す断面図、第2図(a)
は実施例におけるタングステン層のX線回折スペクトル
図、第2図(b)は従来法によりコンタクトホールに埋
め込んだタングステン層のX線回折スペクトル図、第3
図は従来の半導体装置を示す断面図である。 11・・・シリコン基板、12・・・酸化シリコン層、
13・・・第1配線層、14・・・酸化シリコン層(層
間絶縁層)15・・・コンタクトホール、16・・・汚
染膜、17・・・タングステン層、18・・・第2配線
層。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に設けられた第1配線層と、この配線層を
    含む前記基板上に被覆された絶縁層と、この絶縁層に開
    孔されたコンタクトホール内に埋め込まれ、前記第1配
    線層と接続された導体と、この導体に接続された第2配
    線層とを具備した半導体装置において、前記導体が体心
    立方格子で構成され、かつX線回折により得られる(2
    00)面のピーク強度I_2_0_0と(110)面の
    ピーク強度I_1_1_0の比I_2_0_0/I_1
    _1_0が0.2以上であることを特徴とする半導体装
    置。
JP18175189A 1989-07-14 1989-07-14 半導体装置 Pending JPH0346231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18175189A JPH0346231A (ja) 1989-07-14 1989-07-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18175189A JPH0346231A (ja) 1989-07-14 1989-07-14 半導体装置

Publications (1)

Publication Number Publication Date
JPH0346231A true JPH0346231A (ja) 1991-02-27

Family

ID=16106250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18175189A Pending JPH0346231A (ja) 1989-07-14 1989-07-14 半導体装置

Country Status (1)

Country Link
JP (1) JPH0346231A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550091A (en) * 1993-07-14 1996-08-27 Frontec Incorporated Method of sputtering a silicon nitride film
US5895840A (en) * 1996-09-13 1999-04-20 Denso Corporation Vibration sensing device having slidable conductive member

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550091A (en) * 1993-07-14 1996-08-27 Frontec Incorporated Method of sputtering a silicon nitride film
US5895840A (en) * 1996-09-13 1999-04-20 Denso Corporation Vibration sensing device having slidable conductive member

Similar Documents

Publication Publication Date Title
US6372628B1 (en) Insulating film comprising amorphous carbon fluoride, a semiconductor device comprising such an insulating film, and a method for manufacturing the semiconductor device
TWI269404B (en) Interconnect structure for semiconductor devices
JPS62261155A (ja) 基板装置の製造方法
US5763948A (en) Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction
US6569756B1 (en) Method for manufacturing a semiconductor device
US6455891B2 (en) Semiconductor device and method for manufacturing the same
JP2701751B2 (ja) 半導体装置の製造方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
CN1110083C (zh) 半导体器件的制造方法
US6657284B1 (en) Graded dielectric layer and method for fabrication thereof
JPH0346231A (ja) 半導体装置
JPH0246731A (ja) 半導体装置の製造方法
JPH0194657A (ja) 半導体装置用電極・配線
JPH1012614A (ja) 半導体装置用配線およびその製造方法
JP3998937B2 (ja) 銅金属化プロセスにおけるTaCNバリア層の製造方法
JPH01243553A (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH0346257A (ja) 半導体装置
JPH01239940A (ja) 半導体装置
JP2850341B2 (ja) 半導体装置の製造方法
JPH0360126A (ja) 半導体装置の製造方法
JPH01253241A (ja) 半導体装置の製造方法
JPH04324636A (ja) 半導体装置およびその製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JP2701722B2 (ja) 半導体装置の製造方法