JPH0360126A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0360126A
JPH0360126A JP19600689A JP19600689A JPH0360126A JP H0360126 A JPH0360126 A JP H0360126A JP 19600689 A JP19600689 A JP 19600689A JP 19600689 A JP19600689 A JP 19600689A JP H0360126 A JPH0360126 A JP H0360126A
Authority
JP
Japan
Prior art keywords
film
gas
substrate
wiring layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19600689A
Other languages
English (en)
Inventor
Renpei Nakada
錬平 中田
Hitoshi Ito
仁 伊藤
Takayuki Endo
隆之 遠藤
Haruo Okano
晴雄 岡野
Toru Watanabe
徹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19600689A priority Critical patent/JPH0360126A/ja
Publication of JPH0360126A publication Critical patent/JPH0360126A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特に電極配線
の形成に関する。
(従来の技術) 近年、コンピュータや通信機器の重要部分には大規模集
積回路(LSI)が広く用いられるようになってきてい
る。これらLSIは、数ミリ角の半導体基板上に多数の
能動素子あるいは受動素子を電気回路を構成するように
接続しつつ集積化して作られている。
この集積化はますます進む一方であり、構成素子の微細
化および高密度化への研究が急速に進められ、超高集積
化回路の製造も実用化されてきている。
このようなLSIの高集積化は素子の微細化によっても
たらされている。例えば、IMDRAM。
256KSRAM等の超LSIは1〜1. 2μmの設
計基準で作られ、さらに高集積化を目的としてサブミク
ロンの設計基準で作られようとしている。
しかし、この微細化は、超LSIの製造を次第に困難に
している。これは配線技術を例にとると、設計基準の縮
小で配線幅は小さくなるのに対し、能動素子が増大する
ため、細くかつ複雑な配線の取り回しを行う必要があり
、コンタクトホール内に直接アルミニウム配線が延在す
る一般の配線では、高抵抗化や段切れ等の問題が生じる
。そこでこのような問題がなく、信頼性の高い配線構造
が要求される。
その配線構造の1つに、配線の水平部分にはアルミ系の
一般配線を用いると共に、垂直部分ではコンタクトホー
ル内にタングステンやアルミニウムなどを埋め込んだ埋
め込み配線を用いる手法かある。
この配線構造を第3図に示す。
この配線構造は、半導体基板11表面に形成された絶縁
層12上にアルミニウム系の第1の配線層13が形成さ
れており、この上層を覆う絶縁膜14が開口され、この
接続孔15に選択CVD法などによりタングステン膜1
8が埋め込まれ、この上層に形成される第2の配線層1
9と前記第1の配線層13はこのタングステン膜18を
介して接続されるようになっている。
この配線構造によれば、コンタクトホール内にW膜が充
填されているため、直接アルミニウム配線が延在する一
般の配線に比べ、段切れ等の問題は解消される。
しかしながら、この配線構造にも問題がある。
これは、選択的CVD法等によるタングステン膜18の
形成に先立ち、基板表面に形成されている自然酸化膜の
問題である。
例えば、タングステンWの選択CVD法は、六フッ化タ
ングステンW F e等のWのハロゲン化物と水素H2
やシランSH4等の還元剤との混合ガスを原料ガスとし
て、減圧CVD法によりアルミニウム合金膜等の導体表
面にのみW膜を成長し、酸化シリコン膜等の絶縁膜上に
は形成しないW膜の形成方法であるが、この方法では、
アルミニウム合金膜等の導体表面の自然酸化膜が、Wの
堆積時の特性や堆積したWと下地導体との間の電気的特
性に重要な役割を果たすことがわかってきた。
超LSIプロセスでは、1つの工程から次の工程に移る
場合には、必ず大気中での基板の搬送がある。このとき
、基板表面に存在する導体膜は大気中の酸素によって酸
化され、その表面には自然酸化膜が成長する。
すなわち、通常、基板内に素子形成を行い、絶縁膜を堆
積して、この基板内の素子領域とあるいは下層配線領域
とコンタクトするための接続孔あるいは層間接続孔を形
成したのち、この接続孔あるいは層間接続孔に選択CV
D膜を形成するという方法がとられる。そして、実際は
、接続孔あるいは層間接続孔の形成後、レジスト剥離工
程、表面/rt浄化工程を経て、希弗酸(例えば水:弗
酸−200: 1)により、W膜形成領域の自然酸化膜
を除太し、純水による洗浄、乾燥工程を経、CVD炉に
該基板を設置するという順序で処理が進行する。しかし
、この方法でも、希弗酸処理後の純水洗浄と乾燥の工程
で基板は再度大気にさらされるため、金属領域表面には
再度自然酸化膜が戊長するという問題があった。
この自然酸化膜の形威された基板にW膜を堆積しようと
すると、W膜が均一に戊長し得ない、堆積の再現性がと
れない、コンタクト抵抗が非常に高くなる等の現象がみ
られた そこで、この問題を解決すべく、基板表面を大気中にさ
らすことなく、清浄に処理するため、酸化シリコン層1
4に接続孔15を形成しアルミニウムの第1の配線層1
3を露出させるときに形威された絶縁性の高いフッ化物
、炭化物、酸化物あるいはその混合物などの汚染膜を除
去することが必要である。
そこで、CVD装置として使用する真空容器内でスパッ
タリングやプラズマエッチング処理などのドライ処理に
よって基板表面の汚染膜をエッチング除去し、そのまま
CVDを行うという方法も提案されている。
しかしながら、この汚染膜は蒸気圧が低く、化学的に極
めて安定な化合物であるため化学的に除去することは困
難である。
そこで、第1の配線層13を露出した状態で、アルゴン
などの不活性ガスのスパッタリング法により、真空中で
物理的に除去するあるいは不活性ガスとハロゲン原子と
を含むガスによるスパッタリングの後、水素プラズマで
処理するのが効果的である。
しかしながら、この後、タングステンの選択CVDを行
うと、第1の配線層13上の深さ1,4μmのコンタク
トホールの場合、完全に埋め込む前に、第4図に示すよ
うに、絶縁層14の上にできたダメージ層に起因して絶
縁層14の上にもタングステンが成長してしまい、完全
な選択成長を行うことができないという問題があった。
このような場合、第1の配線層13上に完全な選択成長
でタングステン膜を埋め込むことのできる膜厚は、前処
理の方法によって異なり、アルゴンなどの不活性ガスの
スパッタリング法による処理の場合は約1000人、不
活性ガスとハロゲン原子とを含むガスによるスパッタリ
ングの後、水素プラズマで処理する方法による場合は約
5000人であった。
このような問題は、シラン(S i H4)ガスを原料
ガスとするシリコン膜の形成、トリメチルアルミ(AI
  (CHa)3)を用いたアルミニウム膜の形成等、
他の選択CVDにおいても同様であった。
(発明が解決しようとする課題) このように、選択CVD法によって基板表面または第1
の配線層の上に接続孔を介して選択的に形成される第2
の配線層とのコンタクト抵抗を良好に保つため、不活性
ガスのスパッタリング法等の前処理を行うと、アスペク
ト比の高い接続孔に完全に第2の配線層を埋め込むこと
はできないという問題があった。
本発明は、前記実情に鑑みてなされたもので、配線層の
コンタクト抵抗を低減し、かつアスペクト比の高いコン
タクトホールを完全に埋め込むことのできる半導体装置
の製造方法を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明の方法では、基板表面あるいは第1の配線
層等の導体層上のコンタクトホールを介して該導体層と
絶縁膜が混在している基板をA「ガスあるいはH2ガス
のプラズマなどで主として物理反応により処理し表面の
清浄化をはかった後、導体層上に選択形成が可能な膜厚
まで第2の配線層を形威し、この後、ハロゲン原子を含
むプラズマにより主として化学反応により絶縁膜表面を
エッチングし、さらにこの第2の配線層上に選択的に第
3の配線層を形成し、コンタクトホールを完全に埋め込
むようにしている。
望ましくは、この第2及び第3の配線層は選択CVD法
によって形成するようにする。
あるいは、このハロゲン原子を含むプラズマにより絶縁
膜表面のダメージ層をエッチング除去し、さらに下地の
配線層上に選択的に配線層を形威するという工程を繰り
返すことにより、コンタクトホールを完全に埋め込むよ
うにしている。
(作用) ところで、このようなArガスあるいはH2ガスのプラ
ズマ処理は、主として物理反応によって反応が進行する
ため、絶縁膜表面は、絶縁膜の組成のずれ(酸化シリコ
ン膜の場合はシリコンリッチになる)、ダングリングボ
ンドの形成などのダメージを受は易く、このダメージ層
の部分で堆積種を形成し易くなり、成膜の選択性が低下
する。
一方、ハロゲン原子を含むガスのプラズマによる処理は
主として化学的反応によって進行し、A「ガスあるいは
H2ガスのプラズマ処理で形成された堆積種をエッチン
グするため、成膜の選択性が向上する。しかし、この処
理では第1の配線層等の導体層表面にハロゲン原子の残
留が生じやすいという不都合もある。
そこで、まず、ArガスあるいはH2ガスの′プラズマ
処理を行うことにより、コンタクトホール内で絶縁膜か
ら露呈する第1の配線層等の導体層表面に形成される自
然酸化膜なとのlダ染膜は、除去され、第1の配線層等
の導体層とこの上層に形成される第2の配線層とのコン
タクト抵抗は低くすることができる。
しかしながら、このとき絶縁膜表面にはArガスあるい
はH2ガスのプラズマ処理によるダメージ層が形成され
ている。そこで、この状態でハロゲン原子を含むガスの
プラズマによる処理を実行することにことにより、ダメ
ージ層が除去され、絶縁膜上への膜形成を抑制すること
ができる。
このようにして選択成長を行うことにより、接続孔内を
選択性良く埋め込むことができる。 なお、このとき第
2の配線層表面に第2の配線層のハロゲン化物が形成さ
れるが、短時間のエッチングであればそのままでもコン
タクト抵抗はそれほど上昇しないし、また、例えば第2
の配線層がタングステンである場合には、この工程で加
熱処理を行うことにより、昇華除去することが可能であ
る。
また、アスペクト比の特に高い接続孔を埋め込む場合に
は、ハロゲン原子を含むガスのプラズマによる処理と選
択成長とを繰り返すことにより、選択性良く接続孔を埋
め込むことが可能である。
(実施料) 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
実施例1 まず、第1図(a)に示すように、素子分離のなされた
シリコン基板11表面に、所望の素T−領域(図示せず
)の形成を行った後、CVD法等により酸化シリコン膜
12を形成し、この上層にマグネトロンスパッタリング
法により第↓の配線層としてアルミニウム合金膜13を
形成し、通常のフォトリソ法および反応性イオンエッチ
ング(RIE)法によりこのアルミニウム合金膜をパタ
ーニングする。
この後、第1図(b)に示すように、この上層に、シラ
ン(S i H4)と酸素(02)とを原料ガスとして
用いたプラズマCVD法により層間絶縁膜として膜厚1
4000への酸化シリコン膜14を形成する。
そして、第1図(C)に示すように、フォトリソ法およ
び反応性イオンエッチングとして用いた反応性イオンエ
ッチングにより第1の配線層13上の所望の領域に、層
間接続孔15を形成する。この反応性イオンエッチング
工程では、反応性ガスとしてフッ素ガスを用いる。
このようにして形成された層間接続孔15の底部のアル
ミニウム合金表面には、反応性イオンエッチングで開孔
するときのエッチングガスのフッ素、炭素等が取り込ま
れて形成されたと考えられるフッ化物、炭化物、酸化物
あるいはこれらの混合物からなる汚染膜10が第1の配
線層の表面に形成されている。
このような状態の基板11をスパッタエッチングのでき
る前処理室と反応室を備えた薄膜形成装置にセットし、
その表面を前処理室でエッチングする。
その際のエッチング条件は、SF6のアルゴン希釈ガス
(SF6濃度1%)を用い、ガス流量IQ cc/wi
n、ガス圧力2 X 10−2Torr、基板温度20
℃、高周波電力200W、基板バイアス−500v1工
ッチング時間約1分とし、第1の配線層13の表面を1
2OA、酸化シリコン膜の表面を30OA程度エッチン
グする。このようにして、層間接続孔5の底部に付着す
る汚染膜10を除去することができるが、同時に第1の
配線層13の表面にフッ化物16が形成されている。
この処理を施した基板を反応室に移送し、水素プラズマ
処理を行い、第1図(e)に示すように、第1の配線層
13の表面のフッ化物16を除去する。この際のエッチ
ング条件は、エッチングガスとして水素ガスを用い、ガ
ス流量2 J /lll1n、ガス圧力ITorr、基
板温度20℃、高周波電力200W1基板バイアス−1
0v1工ッチング時間約1分とした。
続いて、この処理後の基板を真空を破ることなく、CV
D装置に移し、基板温度300℃、WF6流量10 c
c/rln、 S H4流量10 cc/ll1in、
水素流ffi 500 cc/mIn、堆積圧力0 、
 2 Torrでタングステンの堆積を行い、第1図(
f)に示すように、膜厚約2000Aのタングステン膜
17を層間接続孔15内に埋め込む。このときの堆積速
度は約500八/l1linであった。
この基板を再びスパッタエッチングのできる前処理室と
反応室を備えた薄膜形成装置にセットシ、その表面を前
処理室でエッチングする。
その際のエッチング条件は、SF6ガスを用い、ガス流
量10 cc/win、ガス圧力2 X 10−2To
rr、基板温度20℃、高周波電力200W、基板バイ
アス−500V、エッチング時間約1分とした。
そしてこの基板を真空を破ることなく、CVD装置に移
し、前記工程と同一の条件で第1図(g)に示すように
、膜厚約12000人のタングステン膜18を層間接続
孔15内に埋め込む。
このようにして、層間接続孔15内にタングステン膜1
7およびタングステン膜18を完全に埋め込んだ後全面
にアルミニウム膜を堆積し、第1図(h)に示すように
、所望の配線パターンに加工し第2の配線層1つを形成
する。
このようにして、極めて選択性良く、層間接続孔15内
にタングステン膜を埋め込むことができ、またコンタク
ト抵抗も低く抑えることができた。
実施例2 前記実施例では第1の配線層の上に第2の配線層を形成
する例について説明してきたが、シリコン基板表面にコ
ンタクトするように配線を形成する場合についても有効
である。
次に本発明の第2の実施例として、シリコン基板表面に
形成された接続孔内に選択CVD法によりタングステン
膜を埋め込む方法について説明する。
まず、第2図(a)に示すように、p型のシリコン基板
21の表面に、窒化シリコン膜22を形成しこれをパタ
ーニングした後、これをマスクとして表面酸化を行い、
素子分離絶縁膜23を形成する。
この後、この窒化シリコン膜22を除去し、第2図(b
)に示すように、ヒ素をイオン注入し、n型拡散層24
を形成する。このとき表面には自然酸化膜25等が形成
されている。
そして、第2図(C,)に示すように、CVD法により
酸化シリコン膜26を堆積した後、フォトリソ法および
反応性イオンエッチングとにより、接続孔27を形成す
る。この反応性イオンエッチング工程では、反応性ガス
としてフッ素ガスを用いる。
このようにして形成された接続孔27の底部のn型拡散
層24表面には、反応性イオンエッチングで開孔すると
きのエッチングガスのフッ素、炭素等が取り込まれて形
成されたと考えられるフッ化物、炭化物、酸化物あるい
はこれらの混合物からなるtり染膜が形成されている。
このような状態の基板21をスパッタエッチングのでき
る前処理室と反応室を備えた薄膜形成装置にセットし、
その表面を前処理室でエッチングする。
その際のエッチング条件は、アルゴンガスを用い、ガス
流量10 cc/min、ガス圧力2X]、0−27゜
「「、基板温度20℃、高周波電力200W、基板バイ
アス−500V、エッチング時間約2分とし、n型拡散
層24の表面を120人、酸化シリコン膜の表面を30
0八程度エッチングする。このようにして、接続孔27
の底部に付着する汚染膜25を除去することができる(
第2図(d))。
続いて、この処理後の基板を真空を破ることなく、CV
D装置に移し、基板温度300℃、WFG流m 10 
cc/+In、 S H4流量10 cc/sin、水
素流fjk 500 cc/+1n、堆積圧力0 、 
2 Torrでタングステンの堆積を行い、第2図(e
)に示すように、膜厚約2000人のタングステン膜2
8aを層間接続孔15内に埋め込む。このときの堆積速
度は約500 A/minであった。
この基板を再びスパッタエッチングのできる前処理室と
反応室を備えた薄膜形成装置にセットし、その表面を前
処理室でエッチングする。
その際のエッチング条件は、SF6ガスを用い、ガス流
量10 cc/mfn、ガス圧力2 X 10−2To
rr、基板温度20℃、高周波電力200W、基板バイ
アス−500■、エッチング時間約1分とした。
そしてこの基板を真空を破ることなく、CVD装置に移
し、前記工程と同一の条件で第2図(r)に示すように
、膜厚約12000へのタングステン膜28bを接続孔
27内に埋め込む。
このようにして、接続孔27内にタングステンlL12
8a、28bを完全に埋め込んだ後全面にアルミニウム
膜を堆積し、第2図(g)に示すように、所望の配線パ
ターンに加工し第2の配線層2つを形成する。
このようにして、コンタクト抵抗も低く信頼性の高い配
線層を得ることができる。
なお、前記実施例では、アルミニウム表面の前処理とし
てSF6のアルゴン希釈ガス(SF6>8度1%)を用
いたプラズマエッチングと、水素を用いたプラズマエッ
チングとを用いたが、SFsのアルゴン希釈ガスに代え
て、SF’6.CF4(:HF3.C2H6,C3Fs
、NF3.F2゜BF3等のフッ素系ガスあるいはBC
13、PCl3.F2 C15,AICIa、AlCl
5等の塩素系ガス単独あるいはアルゴン等の不活性ガス
との混合ガスのプラズマエッチングを用いても有効であ
る。
また、プラズマによりダメージを受けた絶縁幕表面をエ
ッチングするガスとしてSF6プラズマを用いたが、上
記ガスの他、上記フッ素系、塩素系ガス単独あるいは不
活性ガスとの混合ガスのプラズマを用いるようにしても
有効である。
さらにまた、XeF2、ClF3等のガスによりプラズ
マレスでエッチングするようにしても効果がある。
また、第1の配線層としてアルミニウムを用いたが、モ
リブデン、タングステン、チタン、硅化モリブデン、硅
化タングステン、硅化チタン、あるいは窒化チタン、銅
等の金属でも良く、さらにはシリコン、ゲルマニウム、
等の■族半導体、GaAs、InP等の■V族化合物半
導体などでもよい。
さらに絶縁膜としては、酸化シリコン膜や窒化シリコン
膜の他、燐や硼素等の不純物をドープしたものでもよい
さらに基板としては、シリコン基板の他ゲルマニウム、
GaAs、InP等の半導体、サファイア等でもよい。
さらにまた、接続孔に形成する第2の導体層としては、
タングステンに限らず、アルミニウム、硅化タンタル、
モリブデン等の金属のほか、P型あるいはN型不純物を
含むそれぞれの導電型を呈するシリコン等の導電性の高
い半導体層を用いても良い。
その他、要旨を逸脱しない範囲で変形して応用できる。
なお、上記実施例に限定されることなく、エッチングガ
スやガス条件、薄膜等種々選択することがてきるうえ、
本発明の要旨を逸脱しない範囲で適宜変形応用可能であ
る。
〔発明の効果〕
以上説明してきたように、本発明の方法にょれば、主と
して物理反応によって反応が進行するArガスあるいは
H2ガスのプラズマ処理等により下地表面の清浄化をは
かった後、まず選択成長を行い所望の深さまで埋め込み
、プラズマ処理等による絶縁膜表面のダメージを、ハロ
ゲン原子を含むガスのプラズマによる処理など主として
化学反応によって反応が進行する処理を行い、さらに選
択成長をおこなうことにより、アスペクト比の特に高い
接続孔を埋め込む場合にも、選択性良く接続孔を埋め込
むことができ、またコンタク゛ト抵抗も低くすることが
可能である。
【図面の簡単な説明】 第1図は(a)乃至第1図(h)は本発明の第1の実施
例の配線パターンの形成工程を示す図、第2図(a)乃
至第2図(g)は本発明の第2の実施例の半導体装置の
製造工程を示す図、第3図および第4図は従来例の半導
体装置およびその製造工程の一部を示す図である。 11・・・シリコン基板、12・・・酸化シリコン膜、
13・・・アルミニウム合金膜、14・・・酸化シリコ
ン膜、15・・・層間接続孔、16・・・第1の配線層
のノ\ロゲン化物、17.18・・・タングステン膜、
1つ・・・第2の配線層、21・・・シリコン基板、2
2・・・窒化シリコン膜、23・・・素子分離絶縁膜、
24・・・n型拡散層、25・・・自然酸化膜、26・
・・酸化シリコン膜、27・・・接続孔、28・・・タ
ングステン層、29・・・配線層。 第 図 C′?f11) 第 図 (1の2) 25 第2図 (その1) 8a 8a 8 第2図(その2)

Claims (5)

    【特許請求の範囲】
  1. (1)半導体基板表面または半導体基板表面に形成され
    た第1の導体層の表面に、絶縁膜を形成する絶縁膜形成
    工程と、 前記絶縁膜に接続孔を形成する接続孔形成 工程と、 前記接続孔内に露呈する第1の導体層表面 を主として物理反応により清浄化する第1の前処理工程
    と、 前記第1の導体層上に完全に選択形成が可 能な膜厚まで第2の配線層を形成する第2の配線層形成
    工程と、 主として化学的反応により絶縁膜表面をエ ッチングする第2の前処理工程と、 前記第2の配線層上に選択的に第3の配線 層を形成し、前記接続孔を埋め込む第3の配線層形成工
    程とを含むことを特徴とする半導体装置の製造方法。
  2. (2)前記第2及び第3の配線層形成工程は選択CVD
    工程であることを特徴とする請求項(1)記載の半導体
    装置の製造方法。
  3. (3)前記第1の前処理工程は、前記被処理基板を不活
    性ガスのプラズマ中に放置する工程であることを特徴と
    する請求項(1)記載の半導体装置の製造方法。
  4. (4)前記第1の前処理工程は、前記被処理基板をハロ
    ゲン原子を含む気相化合物のプラズマまたはこの気相化
    合物を水素、アルゴン、窒素の内の少なくとも1つを含
    むガスで希釈した混合ガスプラズマ中に放置する工程と
    、 水素原子を含むガスプラズマ中に放置する 工程とを含む工程であることを特徴とする請求項(1)
    記載の半導体装置の製造方法。
  5. (5)前記第2の前処理工程は、前記被処理基板をハロ
    ゲン原子を含むガスのプラズマ中に放置する工程である
    ことを特徴とする請求項(1)記載の半導体装置の製造
    方法。
JP19600689A 1989-07-28 1989-07-28 半導体装置の製造方法 Pending JPH0360126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19600689A JPH0360126A (ja) 1989-07-28 1989-07-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19600689A JPH0360126A (ja) 1989-07-28 1989-07-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0360126A true JPH0360126A (ja) 1991-03-15

Family

ID=16350662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19600689A Pending JPH0360126A (ja) 1989-07-28 1989-07-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0360126A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
JPH09321137A (ja) * 1996-05-24 1997-12-12 Nec Corp 半導体装置およびその製造方法
KR100325662B1 (ko) * 1997-08-13 2002-05-10 윤종용 박막트랜지스터액정표시장치의제조방법
JP2009033140A (ja) * 2007-06-26 2009-02-12 Kobe Steel Ltd Al合金膜を用いた低接触電気抵抗型電極およびその製造方法並びに表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
JPH09321137A (ja) * 1996-05-24 1997-12-12 Nec Corp 半導体装置およびその製造方法
KR100325662B1 (ko) * 1997-08-13 2002-05-10 윤종용 박막트랜지스터액정표시장치의제조방법
JP2009033140A (ja) * 2007-06-26 2009-02-12 Kobe Steel Ltd Al合金膜を用いた低接触電気抵抗型電極およびその製造方法並びに表示装置

Similar Documents

Publication Publication Date Title
JP3179212B2 (ja) 半導体装置の製造方法
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
JP2978748B2 (ja) 半導体装置の製造方法
KR940000906B1 (ko) 반도체장치의 제조방법
JP2002543610A (ja) SiCの除去法
JP2001176842A (ja) シリコン窒化膜のエッチング方法及び半導体装置の製造方法
JPH0629311A (ja) 半導体装置の製法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
US6461969B1 (en) Multiple-step plasma etching process for silicon nitride
US20050239286A1 (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features
KR20020032342A (ko) 반도체 장치의 제조 방법
JPH08306781A (ja) 半導体装置の製造方法
US6979633B2 (en) Method of manufacturing semiconductor device
JP2891952B2 (ja) 半導体装置の製造方法
JPH0360126A (ja) 半導体装置の製造方法
KR20000017211A (ko) 플러그 제조 방법
US20040232547A1 (en) High aspect ratio contact surfaces having reduced contaminants
KR0170504B1 (ko) 접촉 홀 매립방법
JPH02139932A (ja) 半導体装置の製造方法
CN110211944B (zh) 半导体器件及形成方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPS6235539A (ja) 半導体装置の製造方法
JPH0353532A (ja) 多層配線形成方法
JPH02186627A (ja) 半導体装置の製造方法
JPH1126461A (ja) 半導体装置及びその製造方法