JPH09321137A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09321137A JPH09321137A JP13016696A JP13016696A JPH09321137A JP H09321137 A JPH09321137 A JP H09321137A JP 13016696 A JP13016696 A JP 13016696A JP 13016696 A JP13016696 A JP 13016696A JP H09321137 A JPH09321137 A JP H09321137A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- tungsten
- tungsten film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 深さの異なるホールをタングステン膜で埋め
込む際に、平坦性悪化、配線間ショート等の問題が生じ
ない半導体装置およびその製造方法を提供する。 【解決手段】 まず、コンタクトホール２８、２９の内
面を含む層間絶縁膜２３の表面にＴｉ／ＴｉＮ積層膜を
成膜する。そして、この積層膜をエッチバックすること
により、コンタクトホール２８、２９の側面にのみＴｉ
／ＴｉＮ積層膜を残し、これをサイドウォール２４とす
る。この際、コンタクトホール入口からサイドウォール
の上端までの距離がコンタクトホールの径の半分以上と
なるようにする。その後、選択ＣＶＤ法を用いてサイド
ウォール２４を下地としてタングステン膜２５を成長さ
せ、コンタクトホール２８、２９の内部をタングステン
膜２５で埋め込む。
込む際に、平坦性悪化、配線間ショート等の問題が生じ
ない半導体装置およびその製造方法を提供する。 【解決手段】 まず、コンタクトホール２８、２９の内
面を含む層間絶縁膜２３の表面にＴｉ／ＴｉＮ積層膜を
成膜する。そして、この積層膜をエッチバックすること
により、コンタクトホール２８、２９の側面にのみＴｉ
／ＴｉＮ積層膜を残し、これをサイドウォール２４とす
る。この際、コンタクトホール入口からサイドウォール
の上端までの距離がコンタクトホールの径の半分以上と
なるようにする。その後、選択ＣＶＤ法を用いてサイド
ウォール２４を下地としてタングステン膜２５を成長さ
せ、コンタクトホール２８、２９の内部をタングステン
膜２５で埋め込む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、選択ＣＶＤ技術を用いてコ
ンタクトホールやスルーホールをタングステン膜で埋め
込む構造およびその方法に関するものである。
その製造方法に関し、特に、選択ＣＶＤ技術を用いてコ
ンタクトホールやスルーホールをタングステン膜で埋め
込む構造およびその方法に関するものである。
【０００２】
【従来の技術】従来、絶縁膜に形成したコンタクトホー
ルやスルーホール（これらを以下、単にホールと称す
る）を選択ＣＶＤ法によるタングステン膜で埋め込む場
合、タングステン膜をホールの底面からのみ成長させて
いるため、深さの異なるホールを同時に、かつ完全に埋
め込むことができなかった。図４はその様子を示すもの
である。
ルやスルーホール（これらを以下、単にホールと称す
る）を選択ＣＶＤ法によるタングステン膜で埋め込む場
合、タングステン膜をホールの底面からのみ成長させて
いるため、深さの異なるホールを同時に、かつ完全に埋
め込むことができなかった。図４はその様子を示すもの
である。
【０００３】図４は、タングステン膜でホールを埋め込
む際の従来の一般的な手順を示している。まず、図４
（ａ）に示すように、シリコン基板１表面にフィールド
絶縁膜２、ポリシリコン膜３を順次形成した後、その上
に層間絶縁膜４を成膜し、層間絶縁膜４の所定の位置に
コンタクトホール５、６を形成する。ここでは、シリコ
ン基板１表面に達するコンタクトホール５とポリシリコ
ン膜３表面に達するコンタクトホール６を示す。通常、
層間絶縁膜４には、平坦性の高いボロン、リン等を含む
リフロー性のガラス膜（Boron-Phospho-Silicate-Glas
s, 以下、ＢＰＳＧ膜と称する）を用いており、層間絶
縁膜４表面の高さはほぼ一定となっている。したがっ
て、コンタクトホール５とコンタクトホール６の深さの
差Δｄは、ポリシリコン膜３の膜厚と、フィールド絶縁
膜２のうちシリコン基板１より上に成長した部分の膜厚
の合計となり、この差は通常０．５μｍ以上ある。
む際の従来の一般的な手順を示している。まず、図４
（ａ）に示すように、シリコン基板１表面にフィールド
絶縁膜２、ポリシリコン膜３を順次形成した後、その上
に層間絶縁膜４を成膜し、層間絶縁膜４の所定の位置に
コンタクトホール５、６を形成する。ここでは、シリコ
ン基板１表面に達するコンタクトホール５とポリシリコ
ン膜３表面に達するコンタクトホール６を示す。通常、
層間絶縁膜４には、平坦性の高いボロン、リン等を含む
リフロー性のガラス膜（Boron-Phospho-Silicate-Glas
s, 以下、ＢＰＳＧ膜と称する）を用いており、層間絶
縁膜４表面の高さはほぼ一定となっている。したがっ
て、コンタクトホール５とコンタクトホール６の深さの
差Δｄは、ポリシリコン膜３の膜厚と、フィールド絶縁
膜２のうちシリコン基板１より上に成長した部分の膜厚
の合計となり、この差は通常０．５μｍ以上ある。
【０００４】次に、図４（ｂ）は、選択ＣＶＤ技術を用
いてコンタクトホール５、６内にタングステン膜７を成
長させ、浅い方のコンタクトホール６が完全に埋め込ま
れた状態を示している。このように、タングステン膜７
は、コンタクトホール５、６の側面からは成長せず、コ
ンタクトホール５、６底面のシリコン基板１表面から選
択的に成長している。仮にタングステン膜７の成長をこ
の段階で止めずにそのまま続けたとすると、図４（ｃ）
に示すように、タングステン膜７は浅いコンタクトホー
ル６の上部からあふれるように成長し、平坦性を悪化さ
せたり、配線間のショートを引き起こすことになる。
いてコンタクトホール５、６内にタングステン膜７を成
長させ、浅い方のコンタクトホール６が完全に埋め込ま
れた状態を示している。このように、タングステン膜７
は、コンタクトホール５、６の側面からは成長せず、コ
ンタクトホール５、６底面のシリコン基板１表面から選
択的に成長している。仮にタングステン膜７の成長をこ
の段階で止めずにそのまま続けたとすると、図４（ｃ）
に示すように、タングステン膜７は浅いコンタクトホー
ル６の上部からあふれるように成長し、平坦性を悪化さ
せたり、配線間のショートを引き起こすことになる。
【０００５】そこで、上述の問題点を解決する方法とし
て、タングステン膜をホールの底面からだけでなく、ホ
ールの側壁からも成長させることが考えられた。特開昭
６４−６５８５２号公報には、その目的こそ異なるもの
の、ホールの側壁からタングステン膜を成長させる方法
が開示されている。この方法について図５を用いて説明
する。
て、タングステン膜をホールの底面からだけでなく、ホ
ールの側壁からも成長させることが考えられた。特開昭
６４−６５８５２号公報には、その目的こそ異なるもの
の、ホールの側壁からタングステン膜を成長させる方法
が開示されている。この方法について図５を用いて説明
する。
【０００６】まず、図５（ａ）に示すように、Ａｌ配線
９上に層間絶縁膜１０を成膜し、ホール１１を形成す
る。次に、図５（ｂ）に示すように、プラズマ処理装置
を用いてＡｒ+ イオンによる衝撃を与えることによりホ
ール１１底面のＡｌをスパッタさせ、ホール１１の側壁
に付着させる。そして、この試料に対してタングステン
膜の選択ＣＶＤを行うと、図５（ｃ）に示すように、ホ
ール１１の側壁にスパッタされたＡｌがタングステンの
成長の核となり、ホール１１の側壁からもタングステン
膜１２が成長する。
９上に層間絶縁膜１０を成膜し、ホール１１を形成す
る。次に、図５（ｂ）に示すように、プラズマ処理装置
を用いてＡｒ+ イオンによる衝撃を与えることによりホ
ール１１底面のＡｌをスパッタさせ、ホール１１の側壁
に付着させる。そして、この試料に対してタングステン
膜の選択ＣＶＤを行うと、図５（ｃ）に示すように、ホ
ール１１の側壁にスパッタされたＡｌがタングステンの
成長の核となり、ホール１１の側壁からもタングステン
膜１２が成長する。
【０００７】また、特開平２−３０６６２４号公報に
は、Ａｒ+ イオンを斜めに入射させることでホールの側
壁にダメージを与え、そのダメージを核としてタングス
テンをホール側壁から成長させる技術が開示されてい
る。この技術について図６を用いて説明する。
は、Ａｒ+ イオンを斜めに入射させることでホールの側
壁にダメージを与え、そのダメージを核としてタングス
テンをホール側壁から成長させる技術が開示されてい
る。この技術について図６を用いて説明する。
【０００８】まず、図６（ａ）に示すように、シリコン
基板１３上に層間絶縁膜１４を成膜し、フォトレジスト
１５をマスクとしてエッチングを行い、ホール１６を形
成する。次に、図６（ｂ）に示すように、フォトレジス
ト１５を残したまま、シリコン基板１３に対してＡｒ+
イオンを斜めに入射させることでＡｒ+ イオンをホール
１６の側壁に衝突させ、ホール１６側壁の層間絶縁膜１
４表面にダメージを発生させる。この際、層間絶縁膜１
４の上面はフォトレジスト１５によって覆われているた
め、Ａｒ+ イオンによるダメージを受けることはない。
そして、図６（ｃ）に示すように、フォトレジスト１５
を除去した後、選択ＣＶＤによりタングステン膜１７を
成長させる。すると、Ａｒ+ イオンによるダメージを受
けたホール１６側壁からもタングステン膜１７が成長す
る。
基板１３上に層間絶縁膜１４を成膜し、フォトレジスト
１５をマスクとしてエッチングを行い、ホール１６を形
成する。次に、図６（ｂ）に示すように、フォトレジス
ト１５を残したまま、シリコン基板１３に対してＡｒ+
イオンを斜めに入射させることでＡｒ+ イオンをホール
１６の側壁に衝突させ、ホール１６側壁の層間絶縁膜１
４表面にダメージを発生させる。この際、層間絶縁膜１
４の上面はフォトレジスト１５によって覆われているた
め、Ａｒ+ イオンによるダメージを受けることはない。
そして、図６（ｃ）に示すように、フォトレジスト１５
を除去した後、選択ＣＶＤによりタングステン膜１７を
成長させる。すると、Ａｒ+ イオンによるダメージを受
けたホール１６側壁からもタングステン膜１７が成長す
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上記２
つの公報に記載された従来のホール埋め込み方法では、
ホール側壁からタングステン膜が一様に成長するため、
図５（ｃ）や図６（ｃ）に示すように、ホールの入口付
近からもタングステン膜が成長することになる。する
と、図７に示すように、ホール１８を完全に埋め込んだ
時にはタングステン膜１９がホール１８からあふれ出て
しまう、という欠点を有している。したがって、上記の
従来技術は、ホール側壁からタングステン膜を成長させ
るものであっても、平坦性の悪化、配線間のショートと
いった上記問題点を解決できるものではなかった。
つの公報に記載された従来のホール埋め込み方法では、
ホール側壁からタングステン膜が一様に成長するため、
図５（ｃ）や図６（ｃ）に示すように、ホールの入口付
近からもタングステン膜が成長することになる。する
と、図７に示すように、ホール１８を完全に埋め込んだ
時にはタングステン膜１９がホール１８からあふれ出て
しまう、という欠点を有している。したがって、上記の
従来技術は、ホール側壁からタングステン膜を成長させ
るものであっても、平坦性の悪化、配線間のショートと
いった上記問題点を解決できるものではなかった。
【００１０】本発明は、上記の課題を解決するためにな
されたものであって、深さの異なるホールを選択ＣＶＤ
法によるタングステン膜で確実に埋め込み、平坦性の悪
化、配線間のショートといった問題が生じることのない
半導体装置およびその製造方法を提供することを目的と
する。
されたものであって、深さの異なるホールを選択ＣＶＤ
法によるタングステン膜で確実に埋め込み、平坦性の悪
化、配線間のショートといった問題が生じることのない
半導体装置およびその製造方法を提供することを目的と
する。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、絶縁膜に形成したコンタ
クトホールまたはスルーホールからなるホールと、ホー
ルの側面に形成された金属膜からなるサイドウォール
と、ホールの内部に埋め込まれたタングステン膜を有
し、ホールの入口からサイドウォールの上端までの距離
がホールの径の半分以上となっていることを特徴とする
ものである。また、前記サイドウォールは、チタン窒化
膜、チタンタングステン膜のいずれかを含む膜で構成す
ることができる。
めに、本発明の半導体装置は、絶縁膜に形成したコンタ
クトホールまたはスルーホールからなるホールと、ホー
ルの側面に形成された金属膜からなるサイドウォール
と、ホールの内部に埋め込まれたタングステン膜を有
し、ホールの入口からサイドウォールの上端までの距離
がホールの径の半分以上となっていることを特徴とする
ものである。また、前記サイドウォールは、チタン窒化
膜、チタンタングステン膜のいずれかを含む膜で構成す
ることができる。
【００１２】また、本発明の半導体装置の製造方法は、
絶縁膜にホールを形成する工程と、ホールの内面を含む
絶縁膜の表面に金属膜を成膜する工程と、金属膜をエッ
チバックすることにより、ホールの入口からその上端ま
での距離がホールの径の半分以上となるようにホールの
側面に金属膜を残し、これをサイドウォールとする工程
と、選択ＣＶＤ法を用いてサイドウォールを下地として
タングステン膜を成長させ、ホールの内部をタングステ
ン膜で埋め込む工程、を有することを特徴とするもので
ある。そして、前記金属膜としては、チタン窒化膜、チ
タンタングステン膜のいずれかを含む膜を用いることが
できる。また、他の手順として、前記サイドウォールを
形成した後、ウェットエッチング法を用いて層間絶縁膜
の表面層を除去し、その後、タングステン膜によるホー
ルの埋め込みを行うようにしてもよい。
絶縁膜にホールを形成する工程と、ホールの内面を含む
絶縁膜の表面に金属膜を成膜する工程と、金属膜をエッ
チバックすることにより、ホールの入口からその上端ま
での距離がホールの径の半分以上となるようにホールの
側面に金属膜を残し、これをサイドウォールとする工程
と、選択ＣＶＤ法を用いてサイドウォールを下地として
タングステン膜を成長させ、ホールの内部をタングステ
ン膜で埋め込む工程、を有することを特徴とするもので
ある。そして、前記金属膜としては、チタン窒化膜、チ
タンタングステン膜のいずれかを含む膜を用いることが
できる。また、他の手順として、前記サイドウォールを
形成した後、ウェットエッチング法を用いて層間絶縁膜
の表面層を除去し、その後、タングステン膜によるホー
ルの埋め込みを行うようにしてもよい。
【００１３】本発明の製造方法によれば、金属膜をエッ
チバックすると、絶縁膜上面およびホール底面の金属膜
が除去されてホールの側面にのみ金属膜が残り、これが
サイドウォールとなる。その際、エッチバック時間を調
節することによってホールの入口からサイドウォールの
上端までの距離を調節することができ、その距離をホー
ルの径の半分以上とすることができる。そして、この距
離はホールの深さに係わらず一定になる。
チバックすると、絶縁膜上面およびホール底面の金属膜
が除去されてホールの側面にのみ金属膜が残り、これが
サイドウォールとなる。その際、エッチバック時間を調
節することによってホールの入口からサイドウォールの
上端までの距離を調節することができ、その距離をホー
ルの径の半分以上とすることができる。そして、この距
離はホールの深さに係わらず一定になる。
【００１４】この状態でタングステン膜の選択ＣＶＤを
行うと、サイドウォールを核としてタングステン膜が成
長する。そして、タングステン膜の成長に伴ってホール
が次第に埋め込まれていき、タングステン膜の膜厚がホ
ールの径の半分に達した時、ホールの径方向は完全に埋
め込まれた状態となる。ここで、ホールの深さ方向を見
ると、本方法では、ホールの入口からサイドウォールの
上端までの距離がホールの径の半分以上となっているた
め、この時、サイドウォールの上端から上方に向けて成
長したタングステン膜はホールの入口にちょうど達する
か、または達しない状態となる。したがって、本発明の
製造方法を用いると、ホールの深さに係わらず、タング
ステン膜がホールの入口からあふれることはない。
行うと、サイドウォールを核としてタングステン膜が成
長する。そして、タングステン膜の成長に伴ってホール
が次第に埋め込まれていき、タングステン膜の膜厚がホ
ールの径の半分に達した時、ホールの径方向は完全に埋
め込まれた状態となる。ここで、ホールの深さ方向を見
ると、本方法では、ホールの入口からサイドウォールの
上端までの距離がホールの径の半分以上となっているた
め、この時、サイドウォールの上端から上方に向けて成
長したタングステン膜はホールの入口にちょうど達する
か、または達しない状態となる。したがって、本発明の
製造方法を用いると、ホールの深さに係わらず、タング
ステン膜がホールの入口からあふれることはない。
【００１５】
【発明の実施の形態】以下、本発明の第１の実施の形態
を図１〜図３を参照して説明する。図１は、本実施の形
態の半導体装置２１を示す図であって、図中符号２２は
シリコン基板、２３は層間絶縁膜、２４はサイドウォー
ル、２５はタングステン膜である。
を図１〜図３を参照して説明する。図１は、本実施の形
態の半導体装置２１を示す図であって、図中符号２２は
シリコン基板、２３は層間絶縁膜、２４はサイドウォー
ル、２５はタングステン膜である。
【００１６】図１に示すように、シリコン基板２２上に
フィールド酸化膜２６、ポリシリコン膜２７が形成さ
れ、これらを覆うようにＢＰＳＧ膜からなる層間絶縁膜
２３が形成されている。層間絶縁膜２３には、シリコン
基板２２表面に達するコンタクトホール２８と、ポリシ
リコン膜２７表面に達するコンタクトホール２９が形成
されている。そして、各コンタクトホール２８、２９の
側面にはＴｉ／ＴｉＮ積層膜（金属膜）からなるサイド
ウォール２４が形成され、その内部がタングステン膜２
５で埋め込まれている。また、コンタクトホール２８、
２９の入口からサイドウォール２４の上端までの距離
は、コンタクトホール２８、２９の径の半分となってい
る。具体的には、コンタクトホール２８、２９の径が
０．６μｍ、距離ｄが０．３μｍである。
フィールド酸化膜２６、ポリシリコン膜２７が形成さ
れ、これらを覆うようにＢＰＳＧ膜からなる層間絶縁膜
２３が形成されている。層間絶縁膜２３には、シリコン
基板２２表面に達するコンタクトホール２８と、ポリシ
リコン膜２７表面に達するコンタクトホール２９が形成
されている。そして、各コンタクトホール２８、２９の
側面にはＴｉ／ＴｉＮ積層膜（金属膜）からなるサイド
ウォール２４が形成され、その内部がタングステン膜２
５で埋め込まれている。また、コンタクトホール２８、
２９の入口からサイドウォール２４の上端までの距離
は、コンタクトホール２８、２９の径の半分となってい
る。具体的には、コンタクトホール２８、２９の径が
０．６μｍ、距離ｄが０．３μｍである。
【００１７】以下、上記構成の半導体装置の製造方法を
図２、図３を用いて説明する。図２および図３は、本実
施の形態の半導体装置の製造方法、特にコンタクトホー
ルの埋め込み工程を順を追って示す図である。
図２、図３を用いて説明する。図２および図３は、本実
施の形態の半導体装置の製造方法、特にコンタクトホー
ルの埋め込み工程を順を追って示す図である。
【００１８】まず、図２（ａ）に示すように、シリコン
基板２２表面にフィールド酸化膜２６、ポリシリコン膜
２７を順次選択的に形成した後、その上にＣＶＤ法によ
り層間絶縁膜２３を成膜し、周知のフォトリソグラフィ
ー・エッチング技術により層間絶縁膜２３の所定の位置
にコンタクトホール２８、２９を形成する。ここでは、
シリコン基板２２表面に達するコンタクトホール２８と
ポリシリコン膜２７表面に達するコンタクトホール２９
を示す。層間絶縁膜２３としてはＢＰＳＧ膜を用い、層
間絶縁膜２３表面の高さはほぼ一定となっている。した
がって、コンタクトホール２８とコンタクトホール２９
の深さの差Δｄは、ポリシリコン膜２７の膜厚と、フィ
ールド酸化膜２６のうちシリコン基板２２より上に成長
した部分の膜厚の合計となり、この差Δｄは０．５μｍ
以上である。また、コンタクトホール２８、２９の径は
いずれも０．６μｍである。
基板２２表面にフィールド酸化膜２６、ポリシリコン膜
２７を順次選択的に形成した後、その上にＣＶＤ法によ
り層間絶縁膜２３を成膜し、周知のフォトリソグラフィ
ー・エッチング技術により層間絶縁膜２３の所定の位置
にコンタクトホール２８、２９を形成する。ここでは、
シリコン基板２２表面に達するコンタクトホール２８と
ポリシリコン膜２７表面に達するコンタクトホール２９
を示す。層間絶縁膜２３としてはＢＰＳＧ膜を用い、層
間絶縁膜２３表面の高さはほぼ一定となっている。した
がって、コンタクトホール２８とコンタクトホール２９
の深さの差Δｄは、ポリシリコン膜２７の膜厚と、フィ
ールド酸化膜２６のうちシリコン基板２２より上に成長
した部分の膜厚の合計となり、この差Δｄは０．５μｍ
以上である。また、コンタクトホール２８、２９の径は
いずれも０．６μｍである。
【００１９】次に、図２（ｂ）に示すように、コンタク
トホール２８、２９の内面を含む全面に、スパッタ法を
用いて膜厚６０ｎｍのチタン（Ｔｉ）膜、膜厚１００ｎ
ｍのチタンナイトライド（ＴｉＮ）膜（２層合わせて符
号３０で示す）を順次成膜する。その後、反応性イオン
エッチング法を用いてＴｉ膜とＴｉＮ膜からなる積層膜
３０をエッチバックする。エッチバック条件としては、
圧力３０mTorr 、ＲＦパワー２００Ｗ、Ａｒガス流量９
０sccm、Ｃｌ2 ガス流量３０sccmとし、スパッタ性を高
めたエッチングを行うことによって、図２（ｃ）に示す
ように、コンタクトホール２８、２９側壁以外のＴｉ／
ＴｉＮ積層膜３０を残渣が生じることなく除去し、コン
タクトホール２８、２９の側壁にのみＴｉ／ＴｉＮ積層
膜３０を残すことができる。この残ったＴｉ／ＴｉＮ積
層膜３０がサイドウォール２４となる。この際、コンタ
クトホール２８、２９の入口からサイドウォール２４の
上端までの距離ｄは、コンタクトホール径の１／２以上
となるように、エッチバック時間を決定する必要があ
る。本実施の形態の場合、コンタクトホール径が０．６
μｍであるから、距離ｄを０．３μｍとする。
トホール２８、２９の内面を含む全面に、スパッタ法を
用いて膜厚６０ｎｍのチタン（Ｔｉ）膜、膜厚１００ｎ
ｍのチタンナイトライド（ＴｉＮ）膜（２層合わせて符
号３０で示す）を順次成膜する。その後、反応性イオン
エッチング法を用いてＴｉ膜とＴｉＮ膜からなる積層膜
３０をエッチバックする。エッチバック条件としては、
圧力３０mTorr 、ＲＦパワー２００Ｗ、Ａｒガス流量９
０sccm、Ｃｌ2 ガス流量３０sccmとし、スパッタ性を高
めたエッチングを行うことによって、図２（ｃ）に示す
ように、コンタクトホール２８、２９側壁以外のＴｉ／
ＴｉＮ積層膜３０を残渣が生じることなく除去し、コン
タクトホール２８、２９の側壁にのみＴｉ／ＴｉＮ積層
膜３０を残すことができる。この残ったＴｉ／ＴｉＮ積
層膜３０がサイドウォール２４となる。この際、コンタ
クトホール２８、２９の入口からサイドウォール２４の
上端までの距離ｄは、コンタクトホール径の１／２以上
となるように、エッチバック時間を決定する必要があ
る。本実施の形態の場合、コンタクトホール径が０．６
μｍであるから、距離ｄを０．３μｍとする。
【００２０】次に、選択ＣＶＤ法を用いてタングステン
膜２５を成長させる。この時、図３（ｄ）に示すよう
に、タングステン膜２５は、サイドウォール２４表面と
コンタクトホール２８底面のシリコン基板２２表面およ
びコンタクトホール２９底面のポリシリコン膜２７表面
から成長し、サイドウォール２４上方の層間絶縁膜２３
表面からは成長しない。そして、図３（ｅ）は、コンタ
クトホール２８、２９がタングステン膜２５で完全に埋
め込まれた状態を示す。
膜２５を成長させる。この時、図３（ｄ）に示すよう
に、タングステン膜２５は、サイドウォール２４表面と
コンタクトホール２８底面のシリコン基板２２表面およ
びコンタクトホール２９底面のポリシリコン膜２７表面
から成長し、サイドウォール２４上方の層間絶縁膜２３
表面からは成長しない。そして、図３（ｅ）は、コンタ
クトホール２８、２９がタングステン膜２５で完全に埋
め込まれた状態を示す。
【００２１】このように、本実施の形態の埋め込み方法
では、タングステン膜２５成長の下地となるサイドウォ
ール２４をコンタクトホール２８、２９側壁に形成し、
しかも、サイドウォール２４の上端をコンタクトホール
２８、２９の入口から０．３μｍ下げてあるため、タン
グステン膜２５を０．３μｍ成長させた時に、０．６μ
ｍ径のコンタクトホール２８、２９が完全に埋め込まれ
ると同時に、タングステン膜２５の上端がちょうどコン
タクトホール２８、２９の入口に達し、コンタクトホー
ル２８、２９からあふれることはない。したがって、本
方法によれば、深さの異なるコンタクトホール２８、２
９を選択ＣＶＤ法によるタングステン膜２５で確実に埋
め込むことができ、平坦性の悪化、配線間のショートと
いった従来法の問題点を解決することができる。
では、タングステン膜２５成長の下地となるサイドウォ
ール２４をコンタクトホール２８、２９側壁に形成し、
しかも、サイドウォール２４の上端をコンタクトホール
２８、２９の入口から０．３μｍ下げてあるため、タン
グステン膜２５を０．３μｍ成長させた時に、０．６μ
ｍ径のコンタクトホール２８、２９が完全に埋め込まれ
ると同時に、タングステン膜２５の上端がちょうどコン
タクトホール２８、２９の入口に達し、コンタクトホー
ル２８、２９からあふれることはない。したがって、本
方法によれば、深さの異なるコンタクトホール２８、２
９を選択ＣＶＤ法によるタングステン膜２５で確実に埋
め込むことができ、平坦性の悪化、配線間のショートと
いった従来法の問題点を解決することができる。
【００２２】また、コンタクトホール２８、２９内がサ
イドウォール２４によって保護されているため、コンタ
クトホール２８、２９底部の寸法が変動することがな
い。
イドウォール２４によって保護されているため、コンタ
クトホール２８、２９底部の寸法が変動することがな
い。
【００２３】以下、本発明の第２の実施の形態を説明す
る。第１の実施の形態では、全面に形成したＴｉ／Ｔｉ
Ｎ積層膜をエッチバックし、サイドウォールを形成した
後、そのままタングステン膜を成膜したが、第２の実施
の形態では、サイドウォール形成後、次の処理を施す。
る。第１の実施の形態では、全面に形成したＴｉ／Ｔｉ
Ｎ積層膜をエッチバックし、サイドウォールを形成した
後、そのままタングステン膜を成膜したが、第２の実施
の形態では、サイドウォール形成後、次の処理を施す。
【００２４】すなわち、全面をエッチバックしたことに
よってダメージを受けている層間絶縁膜の表面層を１：
１００弗酸による３０秒程度のウェットエッチングで除
去し、その後、選択ＣＶＤ法によりタングステン膜を成
膜する。その他の工程は第１の実施の形態と同様であ
る。一般に、選択ＣＶＤではタングステン膜が成長しな
いはずのＢＰＳＧ膜であっても、エッチング等によるダ
メージがあればそれが膜成長の核となることもある。と
ころが、本方法ではダメージ層を除去しているため、層
間絶縁膜表面からのタングステン膜の非選択成長が抑制
され、つまり不要な個所にタングステン膜が成長するこ
とがなく、良好な埋め込み形状を実現することができ
る。
よってダメージを受けている層間絶縁膜の表面層を１：
１００弗酸による３０秒程度のウェットエッチングで除
去し、その後、選択ＣＶＤ法によりタングステン膜を成
膜する。その他の工程は第１の実施の形態と同様であ
る。一般に、選択ＣＶＤではタングステン膜が成長しな
いはずのＢＰＳＧ膜であっても、エッチング等によるダ
メージがあればそれが膜成長の核となることもある。と
ころが、本方法ではダメージ層を除去しているため、層
間絶縁膜表面からのタングステン膜の非選択成長が抑制
され、つまり不要な個所にタングステン膜が成長するこ
とがなく、良好な埋め込み形状を実現することができ
る。
【００２５】また、本実施の形態においても、深さの異
なるコンタクトホールを確実に埋め込むことができ、平
坦性の悪化、配線間のショートを防止することができ
る、という第１の実施の形態と同様の効果を奏すること
ができるのは勿論である。
なるコンタクトホールを確実に埋め込むことができ、平
坦性の悪化、配線間のショートを防止することができ
る、という第１の実施の形態と同様の効果を奏すること
ができるのは勿論である。
【００２６】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態では、サイドウォール膜としてＴｉ
／ＴｉＮ積層膜を用いたが、チタンタングステン（Ｔｉ
Ｗ）膜等を用いても同様な効果を得ることができる。ま
た、各部の具体的な寸法や各工程の具体的な処理条件に
ついては、上記実施の形態に限らず、適宜変更すること
が可能である。また、上記コンタクトホールの埋め込み
方法はスルーホールに適用することもでき、種々の形態
の半導体装置に本発明を応用することができる。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態では、サイドウォール膜としてＴｉ
／ＴｉＮ積層膜を用いたが、チタンタングステン（Ｔｉ
Ｗ）膜等を用いても同様な効果を得ることができる。ま
た、各部の具体的な寸法や各工程の具体的な処理条件に
ついては、上記実施の形態に限らず、適宜変更すること
が可能である。また、上記コンタクトホールの埋め込み
方法はスルーホールに適用することもでき、種々の形態
の半導体装置に本発明を応用することができる。
【００２７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、タングステン膜成長の下地となるサイドウォー
ルをホール側面に形成し、しかも、サイドウォールの上
端をホールの入口からホールの径の半分以上下げてある
ため、コンタクトホールがタングステン膜で完全に埋め
込まれた時にタングステン膜の上部がコンタクトホール
の入口からあふれることはない。したがって、本発明に
よれば、深さの異なるコンタクトホールを選択ＣＶＤ法
によるタングステン膜で確実に埋め込むことができ、平
坦性の悪化、配線間のショートといった従来法の問題点
を解決することができる。
よれば、タングステン膜成長の下地となるサイドウォー
ルをホール側面に形成し、しかも、サイドウォールの上
端をホールの入口からホールの径の半分以上下げてある
ため、コンタクトホールがタングステン膜で完全に埋め
込まれた時にタングステン膜の上部がコンタクトホール
の入口からあふれることはない。したがって、本発明に
よれば、深さの異なるコンタクトホールを選択ＣＶＤ法
によるタングステン膜で確実に埋め込むことができ、平
坦性の悪化、配線間のショートといった従来法の問題点
を解決することができる。
【図１】本発明の第１の実施の形態である半導体装置を
示す断面図である。
示す断面図である。
【図２】同、半導体装置の製造方法、特にコンタクトホ
ールの埋め込み方法を順を追って示すプロセスフロー図
である。
ールの埋め込み方法を順を追って示すプロセスフロー図
である。
【図３】同、プロセスフロー図の続きである。
【図４】従来のコンタクトホールの埋め込み方法を順を
追って示すプロセスフロー図である。
追って示すプロセスフロー図である。
【図５】タングステン膜をホール側壁から成長させる従
来の埋め込み方法を順を追って示すプロセスフロー図で
ある。
来の埋め込み方法を順を追って示すプロセスフロー図で
ある。
【図６】タングステン膜をホール側壁から成長させる従
来の他の埋め込み方法を順を追って示すプロセスフロー
図である。
来の他の埋め込み方法を順を追って示すプロセスフロー
図である。
【図７】従来の問題点を説明するための図である。
２１ 半導体装置 ２２ シリコン基板 ２３ 層間絶縁膜 ２４ サイドウォール ２５ タングステン膜 ２６ フィールド酸化膜 ２７ ポリシリコン膜 ２８，２９ コンタクトホール ３０ Ｔｉ／ＴｉＮ積層膜（金属膜）
Claims (5)
- 【請求項１】 絶縁膜に形成したコンタクトホールまた
はスルーホールからなるホールと、該ホールの側面に形
成された金属膜からなるサイドウォールと、前記ホール
の内部に埋め込まれたタングステン膜を有し、 前記ホールの入口から前記サイドウォールの上端までの
距離が前記ホールの径の半分以上となっていることを特
徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記サイドウォールを構成する金属膜が、少なくともチ
タン膜、チタン窒化膜のいずれかを含むことを特徴とす
る半導体装置。 - 【請求項３】 絶縁膜に形成したコンタクトホールまた
はスルーホールからなるホールを選択ＣＶＤ法を用いて
タングステン膜で埋め込む方法であって、 絶縁膜にホールを形成する工程と、 該ホールの内面を含む前記絶縁膜の表面に金属膜を成膜
する工程と、 該金属膜をエッチバックすることにより、ホールの入口
からその上端までの距離が該ホールの径の半分以上とな
るようにホールの側面に金属膜を残し、それをサイドウ
ォールとする工程と、 選択ＣＶＤ法を用いて前記サイドウォールを下地として
タングステン膜を成長させ、前記ホールの内部をタング
ステン膜で埋め込む工程、を有することを特徴とする半
導体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、 前記金属膜が、少なくともチタン窒化膜、チタンタング
ステン膜のいずれかを含むことを特徴とする半導体装置
の製造方法。 - 【請求項５】 請求項３または４に記載の半導体装置の
製造方法において、 前記サイドウォールを形成した後、ウェットエッチング
法を用いて層間絶縁膜の表面層を除去し、その後、タン
グステン膜によるホールの埋め込みを行うことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13016696A JPH09321137A (ja) | 1996-05-24 | 1996-05-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13016696A JPH09321137A (ja) | 1996-05-24 | 1996-05-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321137A true JPH09321137A (ja) | 1997-12-12 |
Family
ID=15027601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13016696A Pending JPH09321137A (ja) | 1996-05-24 | 1996-05-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378949C (zh) * | 2004-04-06 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 具有钨插塞的金属结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01501588A (ja) * | 1986-12-19 | 1989-06-01 | ヒユーズ・エアクラフト・カンパニー | 集積回路上のコンタクトおよびバイアス用の導電プラグ |
| JPH0360126A (ja) * | 1989-07-28 | 1991-03-15 | Toshiba Corp | 半導体装置の製造方法 |
-
1996
- 1996-05-24 JP JP13016696A patent/JPH09321137A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01501588A (ja) * | 1986-12-19 | 1989-06-01 | ヒユーズ・エアクラフト・カンパニー | 集積回路上のコンタクトおよびバイアス用の導電プラグ |
| JPH0360126A (ja) * | 1989-07-28 | 1991-03-15 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378949C (zh) * | 2004-04-06 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 具有钨插塞的金属结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5827778A (en) | Method of manufacturing a semiconductor device using a silicon fluoride oxide film | |
| US6294451B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6124200A (en) | Method of fabricating an unlanded via | |
| US6872633B2 (en) | Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| US6025276A (en) | Semiconductor processing methods of forming substrate features, including contact openings | |
| KR100342639B1 (ko) | 반도체 구조물의 제조 방법 | |
| US20060019489A1 (en) | Method for forming storage node contact of semiconductor device | |
| US5869393A (en) | Method for fabricating multi-level interconnection | |
| JP3228217B2 (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JPH09321137A (ja) | 半導体装置およびその製造方法 | |
| JP2000216242A (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JP3065395B2 (ja) | 半導体素子の製造方法 | |
| JPH10256187A (ja) | 半導体装置及びその製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| US6576555B2 (en) | Method of making upper conductive line in dual damascene having lower copper lines | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 | |
| KR100826788B1 (ko) | 반도체 소자의 얕은 트렌치 분리구조 제조방법 | |
| JPH08293552A (ja) | プラグの形成方法 | |
| JP2001284353A (ja) | 半導体装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980526 |