KR100826788B1 - 반도체 소자의 얕은 트렌치 분리구조 제조방법 - Google Patents

반도체 소자의 얕은 트렌치 분리구조 제조방법 Download PDF

Info

Publication number
KR100826788B1
KR100826788B1 KR1020020076840A KR20020076840A KR100826788B1 KR 100826788 B1 KR100826788 B1 KR 100826788B1 KR 1020020076840 A KR1020020076840 A KR 1020020076840A KR 20020076840 A KR20020076840 A KR 20020076840A KR 100826788 B1 KR100826788 B1 KR 100826788B1
Authority
KR
South Korea
Prior art keywords
trench
oxide film
nitride
semiconductor substrate
film
Prior art date
Application number
KR1020020076840A
Other languages
English (en)
Other versions
KR20040049886A (ko
Inventor
이계훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020076840A priority Critical patent/KR100826788B1/ko
Publication of KR20040049886A publication Critical patent/KR20040049886A/ko
Application granted granted Critical
Publication of KR100826788B1 publication Critical patent/KR100826788B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명의 반도체 소자의 얕은 트렌치 분리구조 제조방법은 반도체기판 위에 패드산화막과 질화막 그리고 포토레지스트를 순차적으로 형성하고, 상기 포토레지스트에 형성된 패턴을 기반으로 질화막과 패드산화막을 식각하는 동시에 상기 반도체기판의 상부도 얕게 식각한 후, 상기 포토레지스트의 제거 및 세정을 실시하는 얕은 식각단계와; 상기 얕은 식각단계에서의 세정 후에 어닐링을 실시하여 상기 질화막의 표면에 질화산화막을, 식각되어 노출된 상기 반도체기판의 표면에 산화막이 형성되도록 하는 열처리단계와; 상기 열처리단계에서 형성된 질화산화막을 마스크로 하여 식각을 실시함으로써 산화막이 형성된 얕게 식각된 곳을 더 식각하여 트렌치를 형성하는 트렌치 형성단계와; 상기 반도체기판 전체에 산화물을 증착하여 질화산화막 및 트렌치의 내부에 라이너 산화막이 형성되도록 하고, 트렌치의 내부에 TEOS 산화물을 채워 트렌치를 매립하는 트렌치 매립단계와; 상기 질화산화막과 질화막을 연마하되 상기 패드산화막이 노출되지 않게 연마하는 연마단계; 및 상기 연마단계에서 잔존하던 질화막을 인산을 이용하여 제거하는 세정단계를 포함한다.
반도체, 식각, 산화막, TEOS, 열처리

Description

반도체 소자의 얕은 트렌치 분리구조 제조방법{METHOD OF MANUFACTURING SHALLOW TRENCH ISOLATION IN SEMICONDUCTOR}
도 1a 내지 도 1d는 종래 STI를 형성하는 과정을 도시한 단면도이고,
도 2a 내지 도 2f는 본 발명에 따른 얕은 트렌치 분리구조를 형성하는 과정을 도시한 단면도이다.
본 발명은 반도체 소자에 관한 것으로서, 좀 더 상세하게는 반도체 소자가 낮은 캐패시턴스를 갖도록 하는 반도체 소자의 얕은 트렌치 분리구조 제조방법에 관한 것이다.
최근들어 반도체 소자는 더욱더 집적도를 높이기 위한 방식으로 다층으로 된 구조의 각 층에 금속 배선을 형성하거나, 동일 층상에서 금속 배선과 금속 배선 사이의 간격을 좁게 하는 방식의 구조를 채택하고 있다.
그러나 이렇게 금속 배선 사이의 간격이 좁아지면서 동일 층상에서 서로 인접한 금속 배선 사이 또는 상하로 인접한 각 금속 배선층 사이에 존재하는 기생 저항 및 기생 캐패시턴스가 가장 중요한 문제로 대두되고 있다.
그리고 얕은 트렌치 분리(Shallow trench isolation;이하 STI라 칭함)공정에서도 소자분리시 누설전류 문제로 인한 반도체 소자의 불량이 크게 문제로 되고 있다.
도 1a 내지 도 1d는 종래 STI 공정을 단면도로 도시하고 있다.
도 1a에 도시한 바와 같이, 반도체 기판(1) 상에 패드 산화막(2)과 질화막(3)을 순차적으로 증착한 후 질화막(3) 위를 포토레지스트 패터닝한 상태에서, 도 1b에 도시한 바와 같이, 포토레지스트 패턴(4)을 기반으로 질화막(3)과 패드 산화막(2)을 식각하여 트렌치(5)를 형성하고 포토레지스트를 제거한 후, 세정 공정을 실시한다.
그리고 도 1c에 도시한 바와 같이, 트렌치(5) 밑부분 양쪽 코너 쪽의 누설전류를 방지하기 위한 얇은 산화막(6)과 상압 화학기상증착으로 형성된 TEOS(7)를 채워 산화막이 치밀화 되도록 열처리하며, 질화막(3)을 CMP 평탄화한 후 인산으로 습식식각하여 제거한다.
그러면 도 1d에 도시한 바와 같이, 트렌치(5) 상단의 양부분이 평탄화와 습식식각로 인하여 영향을 받아 패이는 현상이 발생된다.
이렇게 트렌치의 상부 양측 가장자리가 패이게 되면 반도체 소자를 제조하는 과정에서 누설전류를 발생하여 제품의 성능에 문제를 발생하게 된다.
이와 같이 종래 STI 공정은 산화막과 질화막을 세정하면서 활성화영역과 소자분리영역의 경계면이 취약해져 게이트 산화막에 영향을 주는 누설 전류를 발생하게 됨으로써 반도체 소자에 나쁜 영향을 미친다.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 세정시 손실되는 산화막을 보호하여 활성화영역과 소자분리영역을 보호할 수 있도록 하는 반도체 소자의 얕은 트렌치 분리구조 제조방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 얕은 트렌치 분리구조 제조방법은,
반도체기판 위에 패드산화막과 질화막 그리고 포토레지스트를 순차적으로 형성하고, 상기 포토레지스트에 형성된 패턴을 기반으로 질화막과 패드산화막을 식각하는 동시에 상기 반도체기판의 상부도 얕게 식각한 후, 상기 포토레지스트의 제거 및 세정을 실시하는 얕은 식각단계; 상기 얕은 식각단계에서의 세정 후에 어닐링을 실시하여 상기 질화막의 표면에 질화산화막을, 식각되어 노출된 상기 반도체기판의 표면에 산화막이 형성되도록 하는 열처리단계; 상기 열처리단계에서 형성된 질화산화막을 마스크로 하여 식각을 실시함으로써 산화막이 형성된 얕게 식각된 곳을 더 식각하여 트렌치를 형성하는 트렌치 형성단계; 상기 반도체기판 전체에 산화물을 증착하여 질화산화막 및 트렌치의 내부에 라이너 산화막이 형성되도록 하고, 트렌치의 내부에 TEOS 산화물을 채워 트렌치를 매립하는 트렌치 매립단계; 상기 질화산화막과 질화막을 연마하되 상기 패드산화막이 노출되지 않게 연마하는 연마단계; 및 상기 연마단계에서 잔존하던 질화막을 인산을 이용하여 제거하는 세정단계를 포함한다.
이하 본 발명에 따른 바람직한 일 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 2a 내지 도 2f는 본 발명에 따른 얕은 트렌치 분리구조를 형성하는 과정을 도시한 단면도이다.
본 발명의 얕은 트렌치 분리구조 제조방법에 의해 만들어지는 트렌치의 상측에는 치밀화된 산화막의 일부가 형성됨으로써 세정하는 과정에서 활성화영역과 소자분리영역의 사이의 경계면이 취약해지는 것을 방지하게 된다.
이와 같은 구조가 가능하게 하기 위해 다음과 같은 과정을 거쳐 얕은 트렌치 분리구조가 형성된다.
먼저, 도 2a에 도시한 바와 같이, 얕은 식각단계에서는 반도체기판(11) 위에 패드산화막(12)과 질화막(Si3N4)(13) 그리고 포토레지스트(14)를 순차적으로 형성하고, 포토레지스트(14)에 패터닝을 실시하여 패턴을 형성하며, 이렇게 형성된 패턴을 기반으로 질화막(13)과 패드산화막(12)을 관통하여 식각한다.
이때 질화막(13)은 저압화학기상증착(LPCVD)이나 플라즈마화학기상증착(PECVD)을 이용하여 형성하며, 그 두께는 1000Å 내지 2500Å으로 한다.
그리고 도 2b에 도시한 바와 같이, 질화막(13) 및 패드산화막(12)과 함께 패드산화막(12)의 하부에 위치한 반도체기판(11)의 상부도 얕게 식각하여 얕은 식각구(15)를 형성하는 데, 그 식각되는 깊이는 200Å 내지 500Å정도로 한다.
식각이 끝나고 나면, 포토레지스트를 제거하고 세정을 실시한다.
얕은 식각단계에 이은 열처리단계는 도 2c에 도시한 바와 같이, 어닐링을 실시하여 질화막(13)의 표면에는 질화산화막(SiON)(16)을, 식각되어 노출된 반도체기판(11)의 표면에는 산화막(SiO2)(17)이 형성되도록 하는 단계이다.
열처리단계에 이은 트렌치 형성단계는, 도 2d에 도시한 바와 같이 열처리단계에서 형성된 질화산화막(16)을 마스크로 하여 식각을 실시함으로써 산화막(17)이 형성된 얕은 식각구(15)에서 더 하부로 식각이 진행되도록 하여 트렌치(18)를 형성한다.
형성된 트렌치(18)는 패드산화막(12)과 반도체기판(11)이 접하는 경계면인 상부의 양측에 식각되지 않은 산화막(19)이 잔존하게 된다.
이어서 진행되는 트렌치 매립단계는 도 2e에 도시한 바와 같이, 반도체기판(11) 전체에 산화물을 증착하여 질화산화막(16)의 표면 및 트렌치(18)의 내부에 라이너 산화막(20)이 형성되도록 하고, 트렌치(18)의 내부에 TEOS 산화물(21)을 채워 트렌치(18)를 매립한다.
트렌치(18)의 매립 후 열처리를 실시함으로써 트렌치(18)에 매립된 TEOS 산화물(21)은 치밀하고 단단하게 경화된다.
마지막으로 연마단계는 도 2f에 도시한 바와 같이, CMP 연마를 실시하되, 패드산화막(12)이 노출되지 않을 정도로 질화막을 남기도록 연마한다.
그리고 나서 인산을 이용하여 질화막을 제거하게 되면 얕은 트렌치 분리구조의 상면이 패드산화막(12)의 표면보다 높게 형성되고, 얕은 트렌치 상면에서 패드 산화막(12)의 표면 사이의 높이차이(h)는 200Å 내지 1000Å 범위를 유지하도록 한다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 활성화영역과 소자분리영역 사이의 경계인 패드산화막과 반도체기판 사이에 치밀화된 산화막을 형성함으로써 게이트 산화막이 형성되었을 때 소자의 신뢰성과 반도체 수율을 향상시키게 된다.

Claims (6)

  1. 반도체 기판 위에 패드산화막, 질화막 및 포토레지스트 패턴을 순차적으로 형성하고, 상기 포토레지스트 패턴을 마스크로 상기 질화막, 패드산화막 및 반도체기판의 일부를 식각하여 상기 반도체 기판에 제1트렌치를 형성하는 단계;
    상기 제1트렌치를 포함하는 상기 반도체 기판에 형성된 상기 포토레지스트 패턴을 제거한 후, 상기 제1트렌치를 포함하는 상기 반도체 기판에 어닐링을 실시하여, 상기 질화막의 표면에 질화산화막을, 상기 제1트렌치의 표면에 산화막을 형성하는 단계;
    상기 질화산화막을 마스크로 상기 산화막이 형성된 상기 제1트렌치를 더 식각하여 상기 반도체 기판에 제2트렌치를 형성하는 단계;
    상기 제2트렌치를 포함하는 상기 반도체 기판 전체에 산화물을 증착하여 상기 제2트렌치의 내부 및 질화산화막 상에 라이너 산화막을 형성하는 단계;
    상기 라이너산화막을 포함하는 상기 반도체 기판 상에 TEOS 산화물을 형성하여, 상기 제2트렌치를 매립하는 단계;
    상기 TEOS 산화물을 포함하는 상기 반도체 기판에 평탄화 공정을 진행하여, 상기 TEOS 산화물, 라이너 산화막, 질화산화막 및 질화막의 일부를 제거한 후, 상기 반도체 기판에 습식식각을 진행하여 상기 질화막을 제거하는 단계를 포함하는 반도체 소자의 얕은 트렌치 분리구조 제조방법.
  2. 제 1 항에 있어서, 상기 질화막은 저압화학기상증착 또는 플라즈마화학기상증착을 이용하여 형성하는 반도체 소자의 얕은 트렌치 분리구조 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 질화막의 두께는 1000Å 내지 2500Å인 반도체 소자의 얕은 트렌치 분리구조 제조방법.
  4. 제 1 항에 있어서, 상기 반도체 기판에 형성된 상기 제1트렌치의 깊이는 200Å 내지 500Å인 반도체 소자의 얕은 트렌치 분리구조 제조방법.
  5. 제 1 항에 있어서, 상기 TEOS 산화물로 상기 제2트렌치를 매립한 후, 상기 TEOS 산화물을 포함하는 상기 반도체 기판에 열처리 공정을 실시하는 반도체 소자의 얕은 트렌치 분리구조 제조방법.
  6. 제 1 항에 있어서, 상기 습식식각으로 상기 질화막을 제거하게 되면, 상기 제2트렌치에 매립된 상기 TEOS 산화물이 상기 패드 산화막의 표면보다 200Å 내지 1000Å 높게 형성되는 반도체 소자의 얕은 트렌치분리구조 제조방법.
KR1020020076840A 2002-12-05 2002-12-05 반도체 소자의 얕은 트렌치 분리구조 제조방법 KR100826788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020076840A KR100826788B1 (ko) 2002-12-05 2002-12-05 반도체 소자의 얕은 트렌치 분리구조 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020076840A KR100826788B1 (ko) 2002-12-05 2002-12-05 반도체 소자의 얕은 트렌치 분리구조 제조방법

Publications (2)

Publication Number Publication Date
KR20040049886A KR20040049886A (ko) 2004-06-14
KR100826788B1 true KR100826788B1 (ko) 2008-04-30

Family

ID=37344159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020076840A KR100826788B1 (ko) 2002-12-05 2002-12-05 반도체 소자의 얕은 트렌치 분리구조 제조방법

Country Status (1)

Country Link
KR (1) KR100826788B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008607A (ko) * 1999-07-02 2001-02-05 김영환 반도체장치의 소자분리막 형성방법
KR20010029136A (ko) * 1999-09-29 2001-04-06 윤종용 반도체 집적회로의 트렌치 소자분리방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008607A (ko) * 1999-07-02 2001-02-05 김영환 반도체장치의 소자분리막 형성방법
KR20010029136A (ko) * 1999-09-29 2001-04-06 윤종용 반도체 집적회로의 트렌치 소자분리방법

Also Published As

Publication number Publication date
KR20040049886A (ko) 2004-06-14

Similar Documents

Publication Publication Date Title
JP2000200828A (ja) 半導体装置の製造方法
KR100675962B1 (ko) 열적 산화물이 채워진 얕은 소자 분리용 트렌치
KR100826788B1 (ko) 반도체 소자의 얕은 트렌치 분리구조 제조방법
JPH11284060A (ja) 半導体装置及びその製造方法
JP2002289682A (ja) 半導体装置およびその製造方法
US6444539B1 (en) Method for producing a shallow trench isolation filled with thermal oxide
KR100895824B1 (ko) 반도체 소자의 소자분리막 형성방법
US5910017A (en) Increasing uniformity in a refill layer thickness for a semiconductor device
KR20070002659A (ko) 반도체 소자의 소자분리막 형성 방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100687854B1 (ko) 반도체 소자의 소자분리막 형성방법
US20040087106A1 (en) Method for forming isolation film in silicon substrate
KR100996188B1 (ko) 반도체 장치 제조방법
KR100567872B1 (ko) 반도체 제조 장치에서의 소자 분리막 형성 방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR101033981B1 (ko) 반도체 소자의 형성 방법
KR100857575B1 (ko) 반도체소자의 소자분리막 제조방법
KR101081854B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100716664B1 (ko) 반도체 소자 및 그 제조방법
KR20040041861A (ko) 반도체 소자의 격리구조 및 그 형성방법
KR100533381B1 (ko) 반도체소자의 소자분리막 제조방법
KR100762843B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100900244B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee