KR20040041861A - 반도체 소자의 격리구조 및 그 형성방법 - Google Patents

반도체 소자의 격리구조 및 그 형성방법 Download PDF

Info

Publication number
KR20040041861A
KR20040041861A KR1020020069947A KR20020069947A KR20040041861A KR 20040041861 A KR20040041861 A KR 20040041861A KR 1020020069947 A KR1020020069947 A KR 1020020069947A KR 20020069947 A KR20020069947 A KR 20020069947A KR 20040041861 A KR20040041861 A KR 20040041861A
Authority
KR
South Korea
Prior art keywords
trench
liner
forming
region
dent
Prior art date
Application number
KR1020020069947A
Other languages
English (en)
Inventor
김성호
박주환
조성일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020069947A priority Critical patent/KR20040041861A/ko
Publication of KR20040041861A publication Critical patent/KR20040041861A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 격리구조 및 그 형성방법을 제공한다. 이 격리구조는 반도체 기판에 트렌치 영역이 형성되고, 트렌치 영역의 내벽에 트렌치 산화막이 형성되고, 트렌치 산화막 상에 트렌치 라이너가 형성된다. 트렌치 라이너 상에 절연막 패턴이 형성되어 트렌치 영역을 채우고, 활성영역과 절연막 패턴 사이의 영역 상에 덴트방지 라이너가 형성된다. 이 격리구조의 형성방법은 반도체 기판에 트렌치를 형성하고, 트렌치의 내벽에 트렌치 산화막 및 트렌치 라이너를 형성하는 것을 포함한다. 트렌치 라이너가 형성된 트렌치 영역을 채우는 절연막 패턴을 형성하고, 절연막 패턴을 포함하는 기판의 전면에 덴트방지 절연막을 콘포말하게 형성한다. 덴트방지 절연막 상에 희생막을 형성하고, 희생막을 에치백하여 덴트방지 절연막을 노출시키되, 절연막 패턴의 가장자리 부근의 희생막을 잔존시킨다. 잔존한 희생막을 마스크막으로 사용하여 덴트방지 절연막을 식각하여 절연막 패턴 가장자리 부근에 덴트방지 라이너를 형성한다.

Description

반도체 소자의 격리구조 및 그 형성방법{ISOLATION STRUCTURE OF SEMICONDUCTOR DEVICE AND METHOD OF FORMING THE SAME}
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로써, 더 구체적으로 소자들 간의 전기적 격리를 위한 소자격리구조 및 그 형성방법에 관한 것이다.
반도체 소자는 기판에 다수의 능동소자 및 수동소자를 구비하고, 상기 소자들의 배치 및 전기적 연결을 통하여 다양한 기능을 수행할 수 있다.
따라서, 반도체 소자를 구성하는 각각의 단위소자들은 인접한 단위소자들과 독립적인 기능을 수행하기 위하여 전기적으로 격리된다. 통상적으로 반도체 소자의 격리구조는 얕은 트렌치 격리(STI;shallow trench isolation)구조이다. 얕은 트렌치 격리구조는 많은 잇점을 가지지만 기판에 가해지는 스트레스, 불순물의 침투 및활성영역과 인접된 덴트 등의 문제점을 안고 있다.
도 1 내지 도 4는 종래의 트렌치 격리구조의 형성방법을 설명하기 위한 공정도들이다.
도 1을 참조하면, 반도체 기판(10) 상에 버퍼산화막(12) 및 하드마스크막(14)을 형성하고, 상기 반도체 기판(10), 상기 버퍼산화막(12) 및 상기 하드마스크막(14)을 식각하여 트렌치 영역(16)을 형성한다. 상기 트렌치 영역의 내벽에 트렌치 산화막(18)을 형성하고, 상기 기판의 전면에 트렌치 라이너막(20)을 콘포말하게 형성한다. 계속해서, 도 1을 참조하면, 상기 트렌치 라이너막(20)이 형성된 기판의 전면에 절연막(22)을 형성하여 상기 트렌치 영역(16)을 채운다.
도 2를 참조하면, 상기 절연막(22)을 화학적기계적연막 공정을 사용하여 연마하여 상기 트렌치 영역 내에 절연막 패턴(22a)을 형성한다.
도 3을 참조하면, 상기 하드마스크막(14)을 제거한다. 통상적으로 상기 하드마스크막(14) 및 상기 트렌치 라이너막(20)은 실리콘질화막으로 형성한다. 따라서, 상기 하드마스크막(14)을 제거하는 동안 상기 하드마스크막(14)과 접촉하고 있는 상기 트렌치 라이너막(20)의 일부분도 함께 제거된다. 특히, 상기 하드마스크막(14)은 인산용액을 사용한 습식식각방법으로 제거되기 때문에 상기 트렌치 라이너막(20)은 상기 절연막 패턴(22a)과 상기 트렌치 산화막(18)의 높이보다 낮은 높이로 리세스되어 절연막 패턴(22a) 가장자리부근에 덴트(24)를 형성할 수 있다.
도 4를 참조하면, 소자격리구조를 형성한 이후의 반도체 소자 제조공정에는수차례의 세정공정이 요구되고, 다양한 성능의 소자들이 요구되는 최근에는 다양한 두께의 게이트산화막을 형성할 필요가 있기 때문에 반도체 소자의 제조공정에는 수차례의 산화막 습식식각공정이 포함되어있다.
그 결과, 상기 덴트(24)에 인접한 상기 절연막 패턴(22a) 및 상기 트렌치 산화막(18)이 식각되어 상기 덴트(24)가 더 심화될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 활성영역과 인접하는 영역에 덴트의 형성이 방지된 소자격리구조 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 소자격리구조의 형성과정에서 덴트가 발생하여도 후속공정에서 상기 덴트가 심화되는 것을 막을 수 있는 구조를 가진 소자격리구조 및 그 제조방법을 제공하는데 있다.
도 1 내지 도 4는 종래의 트렌치 격리구조의 형성방법을 설명하기 위한 공정도들이다.
도 5 내지 도 11은 본 발명의 바람직한 실시예에 따른 소자격리구조 및 그 형성방법을 설명하기 위한 공정단면도들이다.
상기 기술적 과제를 달성하기 위하여 본 발명은 덴트방지 라이너를 갖는 트렌치 소자격리구조를 제공한다. 이 구조는 반도체 기판과 상기 반도체 기판에 형성된 트렌치 영역을 포함한다. 상기 트렌치 영역의 내벽에 트렌치 산화막이 형성되고, 상기 트렌치 산화막 상에 트렌치 라이너가 형성된다. 상기 트렌치 라이너 상에 절연막 패턴이 형성되어 상기 트렌치 영역을 채우고, 상기 활성영역과 상기 절연막 패턴 사이의영역 상에 덴트방지 라이너가 형성된다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 덴트방지 라이너를 갖는 트렌치 소자격리구조의 형성방법을 제공한다. 이 방법은 반도체 기판에 트렌치를형성하고, 상기 트렌치의 내벽에 트렌치 산화막 및 트렌치 라이너를 형성하는 것을 포함한다. 상기 트렌치 라이너가 형성된 트렌치 영역을 채우는 절연막 패턴을 형성하고, 상기 절연막 패턴을 포함하는 기판의 전면에 덴트방지 절연막을 콘포말하게 형성한다. 상기 덴트방지 절연막 상에 희생막을 형성하고, 상기 희생막을 에치백하여 상기 덴트방지 절연막을 노출시키되, 상기 절연막 패턴의 가장자리 부근의 상기 희생막을 잔존시킨다. 상기 잔존한 희생막을 마스크막으로 사용하여 상기 덴트방지 절연막을 식각하여 상기 절연막 패턴 가장자리 부근에 덴트방지 라이너를 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 5 내지 도 11은 본 발명의 바람직한 실시예에 따른 소자격리구조의 형성방법을 설명하기 위한 공정단면도들이다.
먼저 도 11을 참조하여 본 발명의 바람직한 실시예에 따른 소자격리구조를설명한다.
도 11을 참조하면, 본 발명의 바람직한 실시예에 따른 소자격리구조는 반도체 기판(50)에 형성된 트렌치 영역(56) 내에 채워진 절연막 패턴(62)을 포함한다. 상기 트렌치 내벽에 트렌치 산화막(58)이 형성되고, 상기 트렌치 산화막(58) 상에 트렌치 라이너(60)가 형성된다. 상기 절연막 패턴(62)은 상기 트렌치 라이너(60)가 형성된 트렌치 영역(56)내에 형성된다. 상기 절연막 패턴(62)과 상기 활성영역 사이의 영역 상에 덴트방지 라이너(66c)가 형성된다. 상기 덴트방지 라이너(66c)는 상기 반도체 기판(50)의 표면보다 낮아진 상기 트렌치 라이너(60) 또는 상기 트렌치 산화막(58) 상에 형성된다. 상기 덴트방지 라이너(66c) 상에 또다른 절연막이 더 형성될 수도 있다. 상기 덴트방지 라이너(66c)은 상기 트렌치 라이너(60)와 동일한 물질로써, 예컨대 실리콘질화막으로 형성할 수 있다.
도 5를 참조하면, 상기 소자격리구조를 형성하기 위하여 반도체 기판(50) 상에 버퍼산화막(52) 및 하드마스크막(54)을 형성하고, 상기 하드마스크막(54), 상기 버퍼산화막(52) 및 상기 반도체 기판(50)을 패터닝하여 상기 반도체 기판(50)에 트렌치 영역(56)을 형성한다. 상기 하드마스크막(54)은 실리콘 질화막으로 형성할 수 있다.
도 6을 참조하면, 상기 트렌치 영역(56)이 형성된 기판에 열공정을 적용하여 상기 트렌치 영역(56)의 내벽에 트렌치 산화막(58)을 형성한다. 계속해서 도 6을 참조하면, 상기 트렌치 산화막(58)이 형성된 기판의 전면에 트렌치 라이너막(60)을 형성한다. 상기 트렌치 라이너막(60)은 실리콘질화막으로 형성할 수 있다.
도 7을 참조하면, 상기 반도체 기판(50) 상에 절연막을 형성한다. 상기 절연막은 상기 트렌치 영역(56)의 내부를 완전히 채울 수 있을 정도의 두께로 형성한다. 상기 절연막은 매립특성이 우수한 실리콘산화막으로 형성하는 것이 바람직하다.
계속해서 도 7을 참조하면 화학적 기계적 연마공정을 적용하여 상기 절연막을 연마하여 상기 하드마스크막(54)을 노출시키고, 상기 트렌치 영역(56) 내에 채워진 절연막 패턴(62)을 형성한다.
도 8을 참조하면, 상기 하드마스크막(54)과, 상기 하드마스크막(54) 및 상기 절연막 패턴(62) 사이의 트렌치 라이너(60)를 제거한다. 상기 하드마스크막(54) 및 상기 트렌치 라이너(60)는 인산용액을 사용한 습식식각방법으로 제거할 수 있다. 이 과정에서, 상기 트렌치 영역(56) 상단의 상기 트렌치 라이너(60)는 상기 버퍼산화막(52) 및 상기 절연막 패턴(62)의 상부면보다 낮아져 덴트(64)를 형성할 수 있다. 종래에는 상기 덴트(64)가 게이트 산화막 형성공정까지 수차례의 세정공정에 의해 확장되고 심화되었다.
도 9를 참조하면, 본 발명은 상기 덴트(64)가 형성된 기판의 전면에 덴트방지 절연막(66)을 콘포말하게 형성하고, 상기 덴트 방지 절연막(66) 상에 희생막(68)을 형성한다. 상기 덴트 방지 절연막(66)은 실리콘질화막으로 형성하는 것이 바람직하고, 상기 희생막(68)은 상기 덴트방지 절연막(66)과 식각선택비를 갖는 물질로써, 실리콘 산화막으로 형성할 수 있다. 이 때, 상기 희생막(68)은 평탄화가 잘되는 SOG계열 또는 P-TEOS막으로 형성하는 것이 바람직하다.
도 10을 참조하면, 상기 희생막(68)을 에치백하여 상기 덴트방지 절연막(66)을 노출시킨다. 도시된 것과 같이, 상기 트렌치 영역(56)의 가장자리에 덴트가 형성되었을 경우, 상기 덴트방지 절연막(66)은 리세스된 영역을 가질 것이고, 상기 희생막(68)은 상기 리세스된 영역에 잔존하게된다.
도 11을 참조하면, 상기 잔존한 희생막(68r)을 식각마스크로 사용하여 상기 덴트방지 절연막(66)을 제거한다. 그 결과, 상기 절연막 패턴(62)과 상기 활성영역 사이의 영역 상에 덴트방지 라이너(66c)가 형성된다.
상기 덴트 방지 라이너(66c)는 후속의 게이트 절연막을 형성하기 위한 수차례의 세정 및 습식식각공정을 수행하더라도 그 하부의 산화막이 식각되는 것을 막아주어 덴트가 심화되는 것을 막을 수 있다.
상술한 것과 같이 본 발명에 따르면, 덴트가 형성된 영역 상에 덴트방지 라이너를 형성함으로써, 덴트의 깊이를 낮출 수 있는 것과 아울러 후속의 세정 및 습식식각공정에서 덴트가 심화되는 것을 방지할 수 있다.

Claims (8)

  1. 반도체 기판;
    상기 반도체 기판에 형성된 트렌치 영역;
    상기 트렌치 영역의 내벽에 형성된 트렌치 산화막;
    상기 트렌치 산화막 상에 형성된 트렌치 라이너;
    상기 트렌치 라이너 상에 형성되어 상기 트렌치 영역을 채우는 절연막 패턴; 및
    상기 절연막 패턴과 상기 활성영역 사이의 영역 상에 형성된 덴트 방지 라이너을 포함하는 반도체 소자의 격리구조.
  2. 제1 항에 있어서,
    상기 덴트방지 라이너는 상기 트렌치 산화막 및 상기 트렌치 라이너의 상에 형성된 것을 특징으로 하는 반도체 소자의 격리구조.
  3. 제1 항에 있어서,
    상기 덴트방지 라이너 및 상기 트렌치 라이너는 실리콘 질화막인 것을 특징으로 하는 반도체 소자의 격리구조.
  4. 제1 항에 있어서,
    상기 덴트방지 라이너는 상기 활성영역의 표면보다 낮아진 상기 트렌치 라이너 및 상기 트렌치 절연막 상에 형성된 것을 특징으로 하는 반도체 소자의 격리구조.
  5. 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치의 내벽에 트렌치 산화막 및 트렌치 라이너를 형성하는 단계;
    상기 트렌치 라이너가 형성된 트렌치 영역을 채우는 절연막 패턴을 형성하는 단계;
    상기 절연막 패턴을 포함하는 기판의 전면에 덴트방지 절연막을 콘포말하게 형성하는 단계;
    상기 덴트방지 절연막 상에 희생막을 형성하는 단계;
    상기 희생막을 에치백하여 상기 덴트방지 절연막을 노출시키되, 상기 절연막 패턴의 가장자리 부근의 상기 희생막을 잔존시키는 단계;
    상기 잔존한 희생막을 마스크막으로 사용하여 상기 덴트방지 절연막을 식각하여 상기 절연막 패턴 가장자리 부근에 덴트방지 라이너를 형성하는 단계를 포함하는 반도체 소자의 격리구조 형성방법.
  6. 제5 항에 있어서,
    상기 트렌치를 형성하는 단계는,
    반도체 기판 상에 차례로 적층된 버퍼산화막 패턴 및 하드마스크 패턴을 형성하는 단계; 및
    상기 하드마스크 패턴을 식각마스크로 사용하여 상기 반도체 기판을 식각하여 트렌치 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 격리구조 형성방법.
  7. 제6 항에 있어서,
    상기 트렌치 산화막, 상기 트렌치 라이너 및 상기 절연막 패턴을 형성하는 단계는,
    상기 트렌치 영역의 내벽에 트렌치 산화막을 형성하는 단계;
    상기 트렌치 산화막을 포함하는 기판의 전면에 트렌치 라이너를 콘포말하게 형성하는 단계;
    상기 트렌치 라이너 상에 상기 트렌치 영역을 채우는 절연막을 형성하는 단계;및
    화학적 기계적 연마공정을 사용하여 상기 절연막을 연마하여 상기 트렌치 내에 채워진 절연막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 격리구조 형성방법.
  8. 제5 항에 있어서,
    상기 덴트방지 절연막은 실리콘산화막과 식각선택비를 갖는 절연막인 것을 특징으로 하는 반도체 소자의 격리구조 형성방법.
KR1020020069947A 2002-11-12 2002-11-12 반도체 소자의 격리구조 및 그 형성방법 KR20040041861A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020069947A KR20040041861A (ko) 2002-11-12 2002-11-12 반도체 소자의 격리구조 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020069947A KR20040041861A (ko) 2002-11-12 2002-11-12 반도체 소자의 격리구조 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR20040041861A true KR20040041861A (ko) 2004-05-20

Family

ID=37338716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069947A KR20040041861A (ko) 2002-11-12 2002-11-12 반도체 소자의 격리구조 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR20040041861A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678645B1 (ko) * 2006-01-13 2007-02-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100762230B1 (ko) * 2004-12-30 2007-10-01 주식회사 하이닉스반도체 반도체 장치의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762230B1 (ko) * 2004-12-30 2007-10-01 주식회사 하이닉스반도체 반도체 장치의 제조방법
KR100678645B1 (ko) * 2006-01-13 2007-02-06 삼성전자주식회사 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100389031B1 (ko) 트렌치 소자분리 구조를 가지는 반도체 소자의 제조방법
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
KR20010017696A (ko) 트렌치 소자분리방법
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR20020085390A (ko) 트랜치 소자분리 방법
KR20010001735A (ko) 트랜치형 소자분리막을 구비하는 반도체 장치 및 그 제조방법
KR20040041861A (ko) 반도체 소자의 격리구조 및 그 형성방법
KR100235972B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100236074B1 (ko) 격리막 및 그 형성 방법
KR100508622B1 (ko) 반도체 소자의 격리막 제조 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100950754B1 (ko) 반도체 소자의 소자분리 구조 형성방법
KR100700282B1 (ko) 반도체 소자의 제조 방법
KR100533381B1 (ko) 반도체소자의 소자분리막 제조방법
KR20040014070A (ko) 반도체 소자의 트랜치 매립 방법
KR20080029268A (ko) 반도체 소자의 소자분리막 및 그 형성방법
KR20050119412A (ko) 누설 전류를 방지할 수 있는 얕은 트렌치 소자 분리막 및그 제조방법
KR20010004192A (ko) 트렌치 격리 형성 방법
KR20070021511A (ko) 반도체 소자의 소자분리막 형성방법
KR20020042312A (ko) 반도체 디바이스 및 그 제조방법
KR20060075104A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR20040057615A (ko) 반도체 소자의 소자분리막 형성방법
KR20020054666A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination