JPH02186627A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02186627A
JPH02186627A JP618489A JP618489A JPH02186627A JP H02186627 A JPH02186627 A JP H02186627A JP 618489 A JP618489 A JP 618489A JP 618489 A JP618489 A JP 618489A JP H02186627 A JPH02186627 A JP H02186627A
Authority
JP
Japan
Prior art keywords
oxide film
silicon
carbon
silicon oxide
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP618489A
Other languages
English (en)
Inventor
Kiyoyoshi Kajiyana
鍛治梁 喜代儀
Eiji Igawa
英治 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP618489A priority Critical patent/JPH02186627A/ja
Publication of JPH02186627A publication Critical patent/JPH02186627A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、選択気相成長により金属電極を形成する半導
体装置の製造方法に関するものである。
(従来の技術) LSIの微細化に伴い電極形成技術に要求される課題は
ますます厳しくなる。サブミクロンのコンタクトホール
ではアスペクト比が大きくなり、従来のスパッタ法では
段差被覆性が不十分で断線不良が起こりやすくなる。近
年、この問題を解決するために、金属の選択気相成長に
よるコンタクトホールの埋め込み技術がさかんに研究さ
れている(堤聡明、小谷秀夫、長尾繁雄、電子通信学会
技報VoL、 88. No96. P41〜46)。
この技術では、シリコン、アルミニュームなど半導体ま
たは金属上のみに金属を成長させ、シリコン酸化膜等の
絶縁膜上には成長が起こらない。従って、高アスペクト
比のコンタクトホールの埋め込み平坦化が可能となる。
選択気相成長が可能な金属としてタングステンやアルミ
ニウムなどがあり、中でもシラン還元によるタングステ
ンの選択気相成長は200’C〜300’Cの低温で0
.5pm/分以上の高速成長が可能でLSIへの応用の
試みがさかんになされている。
(発明が解決しようとする課題) しかしながら、シラン還元タングステンの選択気相成長
では、シリコン表面に形成される自然酸化膜によると考
えられるコンタクト抵抗劣化、密着性低下および高濃度
のイオン注入を施されたp型とn型シリコン上での成長
開始時間のずれを生じる。この問題を解決するためには
、ドライエツチングにより自然酸化膜を除去後大気にさ
らさずその場でタングステンを選択気相成長すれば良い
が、自然酸化膜のドライエツチングによってシリコン酸
化膜表面に損傷が残るため、損傷が核となって絶縁膜上
にもタングステンが成長して選択性が低下し深いコンタ
クトホールの埋め込みは不可能となる。従って、シリコ
ン酸化膜に損傷を残さず清浄なシリコン表面を露出させ
る表面処理を行い、しかも清浄なシリコン表面を露出さ
せた後は大気にさらすことなく金属を選択気相成長する
一連のプロセスを開発しなければならない。
(課題を解決するための手段) 本発明では、シリコン酸化膜にコンタクトホールを開口
または自然酸化膜除去と同時に、シリコン表面に酸化を
防止する層を形成する。次に洗浄工程とシリコン酸化膜
表面とコンタクトホール側壁の損傷回復工程を行う。最
後に、シリコン酸化膜表面およびコンタクトボール側壁
に損傷を与えることなくシリコン表面の酸化防止層を除
去し、大気にさらすことなくその場で金属を選択気相成
性により形成してコンタクトホールを埋め込む。
(作用) 本発明においては、CF4、CHF3等の炭素系のガス
を用いたドライエンチングによってシリコン酸化膜にコ
ンタクトホールを開口または自然酸化膜を除去と同時に
、シリコン表面に高濃度の炭素を含む層を形成する。こ
の高濃度の炭素を含む層は、酸素の付着またはシリコン
表面の酸化を防止し、かつ洗浄工程や高温の熱処理に対
して安定である。第1図(a)の高濃度の炭素を含む層
形成後のオージェによるシリコン表面分析結果では、酸
素の付着または自然酸化膜の形成はまったく観察されな
い。一方第1図(b)は高濃度の炭素を含む層がない場
合であり自然酸化膜が形成されていることがわかる。第
2図は950’Cのアニール前後の炭素の分布をSIM
Sで測定したものである。アニール時間は40分である
アニール前後で炭素の分布には変化はなく、シリコン中
へ拡散してトランジスタ特性等に悪影響を及ぼす恐れは
まったくないことがわかる。
また高濃度の炭素を含む層をドライエツチングによって
除去して清浄なシリコン表面を露出されるにはNFSの
ようにシリコンや炭素と反応してすべて気体となってシ
リコン表面に何も残らないガスを用いるとよい。しかし
NF3だけでは放電を起こしたときのイオン化率が高く
、シリコン表面に損傷が残るだけでなく、エツチング速
度が大きく高々100人程度の高濃度の炭素を含む層を
除去するには制御性がない。そこで、低い電力でも放電
を起こし易くかつイオン化率が低く基板バイアス電圧が
小さい窒素ガスで十分に希釈してエツチング速度下げシ
リコン酸化膜表面に与える損傷もなくす。
(実施例) 第3図(a)〜(c)を用いて本発明の実施例について
説明する。まず、第3図(a)のように、シリコン基板
14にp型またはn型の拡散層13を形成し、気相成長
法よりシリコン酸化膜12を堆積した後に、フォトレジ
スト11をマスクとしてコンタクトホールのパターニン
グを行う。次に、CF4CHF3等の炭素系のガスを用
いて反応性イオンエツチングを行いコンタクトホールを
開口する。このドライエツチングによってシリコン酸化
膜が除去されると同時に、シリコン表面に100人程度
の高濃度炭素を含む層15が形成される(第3図(b)
)。この高濃度の炭素を含む層15は後の工程でシリコ
ンと共に除去するので薄い拡散層の場合には問題となる
がこの問題に対しては以下のように対処できる。まず効
率の良いシリコン酸化膜のエツチング条件である程度エ
ツチングしてシリコン酸化膜とシリコンの界面に近くな
ったときに供給電力を下げたりガス圧力を上げるなどし
て基板バイアス電圧を小さくする条件にしてシリコン酸
化膜のエツチングを行うことによって、高濃度の炭素を
含む層は薄くなる。このようにして、シリコン表面に最
適な深さを持つ高濃度の炭素を含む層を特別な工程を必
要とせずにシリコン酸化膜のエツチングと同時に形成で
きる。
次に、レジストはくり工程と洗浄工程を行う。
硝酸ボイル等は酸化と同じ効果があり、高濃度の炭素を
含む層の表面に若干のシリコン酸化膜を形成する。しか
しこのシリコン酸化膜は1150〜1/100に希釈し
た弗酸によって除去すれば良い。その後は高濃度の炭素
を含む層15が酸化防止膜として作用するので自然酸化
膜は形成されない。また洗浄工程によって、シリコン酸
化膜表面およびコンタクトホール側壁が清浄化されるだ
けでなく損傷も回復する。
最後に、高濃度の炭素を含む層を、窒素で希釈したNF
3による反応性イオンエツチングによって除去する。N
F3の流量は窒素の1110程度、圧力は100mto
rr程度で、枚葉式のエツチング装置なら50W程度の
RF電力を供給すれば良い。放電時のイオン化率が小さ
い窒素ガスで希釈することによって、放電が起こり易い
にもかかわらず基板バイアス電圧が小さくなり、ウェハ
ーに衝突するイオンの速度を小さくできる。従って、エ
ツチングされないシリコン酸化膜に対してはほとんど損
傷を与えない。一方、NF3は反応性が高く、シリコン
や炭素と反応してSiF4やCF4となり高濃度の炭素
を含む層を効率良くエツチングする。しかも炭素系の反
応性イオンエツチングの場合と異なり、シリコン表面に
何も残らないので清浄なシリコン表面を露出できる。ま
た、NF3のみのエツチングではエツチング速度が大き
くて高々100人程度の炭素濃度の高いシリコン表面だ
けをエツチングすることには適さないが、窒素によって
希釈されているためエツチング速度も大幅に低下して数
百入1分程度で十分な制御性を得ることができる。
窒素希釈のNF3によるシリコン表面の炭素濃度が高い
層を除去すると清浄なシリコン表面が露出するので、大
気にさらすと短時間で自然酸化膜が形成される。従って
、金属の選択気相成長は、炭素濃度が高い層15を除去
したチャンバーまたはそのチャンバーから大気にさらす
ことなく搬送できるチャンバー内ですぐに行えば良い。
第3図(e)に選択気相成長によりコンタクトホールを
タングステンで16埋め込んだ断面図を示す。
本実施例では、タングステンの選択気相成長に関して述
べたが、アルミニウムの選択気相成長等地の材料に対し
ても有効である。また、選択成長のみでなく全面気相成
長に対しても応用できる。
また絶縁膜もシリコン酸化膜に限らず、PSG。
BPSGその他の絶縁膜でも構わない。さらにシリコン
基板に形したn+またはp+シリコンとコンタクトを取
るだけでなく、ポリシリコンやSOIにも適用しても良
い。
(発明の効果) 従来はI X 5mm”長方形のパターンでタングステ
ンの膜厚が0.2pmではがれていたのが、本発明によ
って密着性が向上し3pmの膜厚でもはがれなくなった
。さらに、n型シリコン上とp型シリコン上でWF6と
シランを流し始めてから実際に成長が始まるまでの時間
を共にゼロにでき、同一時間ガスを流した時の膜厚差を
なくすことができた。
また、電気特性に関して、5000個のコンタクトチェ
ーンの抵抗値も21xmΦのコンタクトホールで4イン
チウェハー内で2%以下のばらつきに抑えることができ
た。
【図面の簡単な説明】
第1図は高濃度の炭素を含む層を形成した場合としない
場合のシリコン表面のオージェによる表面分析結果の図
である。 第2図は、高濃度の炭素を含む層の950°C140分
のアニール前後でのSIM8による炭素分布の測定結果
であり、アニール前後で分布に変化がなく安定であるこ
とが判る。 第3図(a)〜(C)は本発明の実施例であるコンタク
トホール形成工程の断面図である。 11・・・フォトレジスト、12・・・シリコン酸化膜
、13・・・n型(p型)拡散層、14・・・シリコン
基板、15・・・高濃度の炭素を含む層、 16・・・タングステン

Claims (2)

    【特許請求の範囲】
  1. (1)半導体装置の電極形成において、炭素系のガスを
    用いたドライエッチングによりシリコン酸化膜にコンタ
    クトホール開口または自然酸化膜除去を行うと同時に、
    シリコン表面に高濃度の炭素を含む層を形成し、シリコ
    ン酸化膜表面およびコンタクトホール側壁の洗浄および
    損傷回復工程を行ない、次いで高濃度の炭素を含む層を
    シリコン酸化膜に損傷を与えることなく除去し清浄なシ
    リコン表面を露出させ、大気にさらすことなく金属を気
    相成長法によって形成しコンタクトホールを埋め込むこ
    とを特徴とする半導体装置の製造方法。
  2. (2)第(1)項記載の電極形成において、選択気相成
    長による金属形成直前のドライエッチングを三フッ化窒
    素を窒素で希釈して行うことを特徴とするドライエッチ
    ング方法。
JP618489A 1989-01-12 1989-01-12 半導体装置の製造方法 Pending JPH02186627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP618489A JPH02186627A (ja) 1989-01-12 1989-01-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP618489A JPH02186627A (ja) 1989-01-12 1989-01-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02186627A true JPH02186627A (ja) 1990-07-20

Family

ID=11631466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP618489A Pending JPH02186627A (ja) 1989-01-12 1989-01-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02186627A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151634A (ja) * 1989-11-09 1991-06-27 Anelva Corp 選択タングステン成長方法および装置
KR20010066378A (ko) * 1999-12-31 2001-07-11 박종섭 반도체장치의 선택적 에피택셜 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151634A (ja) * 1989-11-09 1991-06-27 Anelva Corp 選択タングステン成長方法および装置
KR20010066378A (ko) * 1999-12-31 2001-07-11 박종섭 반도체장치의 선택적 에피택셜 형성방법

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
KR100343880B1 (ko) 집적공정시스템에서티타늄과질소함유가스의반응에의해반도체웨이퍼상에질화티타늄을형성시키는방법
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
US6140024A (en) Remote plasma nitridation for contact etch stop
JPH06140372A (ja) 半導体装置の製造方法
JPH07335674A (ja) Iii−v族半導体ゲート構造およびその製造方法
US6261973B1 (en) Remote plasma nitridation to allow selectively etching of oxide
JPH0629311A (ja) 半導体装置の製法
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
JP3094470B2 (ja) ドライエッチング方法
US5821170A (en) Method for etching an insulating material
EP0127814B1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
US6489238B1 (en) Method to reduce photoresist contamination from silicon carbide films
JPH02186627A (ja) 半導体装置の製造方法
US5877073A (en) Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide
JPS628512B2 (ja)
JP2879841B2 (ja) プレーナ型ダイオードの製造方法
JP4559565B2 (ja) 金属配線の形成方法
JP2004152920A (ja) 半導体装置の製造方法及び半導体製造工程の管理方法
JPH0360126A (ja) 半導体装置の製造方法
JPH05182925A (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR100348313B1 (ko) 반도체 소자 제조방법
JPH0313745B2 (ja)
JP3419956B2 (ja) 半導体装置の製造方法
Chang et al. Influences of damage and contamination from reactive ion etching on selective tungsten deposition in a low‐pressure chemical‐vapor‐deposition reactor