CN103531530A - 互连中铜表面处理的方法 - Google Patents
互连中铜表面处理的方法 Download PDFInfo
- Publication number
- CN103531530A CN103531530A CN201210232058.XA CN201210232058A CN103531530A CN 103531530 A CN103531530 A CN 103531530A CN 201210232058 A CN201210232058 A CN 201210232058A CN 103531530 A CN103531530 A CN 103531530A
- Authority
- CN
- China
- Prior art keywords
- germanium
- copper
- sealant
- hexahydro
- ammonia
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种互连中铜表面处理的方法,利用六氢化锗和/或四氢化锗去除氧化铜,并通过六氢化锗和/或四氢化锗等离子体形成第一密封层(锗化铜),然后再利用氨气等离子体将第一密封层氮化成密封性更好的第二密封层(氮锗化铜),由于避免铜表面处理时形成激活能较低的铜氮的化合物,从而有效的抑制了现有技术中单纯利用氨气等离子体处理铜表面形成密封层时形成的丘状凸起,进而避免了由丘状凸起导致的集成电路可靠性降低的问题。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种互连中铜表面处理的方法。
背景技术
随着半导体制造工艺的发展,半导体芯片的面积越来越小,同时,在一个半导体芯片上的半导体器件的数量也越来越多。在半导体电路中,半导体器件之间的信号传输需要高密度的金属互连线,然而这些金属互连线带来的大电阻和寄生电容已经成为限制半导体电路速度的主要因素。
在传统的半导体工艺中,金属铝一般被用作半导体期间之间的金属互连线,随着半导体工艺的发展,金属铝互连线已经逐渐被金属铜互连线所代替,这是因为金属铜与金属铝相比具有较小的电阻值,以及更高的抗电迁移能力,采用金属铜互连线可提高半导体器件之间信号的传输速度;在另一方面,低介电常数绝缘材料(low k)被用作金属层间的介质层,减少了金属层之间的寄生电容。
典型的互连结构如图1所示,半导体基底10上形成有布线层11,布线层11的材料可以为铝、铜、金属合金或多晶硅等导电材料;在布线层11上形成有绝缘介质层12,刻蚀绝缘介质层12刻蚀形成通孔13(via)和位于通孔13上的沟槽14(trench),然后用铜(Cu)填充沟槽13和通孔14,利用化学机械研磨去除多余的铜,以露出绝缘介质层12,进而在沟槽13和通孔14中形成铜互连线15。
在形成互连结构后,需要在互连结构表面沉积形成刻蚀阻挡层17,以为后续形成的多层互连结构提供刻蚀基准。由于铜表面极易氧化,在铜互连线暴露的表面会形成一层氧化铜,增大互连电阻,因此在形成刻蚀阻挡层17之前,还需要对铜互连线的表面进行表面处理的步骤,以去除铜互连线15表面的氧化铜,并进一步防止铜离子的迁移。在现有的铜表面处理中,一般是在反应腔内,通入氨气/氮气的混合气体利用激发形成的氨气等离子体处理铜的表面,以氨气的还原性去除铜互连线15表面的氧化铜,并在铜互连线15暴露的表面形成的CuNx作为密封层(sealing layer)16,但是,由于在该表面处理过程中产生的压应力的作用,且由于CuNx作为密封层16的激活能较低其承受压应力的能力也比较低,是以促使铜互连线15暴露的表面会形成丘状凸起(hillock),而该丘状凸起则进一步影响集成电路的可靠性,导致器件及集成电路的故障,如引起互连器件的短路等问题(Hillock formation on copper at room temperature bycleaning in ammonia vapor,P.J.Herley,A.L.Greer,W.Jones,APPLIED PHYSICSLETTERS,VOLUME79NUMBER17,2001)。
发明内容
有鉴于此,本发明提供了一种互连中铜表面处理的方法,以解决由于形成密封层时铜互连线表面产生丘状凸起导致的集成电路可靠性降低的问题。
本发明采用的技术手段如下:一种互连中铜表面的处理方法,包括:
形成具有铜互连线的互连结构;
通入六氢化锗和/或四氢化锗气体,并激发形成六氢化锗和/或四氢化锗等离子体以在所述铜互连线表面形成第一密封层;
利用氨气进行等离子体处理,以将至少一部分所述第一密封层氮化形成第二密封层;
在所述互连结构表面形成刻蚀阻挡层。
进一步,所述利用六氢化锗和/或四氢化锗的等离子体去除所述铜互连线表面的氧化铜,并在所述铜互连线表面形成第一密封层的步骤包括:通入六氢化锗和/或四氢化锗气体,六氢化锗和/或四氢化锗气体的流量为500至1500sccm,并在3至8Torr的压力及300至400℃的温度下,通过400至800W的射频功率激发形成六氢化锗和/或四氢化锗的等离子体。
进一步,所述第一密封层的材料为锗化铜。
进一步,所述利用氨气进行等离子体处理的步骤包括:通入氨气及氮气的混合气体,所述氮气作为载气,所述混合气体中氨气的体积比为2%至50%,氨气的流量为1500至2000sccm,氮气的流量为500至900sccm,并在2至10Torr的压力及300至500℃的温度下,通过100至500W的射频功率激发形成氨气等离子体。
进一步,所述第二密封层的材料为氮锗化铜。
采用本发明所提供的铜表面处理方法,利用六氢化锗和/或四氢化锗去除氧化铜,并通过六氢化锗和/或四氢化锗等离子体形成第一密封层(锗化铜),然后再利用氨气等离子体将第一密封层氮化成更致密的第二密封层(氮锗化铜),由于避免铜表面处理时形成激活能较低的铜氮的化合物从而抑制了现有技术中单纯利用氨气等离子体处理铜表面形成密封层时形成的丘状凸起,进而避免了由丘状凸起导致的集成电路可靠性降低的问题。
附图说明
图1为现有技术中互连结构的典型结构示意图;
图2为本发明一种铜表面处理方法的流程示意图;
图3a~图3e为本发明一种铜表面处理方法典型实施例的工艺流程结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
如图2所示,本发明提供了一种互连中铜表面处理方法,包括:
形成具有铜互连线的互连结构;
通入六氢化锗和/或四氢化锗气体,并激发形成六氢化锗和/或四氢化锗等离子体以在所述铜互连线表面形成第一密封层;
利用氨气进行等离子体处理,以将至少一部分第一密封层氮化形成第二密封层;
在互连结构表面形成刻蚀阻挡层。
作为本发明的一种典型的实施例,以下结合附图3a~3e进行详细阐述。
如图3a所示,形成具有铜互连线的互连结构,本实施例中展示了一种大马士革双镶嵌互连结构,包括半导体基底20、形成于半导体基底20上的布线层21,布线层21的材料可以为铝、铜、金属合金或多晶硅等导电材料;在布线层21上形成有绝缘介质层22,刻蚀绝缘介质层22刻蚀形成通孔23和位于通孔23上的沟槽24,然后将铜沉积填充于沟槽23和通孔24内,并利用化学机械研磨去除多余的铜,以露出绝缘介质层22,进而在沟槽23和通孔24中形成铜互连线25;由于铜互连线25受到氧化,在其暴露的表面形成有氧化铜26。
由于本领域技术人员可以通过多种现有工艺及方法实现上述互连结构的工艺,因此对如何形成具有铜互连线的互连结构,本实施例在此不做限定。
参照图3b和图3c,通入六氢化锗和/或四氢化锗气体,并激发形成六氢化锗和/或四氢化锗等离子体以在铜互连线25表面形成第一密封层26,具体的,通入六氢化锗和/或四氢化锗气体的流量为500至1500sccm,并在3至8Torr的压力及300至400℃的温度下,通过400至800W的射频功率激发形成六氢化锗和/或四氢化锗的等离子体,由于六氢化锗和/或四氢化锗气体的不稳定性,在该工艺条件下会分解产生还原性的氢气,氢气在该条件下可将氧化铜26还原成铜,如图3b所示;参照图3c,激发形成的六氢化锗和/或四氢化锗的等离子体与铜互连线25表面的铜反应生成锗化铜,以锗化铜作为第一密封层26;
如图3d所示,由于锗化铜第一密封层26的密封性不高,铜互连线25仍会与环境中的水汽接触形成氧化铜,所以进一步利用氨气进行等离子体处理,以将至少一部分第一密封层氮化形成第二密封层26’,具体的步骤包括,通入氨气及氮气的混合气体,以氮气作为载气,混合气体中氨气的体积比为2%至50%,氨气的流量为1500至2000sccm,氮气的流量为500至900sccm,并在2至10Torr的压力及300至500℃的温度下,通过100至500W的射频功率激发形成氨气等离子体,并将锗化铜的第一密封层氮化,以密封性更好地氮化锗铜作为第二密封层26’;
参照图3e,最后在互连结构的表面上形成刻蚀阻挡层27,刻蚀阻挡层27覆盖第二密封层26’以及绝缘介质层22的表面,刻蚀阻挡层27的材料可以为碳氮化硅,本领域技术人员可以根据现有技术选择具体工艺实现该步骤,是以在此不做进一步限定。
采用本发明所提供的铜表面处理方法,利用六氢化锗和/或四氢化锗去除氧化铜,并通过六氢化锗和/或四氢化锗等离子体形成第一密封层(锗化铜),然后再利用氨气等离子体将第一密封层氮化成更致密的第二密封层(氮锗化铜),由于避免铜表面处理时形成激活能较低的铜氮的化合物从而抑制了现有技术中单纯利用氨气等离子体处理铜表面形成密封层时形成的丘状凸起,进而避免了由丘状凸起导致的集成电路可靠性降低的问题。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (5)
1.一种互连中铜表面的处理方法,包括:
形成具有铜互连线的互连结构;
通入六氢化锗和/或四氢化锗气体,并激发形成六氢化锗和/或四氢化锗等离子体以在所述铜互连线表面形成第一密封层;
利用氨气进行等离子体处理,以将至少一部分所述第一密封层氮化形成第二密封层;
在所述互连结构表面形成刻蚀阻挡层。
2.根据权利要求1所述的方法,其特征在于,通入六氢化锗和/或四氢化锗气体,并激发形成六氢化锗和/或四氢化锗等离子体以在所述铜互连线表面形成第一密封层的步骤包括:通入六氢化锗和/或四氢化锗气体,六氢化锗和/或四氢化锗气体的流量为500至1500sccm,并在3至8Torr的压力及300至400℃的温度下,通过400至800W的射频功率激发形成六氢化锗和/或四氢化锗的等离子体。
3.根据权利要求2所述的方法,其特征在于,所述第一密封层的材料为锗化铜。
4.根据权利要求1所述的方法,其特征在于,所述利用氨气进行等离子体处理的步骤包括:通入氨气及氮气的混合气体,所述氮气作为载气,所述混合气体中氨气的体积比为2%至50%,氨气的流量为1500至2000sccm,氮气的流量为500至900sccm,并在2至10Torr的压力及300至500℃的温度下,通过100至500W的射频功率激发形成氨气等离子体。
5.根据权利要求4所述的方法,其特征在于,所述第二密封层的材料为氮锗化铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210232058.XA CN103531530A (zh) | 2012-07-05 | 2012-07-05 | 互连中铜表面处理的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210232058.XA CN103531530A (zh) | 2012-07-05 | 2012-07-05 | 互连中铜表面处理的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103531530A true CN103531530A (zh) | 2014-01-22 |
Family
ID=49933429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210232058.XA Pending CN103531530A (zh) | 2012-07-05 | 2012-07-05 | 互连中铜表面处理的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103531530A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046108A (en) * | 1999-06-25 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby |
CN1269606A (zh) * | 1999-01-14 | 2000-10-11 | 国际商业机器公司 | 改善与铜粘附力的方法 |
CN101515563A (zh) * | 2007-11-27 | 2009-08-26 | 台湾积体电路制造股份有限公司 | 覆盖层的制造方法及半导体装置 |
TW201025504A (en) * | 2008-12-18 | 2010-07-01 | Tel Epion Inc | Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices |
-
2012
- 2012-07-05 CN CN201210232058.XA patent/CN103531530A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1269606A (zh) * | 1999-01-14 | 2000-10-11 | 国际商业机器公司 | 改善与铜粘附力的方法 |
US6046108A (en) * | 1999-06-25 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby |
CN101515563A (zh) * | 2007-11-27 | 2009-08-26 | 台湾积体电路制造股份有限公司 | 覆盖层的制造方法及半导体装置 |
TW201025504A (en) * | 2008-12-18 | 2010-07-01 | Tel Epion Inc | Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6972253B2 (en) | Method for forming dielectric barrier layer in damascene structure | |
TWI611545B (zh) | 互連線結構與其製造方法 | |
TW201511101A (zh) | 半導體裝置及其製造方法 | |
CN102446830A (zh) | 形成低成本的tsv | |
CN105762109B (zh) | 半导体结构的形成方法 | |
CN106486418A (zh) | 半导体装置及其制造方法 | |
CN100452386C (zh) | 半导体装置及其制造方法 | |
CN102194739A (zh) | 内连线结构的形成方法 | |
US11942362B2 (en) | Surface modification layer for conductive feature formation | |
CN105609431A (zh) | 半导体结构及其形成方法 | |
CN103474416A (zh) | 互连结构及其形成方法 | |
CN102044473B (zh) | 半导体器件的形成方法 | |
CN104217993A (zh) | 铜互连工艺 | |
CN101330040B (zh) | 半导体器件互连层顶层布线层及其形成方法 | |
CN102082115B (zh) | 铝互连线结构和形成铝互连线结构的方法 | |
CN103258784B (zh) | 形成半导体器件的方法 | |
TWI707401B (zh) | 基本原則區域中完全對準介層窗 | |
CN106876324A (zh) | 互连结构的形成方法 | |
CN103531530A (zh) | 互连中铜表面处理的方法 | |
CN101996929B (zh) | 双镶嵌结构的形成方法及半导体结构 | |
CN102751233B (zh) | 互连结构形成方法 | |
CN106298637B (zh) | 半导体结构的形成方法 | |
CN104851835A (zh) | 金属互连结构及其形成方法 | |
US11127683B2 (en) | Semiconductor structure with substantially straight contact profile | |
CN108573911A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140122 |