CN105609431A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN105609431A
CN105609431A CN201410588176.3A CN201410588176A CN105609431A CN 105609431 A CN105609431 A CN 105609431A CN 201410588176 A CN201410588176 A CN 201410588176A CN 105609431 A CN105609431 A CN 105609431A
Authority
CN
China
Prior art keywords
hole
dielectric layer
conductive layer
conductor wire
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410588176.3A
Other languages
English (en)
Other versions
CN105609431B (zh
Inventor
张海洋
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410588176.3A priority Critical patent/CN105609431B/zh
Priority to US14/848,802 priority patent/US9524933B2/en
Publication of CN105609431A publication Critical patent/CN105609431A/zh
Application granted granted Critical
Publication of CN105609431B publication Critical patent/CN105609431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，其中半导体结构的形成方法包括：提供基底，所述基底表面具有介质层；刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第一通孔；形成填充满所述第一通孔的第一导电层；刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第二通孔；形成填充满所述第二通孔的第二导电层，所述第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同。本发明根据信号传输线和电源传输线对材料抗电迁移能力的需求不同，采用不同的材料作为第一导电层和第二导电层的材料，降低了半导体结构的生产成本，并且保证半导体结构具有良好的电学性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制作领域技术，特别涉及一种半导体结构及其形成方法。
背景技术
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，半导体器件的性能越来越强，集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层互连技术被广泛使用。
传统的互连结构是由铝金属制备而成的，但是随着半导体尺寸的不断缩小，越来越小的互连结构中承载越来越高的电流，且互连结构的响应时间要求越来越短，传统铝互连结构已经不能满足要求；因此，铜金属已经取代铝金属作为互连结构的材料。与铝相比，金属铜的电阻率更低且抗电迁移性更好，铜互连结构可以降低互连结构的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。因此，铜互连技术取代铝互连技术成为发展趋势。
然而，现有技术形成的互连结构的生产成本高，亟需提供一种新的互连结构及其形成方法，在保证互连结构的电学性能的同时，降低互连结构的生产成本。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，采用不同的材料形成电源传输线以及信号传输线，在满足电源传输线和信号传输线对抗电迁移能力需求的同时，降低半导体结构的生产成本。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有介质层；刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第一通孔；形成填充满所述第一通孔的第一导电层；刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第二通孔；形成填充满所述第二通孔的第二导电层，且所述第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同。
可选的，所述第二导电层材料的抗电迁移能力大于第一导电层材料的抗电迁移能力；所述第一导电层为半导体结构的信号传输线；所述第二导电层为半导体结构的电源传输线；所述第一导电层的材料为铝或钨；所述第二导电层的材料为铜。
可选的，所述第一导电层包括：填充满第一通孔的第一导电凸柱、以及位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线；所述第二导电层包括：填充满第二通孔的第二导电凸柱、以及位于第二导电凸柱表面且覆盖于部分介质层表面的第二导电线。
可选的，所述第二导电凸柱和第二导电线的材料为铜时，所述第二导电凸柱和第二导电线通过毛细作用下的回流式气相沉积工艺形成。可选的，所述毛细作用下的回流式气相沉积工艺过程包括：在所述介质层表面沉积铜膜；然后在毛细作用下进行回流工艺，铜原子在毛细作用下进入第一通孔底部，直至第一通孔被填充满；其中，回流工艺的工艺温度为250摄氏度至400摄氏度。
可选的，形成所述第一导电层的工艺步骤包括：在所述介质层内形成暴露出基底表面的第一通孔之后，形成填充满所述第一通孔且覆盖于介质层表面的第一导电膜；图形化所述第一导电膜，形成填充满第一通孔的第一导电凸柱、以及位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线。可选的，在形成所述第一导电层之后、形成第二导电层之前，还包括步骤：形成覆盖于所述介质层表面以及第一导电线侧壁表面的绝缘层。
可选的，形成所述第二导电层的工艺步骤包括：刻蚀所述绝缘层以及介质层，在所述绝缘层内形成第二沟槽，所述第二沟槽与第二通孔相互贯穿，且第二沟槽的宽度尺寸大于第二通孔的宽度尺寸；形成填充满所述第二通孔的第二导电凸柱、以及填充满第二沟槽的第二导电线，所述第一导电线顶部表面、绝缘层顶部表面以及第二导电线顶部表面齐平。
可选的，形成所述第一导电层和第二导电层的工艺步骤包括：在所述介质层内形成暴露出基底表面的第一通孔之后，形成填充满所述第一通孔的第一导电凸柱；在所述介质层内形成暴露出基底表面的第二通孔之后，形成填充满所述第二通孔的第二导电凸柱；形成覆盖于所述第一导电凸柱表面以及部分介质层表面的第一导电线；形成覆盖于所述第二导电凸柱表面以及部分介质层表面的第二导电线。
可选的，形成所述第一导电线的工艺步骤包括：形成覆盖于所述第一导电凸柱表面以及介质层表面的第一初始导电线；图形化所述第一初始导电线，刻蚀去除部分介质层表面的第一初始导电线，形成覆盖于第一导电凸柱表面以及部分介质层表面的第一导电线。可选的，形成所述第二导电线的工艺步骤包括：形成覆盖于介质层表面、第二导电凸柱表面以及第一导电线侧壁表面的绝缘层；刻蚀所述绝缘层至暴露出第二导电凸柱表面，在所述绝缘层内形成第二沟槽；形成填充满所述第二沟槽的第二导电线。
可选的，形成所述第一导电线和第二导电线的工艺步骤包括：形成覆盖于介质层表面、第一导电凸柱表面以及第二导电凸柱表面的绝缘层；刻蚀所述绝缘层至暴露出第一导电凸柱表面，在所述绝缘层内形成第一沟槽；形成填充满所述第一沟槽的第一导电线；刻蚀所述绝缘层至暴露出第二导电凸柱表面，在所述绝缘层内形成第二沟槽；形成填充满所述第二沟槽的第二导电线。
可选的，在形成所述第一导电层和第二导电层之前，还包括步骤：在所述介质层表面形成绝缘层。可选的，形成所述第一通孔和第一导电层的工艺步骤包括：刻蚀所述绝缘层以及介质层，形成第一沟槽和位于第一沟槽底部的第一通孔，所述第一通孔底部暴露出基底表面，所述第一沟槽宽度尺寸大于第一通孔宽度尺寸；形成填充满所述第一通孔的第一导电凸柱、以及填充满第一沟槽的第一导电线。
可选的，形成所述第二通孔和第二导电层的工艺步骤包括：刻蚀所述绝缘层以及介质层，形成第二沟槽和位于第二沟槽底部的第二通孔，所述第二通孔底部暴露出基底表面，且第二沟槽宽度尺寸大于第二通孔宽度尺寸；形成填充满所述第二通孔的第二导电凸柱、以及填充满第二沟槽的第二导电线。
可选的，所述介质层的材料为氧化硅、氮化硅、碳氧化硅、低k介质材料或超低k介质材料。
本发明还提供一种半导体结构，包括：基底；位于所述基底表面的介质层；位于所述介质层内且暴露出基底表面的第一通孔；填充满所述第一通孔的第一导电层；位于所述介质层内且暴露出基底表面的第二通孔；填充满所述第二通孔的第二导电层，且所述第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同。
可选的，所述第二导电层的材料的抗电迁移能力大于第一导电层的材料的抗电迁移能力；所述第一导电层为半导体结构的信号传输线；所述第二导电层为半导体结构的电源传输线；所述第一导电层的材料为铝或钨，所述第二导电层的材料为铜。
可选的，所述第一导电层包括：填充满所述第一通孔的第一导电凸柱、位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线；所述第二导电层包括：填充满所述第二通孔的第二导电凸柱、以及位于第二导电凸柱表面且覆盖于部分介质层表面的第二导电线。可选的，还包括：覆盖于介质层表面、第一导电线侧壁表面以及第二导电线侧壁表面的绝缘层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构的形成方法的技术方案中，在介质层内形成暴露出基底表面的第一通孔后，形成填充满第一通孔的第一导电层；在介质层内形成暴露出基底表面的第二通孔后，形成填充满第二通孔的第二导电层，且第二导电层的材料与第一导电层的材料之间具有抗电迁移能力差(所述第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同)。由于半导体结构中具有信号传输线以及电源传输线，当半导体结构处于工作状态时，电源传输线内的直流偏置电流比信号传输线内的直流偏置电流大的多，为了防止直流偏置电流引起电迁移问题，因此要求电源传输线的材料具有较大的抗电迁移能力，而信号传输线对材料抗电迁移能力的要求低。本发明中若第一导电层作为信号传输线，则相应的第二导电层作为电源传输线，第二导电层的材料要求具有较高的抗电迁移能力，而本发明第一导电层的材料具有相对较低的抗电迁移能力，相应的形成第一导电层的生产成本低于第二导电层的生产成本。因此本发明在形成具有良好电学性能的半导体结构的同时，降低生产成本。
进一步，第一导电层包括：填充满第一通孔的第一导电凸柱、以及位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线，使得第一导电线的顶部表面尺寸大于第一导电凸柱顶部表面尺寸，使得形成的第一导电层能够更好的与待电连接器件相接触。
进一步，第二导电凸柱和第二导电线通过毛细作用下的回流式物理气相沉积工艺形成，在毛细作用下，铜自下而上的填充满第二通孔，使得第二通孔底部填充效果好，避免传统填充铜的工艺在第二通孔底部造成的缺陷问题；并且，由于在毛细作用下铜自下而上的填充满第二通孔，防止第二通孔顶部开口过早发生闭合的问题，使得第二通孔内的填充效果好，防止第二通孔内产生孔洞。因此本发明形成的第二导电凸柱和第二导电线的质量好，显著的减少了第二导电凸柱和第二导电线内的孔洞或缺陷，进一步优化半导体结构的电学性能。
更进一步，回流工艺的工艺温度为250摄氏度至400摄氏度。若回流工艺的工艺温度过低，则形成填充满第一通孔的铜晶粒的晶粒尺寸过小，第一导电凸柱的电阻率过大，且若回流工艺的温度过低，毛细作用较弱，铜原子填充满第一通孔的能力较弱；若回流工艺的工艺温度过高，则形成填充满第一通孔的铜晶粒的晶粒尺寸过度长大，容易造成第一导电凸柱内的晶格缺陷多，会对第一导电凸柱的电阻率和抗电迁移能力造成不良影响。为此本发明中回流工艺的工艺温度为250摄氏度至400摄氏度。
本发明提供的半导体结构的技术方案中，包括：基底；位于所述基底表面的介质层；位于所述介质层内且暴露出基底表面的第一通孔；填充满所述第一通孔的第一导电层；位于所述介质层内且暴露出基底表面的第二通孔；填充满所述第二通孔的第二导电层，且所述第二导电层的材料与第一导电层的材料之间具有抗电迁移能力差(所述第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同)。本发明根据信号传输线和电源传输线对材料抗电迁移能力需求的不同，采用具有不同抗电迁移能力的材料分别作为第一导电层和第二导电层的材料，在保证半导体结构的电学性能的同时，降低提供的半导体结构的生产成本。
附图说明
图1至图9为本发明一实施例提供的半导体结构形成过程的结构示意图；
图10至图17为本发明另一实施例提供的半导体结构形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的互连结构的生产成本较高，亟需提供一种新的互连结构及其形成方法，在保证互连结构的电学性能的同时，降低互连结构的生产成本。
通常的，互连结构具有信号传输线(SourceLine)以及电源传输线(PowerLine)，由于铜材料的电阻率小于钨或铝的电阻率，且铜材料的抗电迁移能力大于钨或铝的抗电迁移能力，为此，通常互连结构的信号传输线和电源传输线的材料为铜，而铜的成本远大于钨或铝的成本。
经研究发现，直流偏置电流是引起电迁移问题(Electromigration)产生的主要原因，直流偏置电流越大，相应的电场强度越强，引起的电迁移问题越严重。而当互连结构处于工作状态时，流经电源传输线的直流电流为单向电流(unidirectionalcurrent)，而流经信号传输线的直流电流为双向电流(bidirectionalcurrent)，因此流经电源传输线的直流偏置电流远大与流经信号传输线的直流偏置电流；相较于信号传输线而言，电源传输线内更易发生电迁移问题，为此，电源传输线的材料要求具有较高的抗电迁移能力，以抑制较大直流偏置电流产生的电迁移问题，因此通常电源传输线的材料为铜。然而，信号传输线内的直流电流为双向电流，使得信号传输线内的直流偏置电流为零或很小，因此信号传输线内几乎不会发生电迁移问题，即信号传输线对电迁移问题免疫(immune)。
由上述分析可知，铝材料或钨材料即能满足信号传输线对材料的要求；而铝或钨的生产成本远低于铜的生产成本，将铝或钨作为信号传输线的材料，铜作为电源传输线的材料，即能在保证互连结构具有良好电学性能的同时，降低互连结构的生产成本。
为此，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有介质层；刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第一通孔；形成填充满所述第一通孔的第一导电层；刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第二通孔；形成填充满所述第二通孔的第二导电层，且所述第二导电层的材料与第一导电层的材料之间具有抗电迁移能力差。本发明在保证半导体结构具有良好电学性能的同时，降低半导体结构的生产成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9为本发明一实施例提供的半导体结构形成过程的剖面结构示意图。
请参考图1，提供基底100，在所述基底100表面形成介质层102。
所述基底100的材料为单晶硅、多晶硅、非晶硅或绝缘体上的硅其中的一种，所述基底100的材料也可以为锗、锗化硅、碳化硅或砷化镓。所述基底100表面还可以形成有若干界面层或应变层以提高半导体结构的电学性能；所述基底100内还可以形成有半导体器件，例如，NMOS晶体管、PMOS晶体管、CMOS晶体管、电阻器、电容器或电感器。
本实施例中，所述基底100内还具有第一底层金属层以及第二底层金属层，所述第一底层金属层用于与后续形成的第一导电层电连接，所述第二底层金属层用于与后续形成的第二导电层电连接；所所述第一底层金属层和第二底层金属层之间电绝缘，所述第一底层金属层的材料为Cu、Al或W，所述第二底层金属层的材料为Cu、Al或W。
所述介质层102用于后续电隔离第一导电层和第二导电层，防止相邻第一导电层之间、相邻第二导电层之间、第一导电层与第二导电层之间发生电连接。所述介质层102的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料或超低k介质材料。本实施例以后续形成的第一导电层作为信号传输线(signalline)、第二导电层作为电源传输线(powerline)为例做示范性说明。其中，低k介质材料指的是：相对介电常数小于氧化硅的相对介电常数、且大于等于2.5的材料，超低k介质材料指的是：相对介电常数小于2.5的材料。所述低k介质材料或超低k材料包括：SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)或掺碳的氧化硅(BlackDiamond，俗称金刚石或黑钻石)。
本实施例中，为了降低半导体结构的延迟效应，采用低k材料或超低k材料作为介质层102的材料。
为了避免后续刻蚀介质层102的工艺对基底100表面造成刻蚀损伤，本实施例在形成介质层102之前，在基底100表面形成刻蚀停止层101，后续刻蚀介质层102的刻蚀工艺对介质层102和刻蚀停止层101具有较大的刻蚀选择比，防止刻蚀工艺对基底100表面造成刻蚀损伤。所述刻蚀停止层101与介质层102的材料不同，所述刻蚀停止层101的材料为氮化硅、碳化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或组合。
本实施例以先形成第一导电层后形成第二导电层为例做示范性说明。
请参考图2，在所述介质层102表面形成第一掩膜层103，所述第一掩膜层103内具有暴露出部分介质层102表面的第一开口104。
所述第一掩膜层103定义出后续在介质层102内形成第一通孔的位置和尺寸，后续以第一掩膜层103为掩膜，刻蚀去除部分介质层102，在介质层102内形成第一通孔。
所述第一掩膜层103的材料为氧化硅、氮化硅、氮氧化硅、光刻胶材料或金属材料中的一种或组合，其中，金属材料为TiN或TaN；所述第一掩膜层103为单层结构或叠层结构。本实施例以所述第一掩膜层103为单层结构为例，所述第一掩膜层103的材料为氮化硅。氮化硅与介质层102的材料之间具有良好的刻蚀选择性。
请参考图3，以所述第一掩膜层103(请参考图2)为掩膜，沿第一开口104(请参考图2)刻蚀所述介质层102直至暴露出基底100表面，在所述介质层102内形成暴露出基底100表面的第一通孔105。
采用干法刻蚀工艺刻蚀所述介质层102；本实施例中由于介质层102与基底100之间具有刻蚀停止层101，因此在采用干法刻蚀工艺刻蚀介质层102后，还需要对刻蚀停止层101进行刻蚀，直至暴露出基底100表面。
在形成所述第一通孔105后，还包括步骤：去除所述第一掩膜层103。本实施例第一掩膜层103的材料为氮化硅，采用湿法刻蚀工艺刻蚀去除所述第一掩膜层103，湿法刻蚀工艺的刻蚀液体为磷酸溶液，其中，磷酸和去离子水的质量百分比为65％至85％，磷酸溶液温度为80摄氏度至200摄氏度。
请参考图4，形成填充满所述第一通孔105(请参考图3)且覆盖于介质层102表面的第一导电膜106。
所述第一导电膜106为后续形成第一导电层提供工艺基础，后续图形化所述第一导电膜106后形成第一导电层；且所述第一导电层作为互连结构的信号传输线，当互连结构处于工作状态时，信号传输线内的直流偏置电流较低，所述较低的直流偏置电流将很难对信号传输线的电迁移造成不良影响，因此后续形成的第一导电层材料不需要很高的抗电迁移能力，铝材料或钨材料即能满足信号传输线对材料的需求。
为此，本实施例中所述第一导电膜106的材料为铝或钨，与铜相比，铝或钨的成本更低廉，因此能够有效的降低互连结构的生产成本，并且对互连结构的电学性能未造成不良影响。采用金属有机化学气相沉积法(MOCVD，Metal-organicChemicalVaporDeposition)、溅射镀膜法或原子层沉积法形成所述第一导电膜106。作为一个具体实施例，所述第一导电膜106的材料为铝，采用溅射镀膜法形成所述第一导电膜106；所述溅射镀膜法的工艺参数为：提供铝靶材，溅射气氛气体为Ar，Ar流量为20sccm至200sccm，溅射功率为100瓦至3500瓦。
本实施例中第一导电膜106顶部表面至介质层102顶部表面的距离大于后续形成的第一导电线的厚度。在形成所述第一导电膜106之后，还包括步骤：对所述第一导电膜106进行化学机械抛光工艺(CMP，ChemicalMechanicalPolishing)，平坦化所述第一导电膜106。
请参考图5，图形化所述第一导电膜106(请参考图4)，形成填充满第一通孔105(请参考图3)的第一导电层。
所述第一导电层为半导体结构的信号传输线，由于当半导体结构处于工作状态时，流经信号传输线的直流偏置电流很小，所述直流偏置电流将很难对第一导电层内电迁移造成不良影响，因此所述第一导电层材料无需具有较高的抗电迁移能力，铝材料或钨材料即能满足第一导电层对材料的需求。
本实施例第一导电层的材料为铝或钨；与采用铜材料作为第一导电层的材料相比较，铝材料或钨材料的成本更低廉，因此本实施例形成半导体结构的生产成本得到降低。
本实施例中，所述第一导电层包括：填充满第一通孔105的第一导电凸柱116、以及位于第一导电凸柱116表面且覆盖于部分介质层102表面的第一导电线126；因此图形化所述第一导电膜106，形成填充满第一通孔105的第一导电凸柱116、以及位于第一导电凸柱116表面且覆盖于部分介质层102表面的第一导电线126。其中，第一导电凸柱116用于电连接第一导电层以及位于基底100内的器件，第一导电线126用于电连接第一导电凸柱116以及后续形成的金属层。第一导电凸柱116的材料为铝或钨，第一导电线126的材料为铝或钨。
作为一个具体实施例，图形化所述第一导电膜106的工艺步骤包括：在所述第一导电膜106表面形成图形化的掩膜层，所述图形化的掩膜层覆盖在待形成第一导电线126对应的第一导电膜106表面；以所述图形化的掩膜层为掩膜，刻蚀所述第一导电膜106至暴露出介质层102表面，形成位于第一导电凸柱116表面且覆盖于部分介质层102表面的第一导电线126；去除所述图形化的掩膜层。
所述图形化的掩膜层的材料与介质层102的材料不同，使图形化的掩膜层的材料与介质层102的材料之间具有刻蚀选择性，从而避免去除图形化的掩膜层的工艺对介质层102造成刻蚀损伤。在一个实施例中，介质层102的材料为氧化硅时，图形化的掩膜层的材料为氮化硅。
采用干法刻蚀工艺，刻蚀所述第一导电膜106。
请参考图6，形成覆盖于所述介质层102表面以及第一导电线126侧壁表面的绝缘层107。
所述绝缘层107用于电隔离相邻第一导电线126、以及电隔离第一导电线126与后续形成的第二导电线，所述绝缘层107还为后续形成第二导电层提供工艺基础。具体的，后续刻蚀绝缘层107以及介质层102，在绝缘层107内形成第二沟槽，在介质层102内形成第二通孔，所述第二通孔与第二沟槽相互贯穿，且第二沟槽的宽度尺寸大于第二通孔的宽度尺寸，形成填充满第二通孔的第二导电凸柱，形成填充满第二沟槽的第二导电线。
所述绝缘层107的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料或超低k介质材料。本实施例中所述绝缘层107的材料为掺碳的氧化硅，采用旋转涂覆(spin-on-coating)工艺形成所述绝缘层107。
后续形成第二导电膜之后，会对第二导电膜进行CMP工艺，以形成第二导电层；为避免后续对第二导电膜进行CMP的工艺对第一导电线126造成损伤，本实施例中所述绝缘层107覆盖于第一导电线126顶部表面。在本发明气体实施例中，形成的绝缘层顶部表面也可以与第一导电线顶部齐平，后续对第二导电膜进行CMP工艺时，当第一导电线顶部表面被暴露出来时即停止所述CMP工艺。
请参考图7，刻蚀所述绝缘层107以及介质层102至暴露出基底100表面，在所述绝缘层107内形成第二沟槽(未标示)，在所述介质层102内形成与第二沟槽相互贯穿且暴露出基底100表面的第二通孔108，且第二沟槽的宽度尺寸大于第二通孔108的宽度尺寸。
所述第二沟槽和第二通孔108相互贯穿，所述第二通孔108和第二沟槽为后续形成第二导电层提供工艺基础，后续在第二通孔108内形成第二导电凸柱，在第二沟槽内形成第二导电线。本实施例以第二沟槽底部与第一导电凸柱116顶部表面齐平为例做示范性说明，即后续形成的第二导电凸柱顶部表面与第一导电凸柱116顶部表面齐平，后续形成的第二导电线底部表面与第一导电线126底部表面齐平。
作为一个具体实施例，形成所述第二通孔108和第二沟槽的工艺步骤包括：在所述绝缘层107表面形成图形化的第一光刻胶层，所述图形化的第一光刻胶层定义出待形成的第二沟槽的位置和尺寸；以所述图形化的第一光刻胶层为掩膜，刻蚀所述绝缘层107至暴露出介质层102顶部，在所述绝缘层107内形成第二沟槽；去除所述图形化的第一光刻胶层；形成覆盖于绝缘层107表面、以及部分第二沟槽底部表面的图形化的第二光刻胶层；以所述第二光刻胶层为掩膜，刻蚀所述介质层102以及刻蚀停止层101至暴露出基底100表面，在所述介质层102内形成与第二沟槽相互贯穿的第二通孔108，且所述第二通孔108暴露出基底100表面；去除所述图形化的第二光刻胶层。
在其他实施例中，第二沟槽底部表面可以低于第一导电凸柱顶部表面，即第二沟槽贯穿绝缘层以及部分介质层，第二通孔贯穿剩余部分介质层，后续形成的第二导电凸柱顶部低于第一导电凸柱顶部；第二沟道底部表面还可以高于第二导电凸柱顶部表面，即第二沟槽贯穿部分绝缘层，第二通孔贯穿介质层以及剩余部分绝缘层，后续形成的第二导电凸柱顶部高于第一导电凸柱顶部。
请参考图8，形成填充满所述第二通孔108(请参考图7)以及填充满第二沟槽的第二导电膜109，所述第二导电膜109还覆盖于绝缘层107表面。
所述第二导电膜109为后续形成第二导电层提供工艺基础，具体的，后续在对第二导电膜109进行CMP工艺至暴露出第一导电线126表面后，位于第二通孔108的第二导电膜109作为第二导电层的第二导电凸柱，位于第二沟槽的第二导电膜109作为第二导电层的第二导电线。
由于后续形成的第二导电层为半导体结构的电源传输线，当半导体结构处于工作状态时，流经电源传输线的直流偏置电流较大，所述较大的直流偏置电流容易引起电源传输线内的电迁移问题显著，为此要求第二导电层的材料具有较高的抗电迁移能力，由于铜材料与铝材料、钨材料相比，其抗电迁移能力明显更强，因此本实施例中第二导电膜109的材料为铜，使得后续形成的第二导电层的材料为铜。
采用毛细作用下的回流式气相沉积工艺(AmberPVD)形成所述第二导电膜109，在毛细作用(CapillaryAction)下，所述沉积的铜被吸入至第二通孔108底部，使得第二通孔108内的铜自下而上(bottom-up)且无缺陷(defectfree)的填充，避免在第二通孔108底部形成孔洞(void)或缺陷(defect)；同时由于第二通孔108和第二沟槽内的铜是自下而上填充的，避免了第二沟槽开口过早发生闭合的问题，从而避免在第二导电膜109内形成孔洞；并且，第二通孔108的宽度尺寸越小时，毛细作用越明显，第二通孔108内填充的铜的质量越好，满足半导体技术小型化微型化的发展趋势。而采用现有技术中的物理气相沉积工艺形成第二导电膜时，第二沟槽的开口容易过早发生闭合，导致第二通孔和第二沟槽内未被填充满而具有孔洞，并且采用现有技术物理气相沉积工艺形成第二导电膜时，容易在第二通孔底部形成缺陷或孔洞。
作为一个具体实施例，所述毛细作用下的回流式气相沉积工艺过程包括：在所述介质层表面沉积铜膜；然后在毛细作用下进行回流工艺，铜原子在毛细作用下进入第一通孔底部，直至第一通孔被填充满。
在毛细作用下的回流式气相沉积工艺过程中，回流工艺的工艺温度越高，则已形成的铜膜表面流动性(surfacemobility)越大，越容易促使铜晶粒合并使得形成的第二导电膜109内的铜晶粒较大，减少了后续形成的第二导电层的晶粒界面，从而减小了晶粒界面散射，有利于降低第二导电层的电阻率；并且，回流工艺的工艺温度越大铜膜中的铜原子扩散越显著，且毛细作用越强，使得自下而上的填充第二通孔108和第二沟槽的速率越快。
若回流工艺的工艺温度过低，则形成的第二导电膜109内的铜晶粒过小，且在毛细作用下的回流式气相沉积工艺过程中的毛细作用过弱，影响形成的第二导电膜109的质量；若回流工艺的工艺温度过高，则形成的第二导电膜109内的铜晶粒过度长大，容易造成铜晶粒之间的结合力减弱，造成形成的第二导电膜109的致密性差，进而导致第二导电膜109的电阻率大且抗电迁移能力差。
为此，本实施例中在回流式气相沉积工艺过程中，回流工艺的工艺温度为250摄氏度至400摄氏度。使得铜晶粒生长速率适中，提高铜晶粒之间的结合力，防止铜原子在铜界面处移动，使得第二导电膜109的电阻率低且抗电迁移能力强。当回流工艺的工艺温度为300摄氏度至350摄氏度时，形成的第一导电凸柱和第一导电线的电学性能佳。
请参考图9，平坦化所述第二导电膜109以及绝缘层107，直至暴露出第一导电线126表面，形成填充满第二通孔108的第二导电凸柱119、以及填充满第二沟槽的第二导电线129。
第二导电层包括：填充满第二通孔108的第二导电凸柱119、以及位于第二导电凸柱119表面且覆盖于部分介质层102表面的第二导电线129。
本实施例中，第二导电层为半导体结构的电源传输线，而第一导电层为半导体结构的信号传输线，为此且第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同。由于半导体结构的电源传输线在工作时受到直流偏压的影响较大，所述直流偏压容易引起电迁移问题，因此第二导电层的材料要求具有较大的抗电迁移能力，第二导电层材料的抗电迁移能力大于第一导电层材料的抗电迁移能力，以防止所述直流偏移造成电迁移问题。
为此，本实施例中第二导电层的材料为铜，即第二导电凸柱119的材料为铜，第二导电线129的材料为铜。所述第二导电凸柱119通过毛细作用下的回流式气相沉积工艺形成，使得第二通孔内的铜自下而上的填充，避免在第二导电凸柱119内产生孔洞或缺陷，提高了形成的第二导电凸柱119的质量；同样的，第二导电线129也是经由毛细作用下的回流式气相沉积工艺形成的，相应的形成的第二导电线129的质量较高。
采用化学机械抛光工艺，平坦化所述第二导电膜109，去除高于第一导电线126顶部表面的第二导电膜109以及绝缘层107；在平坦化之后，所述第一导电线126顶部表面、绝缘层107顶部表面以及第二导电线129顶部表面齐平。同时，本实施例中第二导电凸柱119和第二导电线129通过毛细作用下的回流式气相沉积工艺形成，使得形成的第二导电凸柱119以及第二导电线129的质量高，避免了孔洞和缺陷的形成。
本实施例以先形成第一导电层且第一导电层作为信号传输线、后形成第二导电层且第二导电层作为电源传输线为例作示例，在其他实施例中，也可以先形成第二导电层且第二导电层作为电源传输线、后形成第一导电层且第一导电层作为信号传输线，第二导电层的材料为铜，第一导电层的材料为铝或钨，具体工艺可参考前述说明，在此不再赘述。
图10至图17为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。
请参考图10，提供基底200，所述基底200表面具有介质层202；在所述介质层202内形成暴露出基底100表面的第一通孔205。
本实施例中在基底200和介质层202之间具有刻蚀停止层201，有关基底200、刻蚀停止层201、介质层202以及第一通孔205的描述可参考前述实施例相应的说明，在此不再赘述。
请参考图11，形成填充满所述第一通孔205(请参考图10)的第一初始导电凸柱206，所述第一初始导电凸柱206还覆盖于介质层202表面。
所述第一初始导电凸柱206为后续形成第一导电凸柱提供工艺基础，后续在去除介质层202表面的第一初始导电凸柱206后，保留第一通孔205内的第一初始导电凸柱206作为第一导电凸柱。所述第一导电凸柱为后续形成的第一导电层的一部分。本实施例中第一导电层为半导体结构的信号传输线，如前述实施例所示，第一导电层对材料的抗电迁移能力的要求较低，钨材料或铝材料即能满足第一导电层对材料的需求。为此本实施例中第一初始导电凸柱206的材料为铝或钨。
请参考图12，在所述介质层202内形成暴露出基底200表面的第二通孔208。
本实施例中，第一初始导电凸柱206内具有与第二导电通孔208相互贯穿的开口，后续填充满第二通孔208后以形成第二导电凸柱。
请参考图13，形成填充满所述第二通孔208的第二初始导电凸柱，所述第二初始导电凸柱还填充满开口且覆盖于第一初始导电凸柱206表面；平坦化所述第二初始导电凸柱以及第一初始导电凸柱206，直至暴露出介质层202表面，形成填充满第一通孔的第一导电凸柱216，形成填充满第二通孔的第二导电凸柱219。
所述第二初始导电凸柱为形成第二导电凸柱219提供工艺基础，所述第二导电凸柱219作为半导体结构的第二导电层的一部分。本实施例中第二导电层为半导体结构的电源传输线，因此第二导电层材料对抗电迁移能力的要求较高。为此本实施例中第二初始导电凸柱的材料为铜，第二导电凸柱219的材料为铜。
采用毛细作用下的回流式气相沉积工艺形成所述第二初始导电凸柱，即第二导电凸柱219通过毛细作用下的回流式气相沉积工艺形成，毛细作用下的回流式气相沉积工艺的优点以及工艺参数可参考前述实施例的说明。也就是说，本实施例中第二导电凸柱219的材料为铜，所述第二导电凸柱219通过毛细作用下的回流式气相沉积工艺形成的，使得所述第二导电凸柱219的质量较高。
本实施例以先形成第一初始导电凸柱后形成第二通孔为例做示范性说明，在其他实施例中，形成第一导电凸柱和第二导电凸柱的工艺步骤包括：刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第一通孔，同时在所述介质层内形成暴露出基底表面的第二通孔；形成填充满第一通孔、第二通孔且覆盖于介质层表面的第一初始导电凸柱；刻蚀去除位于第二通孔内的第一初始导电凸柱；形成填充满所述第二通孔的第二初始导电凸柱，所述第二初始导电凸柱还覆盖于第一初始导电凸柱表面；平坦化所述第二初始导电凸柱以及第一初始导电凸柱，直至暴露出介质层表面，形成填充满第一通孔的第一导电凸柱，形成填充满第二通孔的第二导电凸柱。
请参考图14，形成覆盖于所述第一导电凸柱216表面以及介质层202表面的第一初始导电线；图形化所述第一初始导电线，刻蚀去除部分介质层202表面的第一初始导电线，形成覆盖于第一导电凸柱216表面以及部分介质层202表面的第一导电线226。
所述第一导电线226作为半导体结构的第一导电层的一部分，所述第一导电层包括：填充满第一通孔的第一导电凸柱216、以及位于第一导电凸柱216表面且覆盖于部分介质层202表面的第一导电线226。
所述第一导电层为半导体结构的信号传输线，为此所述第一初始导电线的材料为铝或钨；所述第一导电线226的材料为铝或钨。本实施例形成的第一导电层的材料为铝或钨，既能满足信号传输线对材料抗电迁移能力的要求，与采用铜作为信号传输线相比，本实施例还节约了半导体结构的生产成本。
请参考图15，形成覆盖于介质层202表面、第二导电凸柱219表面以及第一导电线226侧壁表面的绝缘层207。
本实施例中所述绝缘层207还覆盖于第一导电线226顶部表面；有关绝缘层207的说明可参考前述实施例，在此不再赘述。本实施例绝缘层207的材料为掺碳的氧化硅，且采用旋转涂覆工艺形成所述绝缘层207为例做示范性说明。
请参考图16，刻蚀所述绝缘层207至暴露出第二导电凸柱219表面，在所述绝缘层207内形成第二沟槽218。
所述第二沟槽218为后续形成第二导电线提供工艺基础，所述第二沟槽218底部暴露出第二导电凸柱219表面，且第二沟槽218底部表面尺寸大于第二导电凸柱219的顶部表面尺寸。采用干法刻蚀刻蚀所述第二绝缘层207以形成第二沟槽218。
请参考图17，形成填充满所述第二沟槽218(请参考图16)的第二导电线229，所述第一导电线226顶部表面、绝缘层207顶部表面以及第二导电线229顶部表面齐平。
所述第二导电线229作为半导体结构的第二导电层的一部分，所述第二导电层包括：填充满第二通孔的第二导电凸柱219、以及位于第二导电凸柱219表面且覆盖于部分介质层202表面的第二导电线229。
所述第二导电层为半导体结构的电源传输线，第一导电层为半导体结构的信号传输线，为此所述第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同。具体的，为了使得第二导电层材料具有较高的抗电迁移能力，防止半导体结构在工作时造成第二导电层内出现电迁移问题，本实施例中所述第二导电层的材料的抗电迁移能力大于第一导电层的材料的抗电迁移能力，即第二导电层的材料具有较大的抗电迁移能力。为此，本实施例中第二导电层的材料为铜，所述第二导电线229的材料为铜。
作为一个具体实施例，形成填充满第二沟槽218的第二初始导电线，所述第二初始导电线还覆盖于绝缘层207表面；平坦化所述第二初始导电线以及绝缘层207，形成填充满第二沟槽的第二导电线229，且所述第二导电线229顶部表面、绝缘侧面207顶部表面以及第一导电线226顶部表面齐平。本实施例中，采用毛细作用下的回流式气相沉积工艺形成所述第二初始导电线，即第二导电线229通过毛细作用下的回流式气相沉积工艺形成，其具体工艺以及好处可参考前述说明，在此不再赘述。
在其他实施例中，在形成第一导电凸柱和第二导电凸柱之后，形成所述第一导电线和第二导电线的工艺步骤也可以包括：形成覆盖于介质层表面、第一导电凸柱表面以及第二导电凸柱表面的绝缘层；刻蚀所述绝缘层至暴露出第一导电凸柱表面，在所述绝缘层内形成第一沟槽；形成填充满所述第一沟槽的第一导电线；刻蚀所述绝缘层至暴露出第二导电凸柱表面，在所述绝缘层内形成第二沟槽；形成填充满所述第二沟槽的第二导电线，所述第一导电线顶部表面、第二导电线顶部表面以及绝缘层顶部表面齐平。
在本发明其他实施例中，在形成所述第一导电层和第二导电层之前，还包括步骤：在所述介质层表面形成绝缘层。形成所述第一通孔和第一导电层的工艺步骤包括：刻蚀所述绝缘层以及介质层，形成第一沟槽和位于第一沟槽底部的第一通孔，所述第一通孔底部暴露出基底表面，所述第一沟槽宽度尺寸大于第一通孔宽度尺寸；形成填充满所述第一通孔的第一导电凸柱、以及填充满第一沟槽的第一导电线，其中，第一导电凸柱的材料为铝或钨，第一导电线的材料为铝或钨。形成所述第二通孔和第二导电层的工艺步骤包括：刻蚀所述绝缘层以及介质层，形成第二沟槽和位于第二沟槽底部的第二通孔，所述第二通孔底部暴露出基底表面，且第二沟槽宽度尺寸大于第二通孔宽度尺寸；形成填充满所述第二通孔的第二导电凸柱、以及填充满第二沟槽的第二导电线，其中第二导电凸柱的材料为铜，第二导电线的材料为铜。
相应，本实施例还提供一种半导体结构，请参考图17，包括：基底200；位于所述基底200表面的介质层202；位于所述介质层202内且暴露出基底200表面的第一通孔；填充满所述第一通孔的第一导电层；位于所述介质层202内且暴露出基底200表面的第二通孔；填充满所述第二通孔的第二导电层，且所述第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同。
由于半导体结构中包括信号传输线以及电源传输线，其中，信号传输线对抗电迁移能力的需求小于电源传输线对抗电迁移能力的需求，因此第一导电层和第二导电线分别作为信号传输线或者电源传输线。本实施例以第一导电层为半导体结构的信号传输线，第二导电层为半导体结构的信号传输线为例做示范性说明，相应的，第二导电层的材料的抗电迁移能力大于第一导电层的材料的抗电迁移能力。为此，第一导电层的材料为铝或钨，第二导电层的材料为铜。
所述第一导电层用于电连接基底200内的器件以及其他待连接的器件，为了使第一导电层与其他待连接的器件之间的接触面积较大，本实施例中，所述第一导电层包括：填充满第一通孔的第一导电凸柱216、以及位于第一导电凸柱216表面且覆盖于部分介质层202表面的第一导电线226，由于第一导电线226顶部表面面积大于第一导电凸柱216顶部表面面积，使得第一导电层更便于与其他待连接器件连接。
所述第二导电层也用于电连接基底200内的器件以及其他待连接的器件，相应的为了使第二导电层与其他待连接的器件之间的接触面积较大，本实施例中，第二导电层包括：填充满第二通孔的第二导电凸柱219、以及位于第二导电凸柱219表面且覆盖于部分介质层202表面的第二导电线229。
所述半导体结构还包括：覆盖于介质层202表面、第一导电线226侧壁表面以及第二导电线229侧壁表面的绝缘层207。所述绝缘层207保护第一导电线226以及第二导电线229，防止第一导电线226和第二导电线229与其他不必要区域电连接，避免外界环境对第一导电线226和第二导电线229造成不良影响；同时防止相邻第一导电线226之间、相邻第二导电线229之间、第一导电线226与第二导电线229之间发生电连接。
本实施例中，半导体结构的电源传输线的材料为铜，而信号传输线的材料为铝或钨，由于铝或钨的材料成本远低于铜的材料成本，相应使得提供的半导体结构的生产成本降低，并且半导体结构的电源传输线的材料满足对抗电迁移能力的需求，同时信号传输线也满足对抗电迁移能力的需求，在降低半导体结构的成本的同时，保证半导体结构具有良好的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有介质层；
刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第一通孔；
形成填充满所述第一通孔的第一导电层；
刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第二通孔；
形成填充满所述第二通孔的第二导电层，且所述第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二导电层材料的抗电迁移能力大于第一导电层材料的抗电迁移能力；所述第一导电层为半导体结构的信号传输线；所述第二导电层为半导体结构的电源传输线；所述第一导电层的材料为铝或钨；所述第二导电层的材料为铜。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述第一导电层包括：填充满第一通孔的第一导电凸柱、以及位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线；所述第二导电层包括：填充满第二通孔的第二导电凸柱、以及位于第二导电凸柱表面且覆盖于部分介质层表面的第二导电线。
4.如权利要求3所述半导体结构的形成方法，其特征在于，所述第二导电凸柱和第二导电线的材料为铜时，所述第二导电凸柱和第二导电线通过毛细作用下的回流式气相沉积工艺形成。
5.如权利要求4所述半导体结构的形成方法，其特征在于，所述毛细作用下的回流式气相沉积工艺过程包括：在所述介质层表面沉积铜膜；然后在毛细作用下进行回流工艺，铜原子在毛细作用下进入第一通孔底部，直至第一通孔被填充满；其中，回流工艺的工艺温度为250摄氏度至400摄氏度。
6.如权利要求3所述半导体结构的形成方法，其特征在于，形成所述第一导电层的工艺步骤包括：在所述介质层内形成暴露出基底表面的第一通孔之后，形成填充满所述第一通孔且覆盖于介质层表面的第一导电膜；图形化所述第一导电膜，形成填充满第一通孔的第一导电凸柱、以及位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线。
7.如权利要求6所述半导体结构的形成方法，其特征在于，在形成所述第一导电层之后、形成第二导电层之前，还包括步骤：形成覆盖于所述介质层表面以及第一导电线侧壁表面的绝缘层。
8.如权利要求7所述半导体结构的形成方法，其特征在于，形成所述第二导电层的工艺步骤包括：刻蚀所述绝缘层以及介质层，在所述绝缘层内形成第二沟槽，所述第二沟槽与第二通孔相互贯穿，且第二沟槽的宽度尺寸大于第二通孔的宽度尺寸；形成填充满所述第二通孔的第二导电凸柱、以及填充满第二沟槽的第二导电线，所述第一导电线顶部表面、绝缘层顶部表面以及第二导电线顶部表面齐平。
9.如权利要求3所述半导体结构的形成方法，其特征在于，形成所述第一导电层和第二导电层的工艺步骤包括：在所述介质层内形成暴露出基底表面的第一通孔之后，形成填充满所述第一通孔的第一导电凸柱；在所述介质层内形成暴露出基底表面的第二通孔之后，形成填充满所述第二通孔的第二导电凸柱；形成覆盖于所述第一导电凸柱表面以及部分介质层表面的第一导电线；形成覆盖于所述第二导电凸柱表面以及部分介质层表面的第二导电线。
10.如权利要求9所述半导体结构的形成方法，其特征在于，形成所述第一导电线的工艺步骤包括：形成覆盖于所述第一导电凸柱表面以及介质层表面的第一初始导电线；图形化所述第一初始导电线，刻蚀去除部分介质层表面的第一初始导电线，形成覆盖于第一导电凸柱表面以及部分介质层表面的第一导电线。
11.如权利要求10所述半导体结构的形成方法，其特征在于，形成所述第二导电线的工艺步骤包括：形成覆盖于介质层表面、第二导电凸柱表面以及第一导电线侧壁表面的绝缘层；刻蚀所述绝缘层至暴露出第二导电凸柱表面，在所述绝缘层内形成第二沟槽；形成填充满所述第二沟槽的第二导电线。
12.如权利要求9所述半导体结构的形成方法，其特征在于，形成所述第一导电线和第二导电线的工艺步骤包括：形成覆盖于介质层表面、第一导电凸柱表面以及第二导电凸柱表面的绝缘层；刻蚀所述绝缘层至暴露出第一导电凸柱表面，在所述绝缘层内形成第一沟槽；形成填充满所述第一沟槽的第一导电线；刻蚀所述绝缘层至暴露出第二导电凸柱表面，在所述绝缘层内形成第二沟槽；形成填充满所述第二沟槽的第二导电线。
13.如权利要求3所述半导体结构的形成方法，其特征在于，在形成所述第一导电层和第二导电层之前，还包括步骤：在所述介质层表面形成绝缘层。
14.如权利要求13所述半导体结构的形成方法，其特征在于，形成所述第一通孔和第一导电层的工艺步骤包括：刻蚀所述绝缘层以及介质层，形成第一沟槽和位于第一沟槽底部的第一通孔，所述第一通孔底部暴露出基底表面，所述第一沟槽宽度尺寸大于第一通孔宽度尺寸；形成填充满所述第一通孔的第一导电凸柱、以及填充满第一沟槽的第一导电线。
15.如权利要求14所述半导体结构的形成方法，其特征在于，形成所述第二通孔和第二导电层的工艺步骤包括：刻蚀所述绝缘层以及介质层，形成第二沟槽和位于第二沟槽底部的第二通孔，所述第二通孔底部暴露出基底表面，且第二沟槽宽度尺寸大于第二通孔宽度尺寸；形成填充满所述第二通孔的第二导电凸柱、以及填充满第二沟槽的第二导电线。
16.如权利要求1所述半导体结构的形成方法，其特征在于，所述介质层的材料为氧化硅、氮化硅、碳氧化硅、低k介质材料或超低k介质材料。
17.一种半导体结构，其特征在于，包括：
基底；
位于所述基底表面的介质层；
位于所述介质层内且暴露出基底表面的第一通孔；
填充满所述第一通孔的第一导电层；
位于所述介质层内且暴露出基底表面的第二通孔；
填充满所述第二通孔的第二导电层，且所述第二导电层材料的抗电迁移能力与第一导电层材料的抗电迁移能力不同。
18.如权利要求17所述的半导体结构，其特征在于，所述第二导电层的材料的抗电迁移能力大于第一导电层的材料的抗电迁移能力；所述第一导电层为半导体结构的信号传输线；所述第二导电层为半导体结构的电源传输线；所述第一导电层的材料为铝或钨，所述第二导电层的材料为铜。
19.如权利要求17所述的半导体结构，其特征在于，所述第一导电层包括：填充满所述第一通孔的第一导电凸柱、位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线；所述第二导电层包括：填充满所述第二通孔的第二导电凸柱、以及位于第二导电凸柱表面且覆盖于部分介质层表面的第二导电线。
20.如权利要求19所述的半导体结构，其特征在于，还包括：覆盖于介质层表面、第一导电线侧壁表面以及第二导电线侧壁表面的绝缘层。
CN201410588176.3A 2014-10-28 2014-10-28 半导体结构及其形成方法 Active CN105609431B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410588176.3A CN105609431B (zh) 2014-10-28 2014-10-28 半导体结构及其形成方法
US14/848,802 US9524933B2 (en) 2014-10-28 2015-09-09 Semiconductor structures and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410588176.3A CN105609431B (zh) 2014-10-28 2014-10-28 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN105609431A true CN105609431A (zh) 2016-05-25
CN105609431B CN105609431B (zh) 2018-07-06

Family

ID=55792589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410588176.3A Active CN105609431B (zh) 2014-10-28 2014-10-28 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US9524933B2 (zh)
CN (1) CN105609431B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380648A (zh) * 2021-05-13 2021-09-10 中国科学院微电子研究所 键合半导体器件及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716035B2 (en) * 2014-06-20 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Combination interconnect structure and methods of forming same
CN105719947B (zh) * 2014-12-04 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10026647B2 (en) * 2016-12-12 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-metal fill with self-align patterning
EP3704737A4 (en) * 2017-11-03 2021-07-07 INTEL Corporation TECHNIQUES FOR FORMING INTERCONNECTION HOLES AND OTHER INTERCONNECTIONS FOR INTEGRATED CIRCUIT STRUCTURES
US20200058646A1 (en) * 2018-08-14 2020-02-20 Intel Corporation Structures and methods for large integrated circuit dies
CN110096920B (zh) * 2019-04-22 2022-05-17 浙江大学滨海产业技术研究院 一种面向视觉伺服的高精度高速定位标签和定位方法
US11715755B2 (en) * 2020-06-15 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for forming integrated high density MIM capacitor
US11817392B2 (en) * 2020-09-28 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090238958A1 (en) * 2008-03-20 2009-09-24 Nishant Sinha Methods of Forming Electrically Conductive Structures
CN101661897A (zh) * 2008-08-27 2010-03-03 和舰科技(苏州)有限公司 内连线结构及其制造方法
US20110034026A1 (en) * 2009-08-06 2011-02-10 Fujitsu Semiconductor Limited Manufacturing method of semiconductor device
CN102800621A (zh) * 2011-05-25 2012-11-28 中芯国际集成电路制造(上海)有限公司 形成栓塞结构、半导体器件的方法
CN104103573A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837354B2 (en) * 2014-07-02 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid copper structure for advance interconnect usage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090238958A1 (en) * 2008-03-20 2009-09-24 Nishant Sinha Methods of Forming Electrically Conductive Structures
CN101661897A (zh) * 2008-08-27 2010-03-03 和舰科技(苏州)有限公司 内连线结构及其制造方法
US20110034026A1 (en) * 2009-08-06 2011-02-10 Fujitsu Semiconductor Limited Manufacturing method of semiconductor device
CN102800621A (zh) * 2011-05-25 2012-11-28 中芯国际集成电路制造(上海)有限公司 形成栓塞结构、半导体器件的方法
CN104103573A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380648A (zh) * 2021-05-13 2021-09-10 中国科学院微电子研究所 键合半导体器件及其制备方法

Also Published As

Publication number Publication date
CN105609431B (zh) 2018-07-06
US9524933B2 (en) 2016-12-20
US20160118338A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
CN105609431A (zh) 半导体结构及其形成方法
US11569124B2 (en) Interconnect structure having an etch stop layer over conductive lines
US11854962B2 (en) Via structure and methods thereof
TWI503981B (zh) 半導體裝置
TWI557864B (zh) 銅接觸插塞裝置及其形成方法
US7338896B2 (en) Formation of deep via airgaps for three dimensional wafer to wafer interconnect
CN107039372B (zh) 半导体结构及其形成方法
US7224068B2 (en) Stable metal structure with tungsten plug
US20170084489A1 (en) Device with Through-Substrate Via Structure and Method for Forming the Same
TWI686880B (zh) 半導體裝置和其製造方法
CN105575887B (zh) 互连结构的形成方法
CN102856247B (zh) 一种背面硅通孔制作方法
CN104347488B (zh) 互连结构的形成方法
US20240145381A1 (en) Protection liner on interconnect wire to enlarge processing window for overlying interconnect via
CN105826246A (zh) 用于铜结构化的中间层及其形成方法
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
US20240021494A1 (en) Semiconductor devices and method for forming the same
CN105575946A (zh) 半导体结构及其形成方法
CN106409752A (zh) 半导体结构的形成方法
CN106409751A (zh) 半导体结构的形成方法
CN104576509B (zh) 半导体结构及其形成方法
TWI707401B (zh) 基本原則區域中完全對準介層窗
CN104377180A (zh) 硅通孔结构及其形成方法
CN105826279B (zh) 半导体结构及其形成方法
US10276439B2 (en) Rapid oxide etch for manufacturing through dielectric via structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant