KR101247871B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101247871B1
KR101247871B1 KR1020060053374A KR20060053374A KR101247871B1 KR 101247871 B1 KR101247871 B1 KR 101247871B1 KR 1020060053374 A KR1020060053374 A KR 1020060053374A KR 20060053374 A KR20060053374 A KR 20060053374A KR 101247871 B1 KR101247871 B1 KR 101247871B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
semiconductor device
insulating
conductor
Prior art date
Application number
KR1020060053374A
Other languages
English (en)
Other versions
KR20060131645A (ko
Inventor
데루히코 구마다
히데하루 노부토키
나오키 야스다
긴야 고토
마사즈미 마츠우라
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20060131645A publication Critical patent/KR20060131645A/ko
Application granted granted Critical
Publication of KR101247871B1 publication Critical patent/KR101247871B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

보라진계 화합물(borazine-based compound)의 절연막을 이용하여, 절연 재료와 배선 재료 사이의 밀착성이나, 기계 강도 등의 특성이 향상된 반도체 장치 및 그 제조 방법을 제공하기 위해, 오목부에 제 1 도체층(2)이 매립된 제 1 절연층(1)과, 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3)과, 에칭 스토퍼층(3) 상에 형성된 제 2 절연층(4)과, 제 2 절연층(4)에 형성된 제 3 절연층(7)과, 제 2 절연층(4)과 제 3 절연층(7)의 오목부에 매립된 제 2 도체층(5)을 포함하는 반도체 장치로서, 제 2 절연층(4) 및 제 3 절연층(7)은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층(7)의 탄소 함유율은 제 2 절연층(4)의 탄소 함유율보다도 작은 것을 특징으로 하는 반도체 장치.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
도 1은 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도,
도 2는 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도,
도 3은 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도,
도 4는 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도,
도 5는 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도,
도 6은 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도,
도 7은 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도,
도 8은 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도,
도 9는 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도,
도 10은 본 발명의 반도체 장치의 일 실시예를 나타내는 개략 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 제 1 절연층 2 : 제 1 도체층
3 : 에칭 스토퍼층 4 : 제 2 절연층
5 : 제 2 도체층 6 : 도체 확산 방지층
7 : 제 3 절연층
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히, 층간의 절연막에 보라진계 화합물(borazine-based compound)을 이용하여, 해당 절연막과, 배선층, 도체 확산 방지층 등의 인접층의 밀착성이 향상된 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 반도체 집적 회로의 고 집적화와 함께, 배선 간격이 축소하여, 배선간의 기생 용량이 증대해오고 있다. 최선단의 고속 동작이 필요한 반도체 집적 회로에서는 신호 지연을 피하기 위해, 이 배선간 기생 용량의 저감이 필요하다. 또, 신호 지연을 피하기 위해서는 배선 재료의 저 저항화도 동시에 실행할 필요가 있다. 반도체 집적 회로에는 지금까지 알루미늄 등이 사용되어 왔지만, 보다 저항치가 낮은 구리가 사용되도록 되어오고 있다. 또한, 배선간 기생 용량의 저감에는, 배선간 절연막의 비유전율을 저감시키는 방법이 이용되고 있다.
그러나, 예컨대 90㎚ 세대에서 이용되는 탄소 함유 실리콘 산화막은 비유전율 2.8 전후의 막이며, 경도 및 영률(Young's modulus)이 각각 1.8GPa 및 14GPa로서, 종래 이용되어 온 실리콘 산화막의 경도 및 영률인 10GPa 및 80GPa에 비하여 매우 낮은 값으로 되어 있어, 기계적 강도가 약하다고 한 결점이 지적되고 있다. 그 때문에, 금속 배선 형성시의 CMP(Chemical Mechanical Polishing) 공정이나 어셈블리시의 와이어 본딩 공정에서, 막은 박리나 크랙의 형성과 같은 문제의 발생이 우려되고 있다.
또한 65㎚, 45㎚ 세대에서의 적용이 예상되고 있는 비유전율 2.2 전후의 막에서는, 경도 및 영률이 각각 0.6GPa 및 6GPa로 더 낮은 값으로 되는 것이 예상된다.
또한, 상술한 바와 같이 신호 지연을 회피하기 위한 배선 재료에 구리가 사용되도록 되어 있지만, 반도체 장치의 미세화에 동반하여, 배선 내에 축적하는 전하 밀도가 상승하고, 국소적인 전류 및 열 스트레스의 집중에 의한 일렉트로마이그레이션이나 스트레스마이그레이션이 발생하여, 배선 신뢰성 불량의 원인으로 되는 것이 우려된다. 이 때문에, 절연 재료와 배선 재료 사이의 밀착성을 보다 향상시켜 놓을 필요가 있다.
그런데, 일본특허공개 2004-186649호 공보에서는, B-C-N 결합을 포함하는 층간 절연막을 형성하는 방법이 개시되어 있고, 저유전율에서 고기계 강도 또한 고접착 강도의 막의 성막이 가능해지고 있다. 그 성막은 하기 화학식 1로 표시되는 보라진 골격을 가진 화합물을 단독 또는 복합하여 원료로서 이용하여, 화학적 기상 성장법(CVD법)에 의해 성막하는 것으로서, 경도 및 영률이 각각 2.0GPa 및 40GPa로 높은 값을 실현 가능하다.
Figure 112006041547821-pat00001
(상기 식 중, X1, X2, X3는 동일해도 달라도 무방하고, 각각 수소 원자, 아미노기, 탄소수 1~4의 알킬기, 알케닐기, 알키닐기, 모노알킬아미노기 또는 디알킬아미노기, Y1, Y2, Y3는 동일해도 달라도 무방하며, 각각 수소 원자, 탄소수 1∼4의 알킬기, 알케닐기, 알키닐기 또는 탄소수 3∼12의 트리알킬실릴기로, X1, X2, X3, Y1, Y2 및 Y3의 모두가 수소 원자는 아니다.)
본 발명은 상기 종래기술의 문제를 해결하기 위해서 이루어진 것으로서, 그 목적은, 보라진계 화합물의 절연막을 이용하여, 절연 재료와 배선 재료 사이의 밀착성이나, 기계 강도 등의 특성이 향상된 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 국면에 의하면, 오목부에 제 1 도체층이 매립된 제 1 절연층과, 제 1 절연층 상에 형성된 에칭 스토퍼층과, 에칭 스토퍼층 상에 형성된 제 2 절연층과, 제 2 절연층에 접하여 형성된 제 3 절연층과, 제 2 절연층 및/또는 제 3 절연층의 오목부에 매립된 제 2 도체층을 포함하는 반도체 장치로서, 제 2 절연층 및 제 3 절연층은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층의 탄소 함유율이 상기 제 2 절연층의 탄소 함유율보다도 작은 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 다른 국면에 의하면, 오목부에 제 1 도체층이 매립된 제 1 절연층과, 제 1 절연층 상에 형성된 에칭 스토퍼층과, 에칭 스토퍼층 상에 형성된 제 2 절연층과, 제 2 절연층 상에 형성된 제 3 절연층과, 제 2 절연층과 제 3 절연층의 오목부에 매립된 제 2 도체층을 포함하는 반도체 장치로서, 제 2 절연층 및 제 3 절연층은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층의 탄소 함유율이 상기 제 2 절연층의 탄소 함유율보다도 작은 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 다른 국면에 의하면, 오목부에 제 1 도체층이 매립된 제 1 절연층과, 제 1 절연층 상에 형성된 에칭 스토퍼층과, 에칭 스토퍼층 상에 형성된 제 2 절연층과, 제 2 절연층의 오목부에 매립된 제 2 도체층과, 제 2 도체층과 제 2 절연층과의 사이에 형성된 제 3 절연층을 포함하는 반도체 장치로서, 제 2 절연층 및 제 3 절연층은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층의 탄소 함유율이 제 2 절연층의 탄소 함유율보다도 작은 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 다른 국면에 의하면, 오목부에 제 1 도체층이 매립된 제 1 절연층 과, 제 1 절연층 상에 형성된 에칭 스토퍼층과, 에칭 스토퍼층 상에 형성된 제 2 절연층과, 제 2 절연층과 에칭 스토퍼층 사이에 형성된 제 3 절연층과, 제 2 절연층과 제 3 절연층의 오목부에 매립된 제 2 도체층을 포함하는 반도체 장치로서, 제 2 절연층 및 제 3 절연층은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층의 탄소 함유율이 제 2 절연층의 탄소 함유율보다도 작은 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 또 다른 국면에 의하면, 오목부에 제 1 도체층이 매립된 제 1 절연층과, 제 1 절연층 상에 형성된 에칭 스토퍼층과, 에칭 스토퍼층 상에 형성된 제 2 절연층과, 제 2 절연층과 제 3 절연층의 오목부에 매립된 제 2 도체층과, 제 2 절연층 상 및 제 2 절연층과 에칭 스토퍼층 및 제 2 도체층 사이에 형성된 제 3 절연층을 포함하는 반도체 장치로서, 제 2 절연층 및 제 3 절연층은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층의 탄소 함유율은 제 2 절연층의 탄소 함유율보다도 작은 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 또 다른 국면에 의하면, 오목부에 제 1 도체층이 매립된 제 1 절연층과, 제 1 절연층 상에 형성된 에칭 스토퍼층과, 에칭 스토퍼층 상에 형성된 제 2 절연층과, 제 2 절연층 상 및 제 2 절연층과 에칭 스토퍼층 사이에 형성된 제 3 절연층과, 제 2 절연층과 제 3 절연층의 오목부에 매립된 제 2 도체층을 포함하는 반도체 장치로서, 제 2 절연층 및 제 3 절연층은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층의 탄소 함유율이 제 2 절연층의 탄소 함유율보다도 작은 것을 특징으로 하는 반도체 장치가 제공된다.
바람직하게는, 제 2 도체층의 외주에, 도체 확산 방지층이 형성되어 있다.
본 발명의 또 다른 국면에 의하면, 상기 반도체 장치의 제조 방법으로서, 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 제 2 절연층 및 제 3 절연층을 형성하는 공정에서, 탄소 함유량에 차이가 있는 원료를 이용함으로써, 제 3 절연층 및 제 2 절연층의 탄소 함유율을 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 국면에 의하면, 상기 반도체 장치의 제조 방법으로서, 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 제 2 절연층 및 제 3 절연층을 형성하는 공정에서, 탄소를 포함하는 가스를 첨가하여, 상기 제 2 절연층의 탄소 함유율을 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 국면에 의하면, 상기 반도체 장치의 제조 방법으로서, 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 제 2 절연층 및 제 3 절연층을 형성하는 공정에서, 플라즈마화한 가스로 제 2 절연층의 표면을 처리함으로써 절연층 중의 탄소 함유율을 조정하여 제 3 절연층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 반도체 장치 및 그 제조 방법에 의하면, 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되는 절연막은 유전율이 2.5 이하로 낮기 때문에, 고속 동작이 필요한 반도체 집적 회로에 요구되는 신호 지연을 회피하기 위한 배선간 기생 용량의 저감에 유효하다.
또한, 해당 절연막의 영률은 20GPa 이상이며, 동등한 유전율이 얻어지는 산화 탄화 실리콘계 절연막에 비해 기계 강도가 우수하기 때문에, CMP 공정이나 패키징 공정 등의 다층 배선 구조 부분에 강한 응력이 걸리는 공정에서 층간 박리나 절연막의 균열 등의 불량을 일으키기 어렵게 하는 것이 가능하다.
또한, 절연막 중의 탄소 함유율을 작게 함으로써, 이것에 인접하는 에칭 스토퍼층, 하드 마스크층, 도체층, 도체 확산 방지층의 밀착성을 향상시킬 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부의 도면과 관련되어 이해되는 본 발명에 관한 다음 상세한 설명으로부터 분명하여질 것이다.
(실시예)
본 발명에 의하면, 오목부에 제 1 도체층이 매립된 제 1 절연층과, 제 1 절연층 상에 형성된 에칭 스토퍼층과, 에칭 스토퍼층 상에 형성된 제 2 절연층과, 제 2 절연층에 접하여 형성된 제 3 절연층과, 제 2 절연층 및/또는 제 3 절연층의 오목부에 매립된 제 2 도체층을 포함하는 반도체 장치로서, 제 2 절연층 및 제 3 절연층은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층의 탄소 함유율이 상기 제 2 절연층의 탄소 함유율보다도 작은 것을 특징으로 하는 반도체 장치가 제공된다.
(실시예 1)
본 발명의 반도체 장치는, 오목부에 제 1 도체층이 매립된 제 1 절연층과, 해당 제 1 절연층 상에 형성된 에칭 스토퍼층과, 해당 에칭 스토퍼층 상에 형성된 제 2 절연층과, 해당 제 2 절연층 상에 형성된 제 3 절연층과, 해당 제 2 절연층과 해당 제 3 절연층의 오목부에 매립된 제 2 도체층을 포함하는 반도체 장치로서, 상기 제 2 절연층 및 제 3 절연층은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층의 탄소 함유율이 상기 제 2 절연층의 탄소 함유율보다도 작은 것을 특징으로 한다.
상기 본 발명의 반도체 장치에 의하면, 제 2 및 제 3 절연층이 탄소 함유 보라진 화합물을 이용하여 화학적 기상 반응 성장법으로 형성되어 있기 때문에 배선간 기생 용량을 저감할 수 있고, 또한 기계 강도가 우수하여, 밀착성을 향상시킬 수 있다.
특히, 본 발명은 해당 제 2 및 제 3 절연층의 밀착성을 향상시킬 수 있는 점에서 우수하다. 밀착성을 향상시킬 수 있는 이유로서, Jpn. J. Appl. Phys. 38권, 1428 페이지(1999년)에는, 절연 재료중의 탄소 함유율의 증가가 표면 에너지의 저하를 가져오는 것이 기재되어 있지만, 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되는 절연막에는 탄소가 포함되어 있기 때문에, 이들 함유량을 조절함으로써 밀착성을 향상시킬 수 있다.
여기서, 본 발명의 반도체 장치에 대하여 도 1을 이용하여 설명한다. 도 1은 본 발명의 반도체 장치의 개략 단면도이다. 도 1에서, 본 발명의 반도체 장치 는 오목부에 제 1 도체층(2)이 매립된 제 1 절연층(1)과, 해당 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3)과, 해당 에칭 스토퍼층(3) 상에 형성된 제 2 절연층(4)과, 해당 제 2 절연층(4) 상에 형성된 제 3 절연층(7)과, 해당 제 2 절연층(4)과 해당 제 3 절연층(7)의 오목부에 매립된 제 2 도체층(5)을 구비하고, 필요에 따라, 캡층(8)이 마련된다.
여기서, 제 2 절연층(4) 및 제 3 절연층(7)은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층(7)의 탄소 함유율이 상기 제 2 절연층(4)의 탄소 함유율보다도 작다. 이에 따라, 밀착성을 향상시킬 수 있다.
이어서, 도 1의 구조의 반도체 장치의 제조 방법에 대하여 설명한다. 우선, 해당 분야에서 공지의 방법에 의해 제 1 절연층(1)의 오목부 중에 제 1 도체층(2)을 매립한다. 이어서, 해당 제 1 절연층(1) 상에 해당 분야에서 공지의 방법에 의해, 에칭 스토퍼층(3)을 형성한다.
그 후, 에칭 스토퍼층(3) 상에 탄소 함유 보라진 화합물을 원료로 하여, 화학적 기상 반응 성장법(이하, CVD)에 의해, 제 2 절연층(4)을 형성한다. 이어서, 마찬가지로 탄소 함유 보라진 화합물을 이용하여 CVD에 의해 제 3 절연층(7)을 제 2 절연층(4) 상에 형성한다. 여기서, 제 2 절연층(4)에 이용되는 탄소 함유 보라진 화합물 중의 탄소 함유율은 제 3 절연층(7)에 이용되는 탄소 함유 보라진 화합물 중의 탄소 함유율보다 크다.
다음에, 제 2 절연층(4) 및 제 3 절연층(7) 중에 포토리소그래피법 및 건식 에칭법을 이용하여, 금속 배선 패턴을 형성하고, CMP법에 의해 제 2 도체층(5)을 형성한다. 이어서, 제 3 절연층(7) 상에 캡층(8)을 형성하여, 도 1의 반도체 장치를 제조할 수 있다.
본 발명에 있어서, 반도체 장치의 절연층을 형성할 때 이용하는 탄소 함유 보라진 화합물은 화학식 1로 표시되는 구조를 갖는다.
(화학식 1)
Figure 112006041547821-pat00002
(상기 식중, X1, X2, X3는 동일해도 달라도 무방하고, 각각 수소 원자, 아미노기, 탄소수 1∼4의 알킬기, 알케닐기, 알키닐기, 모노알킬아미노기 또는 디알킬아미노기, Y1, Y2, Y3는 동일해도 달라도 무방하며, 각각 수소 원자, 탄소수 1∼4의 알킬기, 알케닐기, 알키닐기 또는 탄소수 3∼12의 트리알킬실릴기로, X1, X2, X3, Y1, Y2 및 Y3의 모두가 수소 원자는 아니다.)
여기서 화학식 1로 나타내는 화합물로서는, 보라진(B3N3H6) 중 수소원자의 적어도 하나는 탄소를 포함한 기로 치환되어 있는 것을 이용할 수 있다. 구체적으로는 B, B, B-트리메틸보라진, N, N, N-트리메틸보라진, B, B, B-트리에틸보라진, N, N, N-트리에틸보라진, B, B, B-트리프로필보라진, N, N, N-트리프로필보라진, B, B, B-트리부틸보라진, N, N, N-트리부틸보라진, B, B, B, N, N, N-헥사메틸보라진, B, B, B-트리에틸-N, N, N-트리메틸보라진, B, B, B-트리프로필-N, N, N-트리메틸보라진, B, B, B-트리에테닐보라진, B, B, B-트리에테닐-N, N, N-트리메틸보라진, B, B, B-트리에티닐보라진, B, B, B-트리에티닐-N, N, N-트리메틸보라진, B, B, B-트리아미노보라진, B, B, B-트리아미노-N, N, N-트리메틸보라진, B, B, B-트리스메틸아미노 보라진, B, B, B-트리스메틸아미노-N, N, N-트리메틸보라진, B, B, B-트리스디메틸아미노 보라진 및/또는 B, B, B-트리스디메틸아미노-N, N, N-트리메틸보라진 등을 이용할 수 있다. 이들은 단독으로 이용해도 혼합시켜 이용해도 좋다.
본 발명에 있어서, 상기 보라진 화합물을 이용하여 제 2 및 제 3 절연층을 형성할 때에, 해당 보라진 화합물을 기화시켜, 진공 챔버 내에 전송하여 층을 형성할 수 있다. 층을 형성하는 방법으로서는, 열, 자외선, 전자선이나 플라즈마장 등을 보라진 화합물의 활성화 방법으로서 이용할 수 있다. 특히 플라즈마장을 이용하여 보라진 화합물을 활성화시키기 위해, 헬륨, 아르곤, 질소, 산소, 수소, 일산화질소, 암모니아, 이산화탄소, 메탄, 아세틸렌 등의 가스를 병용하여 층을 형성할 수 있다.
본 발명에 있어서, 제 3 절연층의 탄소 함유율을 제 2 절연층보다도 적게 하기 위해서는, 제 3 절연층을 형성할 때에, 제 2 절연층을 형성할 때에 이용한 보라진 화합물보다도 탄소 원자수가 적은 보라진 화합물을 이용하는 방법, 제 2 절연층을 보라진 화합물과 동시에 이산화탄소, 메탄, 아세틸렌 등의 탄소 원자를 포함한 가스를 첨가하여 형성해 두고, 제 3 절연층은 동일한 보라진 화합물을 이용하지만 탄소를 포함한 상기 가스를 첨가하지 않고 형성하는 방법, 또는 제 2 절연층을 형 성한 후, 산소, 질소, 일산화질소, 암모니아 등의 플라즈마 가스로 표면 처리를 하는 방법에 의해 형성할 수 있다.
제 2 절연층은 유전율, 기계 강도 외의 특성을 고려하여 조성이 결정되지만, X선 광 분자 분광(XPS)법으로 구해지는 제 2 절연층의 탄소 함유율은 원소비로 5~40%이다. 이에 비하여 제 2 절연층보다도 탄소 함유량이 적은 제 3 절연층의 탄소 함유량은 1∼35%, 바람직하게는 2∼30%인 것이 바람직하다.
본 발명의 반도체 장치에 관해서, 그 크기에 대해서는 특히 제한되는 것이 아니지만 탄소 성분이 적은 제 3 절연층의 두께는 제 2 절연층에 대하여 2할 이하인 것이 바람직하다. 예컨대 배선 간격 100㎚의 배선 구조를 예로 들면 제 2 및 제 3 절연층을 포함하는 절연층 두께는 대략 350㎚이며, 이 때의 제 3 절연층 두께는 5∼50㎚의 범위인 것이 바람직하다. 5㎚ 이하이면 일부에서 제 3 절연층이 형성되어 있지 않은 부분이 존재하여, 층간박리 등의 불량을 일으킬 가능성이 있고, 50㎚ 이상이면 절연층 전체의 유전율이 상승하기 때문이다.
또한 제 2 절연층과 제 3 절연층의 탄소 성분이 연속적으로 변화된 구조를 하고 있더라도 좋다. 연속적으로 탄소 성분을 변화시키기 위해서는, CVD 원료인 탄소를 포함하는 보라진 화합물 중의 탄소 함유율이 다른 원료를 이용하여 연속적으로 그 공급량을 변화시킴으로써 달성할 수 있다.
다음에, 도 1의 구조의 반도체 장치의 제조 방법에 대하여 구체예를 들어 설명한다. 에칭 스토퍼층을 형성할 때까지에 대해서는 상술한 바와 같다. 우선, 제 2 절연층을 형성할 때에 이용하는 탄소 함유 보라진 화합물의 일례로서, B, B, B- N, N, N-헥사메틸보라진을 원료로 하여, CVD법에 의해 제 2 절연층을 형성한다.
이어서, 보라진 화합물의 일례로서 N, N, N-트리메틸보라진을 원료로 하여 CVD법에 의해 제 3 절연층을 형성한다. 이들 절연층 중에 금속 배선 패턴을 포토리소그래피법과 건식 에칭법에 의해 형성한다. 그 후, 도체층으로서 구리를 성막한 후, CMP법에 의해 제 2 및 제 3 절연층에 매립된 도체층을 형성한다. 다음에 SiC막을 캡층으로서 성막하여 도 1에 도시되는 배선 구조를 형성한다.
여기서, 탄소를 포함하는 보라진 화합물을 원료로 하여 CVD법에 의해 형성되는 제 2 절연층의 형성 방법에 대하여 더 자세히 나타낸다. 플라즈마 CVD를 이용한 경우, 캐리어 가스로서 헬륨 가스를 이용하여, B, B, B-N, N, N-헥사메틸보라진을 가열된 도입관을 통하여 기판이 놓여진 반응 용기 내에 도입한다. 반응 용기 내는 주파수 13.56MHz의 RF를 이용하여 200W로 가동시켜 반응 가스를 플라즈마화시킨다. 기판을 300℃로 가열하고, B, B, B-N, N, N-헥사메틸보라진의 증기 온도는 150℃로 함으로써 유전율 2.21, 경도 4.3GPa, 영률 35GPa의 막의 성막이 가능해진다.
또한 제 3 절연층은 N, N, N-트리메틸보라진을 원료로 하는 것 이외에는 제 2 절연층과 동일한 방법으로 작성할 수 있다. 여기서 얻어진 제 3 절연층은 유전율 2.31, 경도 3.1GPa, 영률 29GPa였다. 이들 제 2 및 제 3 절연층 중의 탄소 함유율을 XPS에 의해 구한 바 각각 32%, 25%였다. 이 때문에 본 발명의 반도체 장치는 밀착성이 우수하여, 층간 박리 등의 배선 신뢰성을 열화시키는 불량을 발생시키기 어렵게 된다.
여기서는 캡층으로서 SiC를 사용했지만, 이밖에 SiO2, SiN, SiCN, SiOC 등을 사용할 수 있다.
본 발명에 있어서, 필요에 따라 이들 공정을 반복함으로써, 다층 배선을 형성한다. 이에 따라 저유전율의 절연 재료를 배선 구조에 사용한 구조를 형성할 수 있다. 이 배선 구조는 높은 기계 강도를 갖는 절연막을 사용하고 있는 동시에 절연막과 캡층의 밀착성이 높기 때문에, CMP 공정이나 와이어본딩 공정 등에서 배선 구조에 강한 응력이 걸리는 경우에도 절연층 내의 파괴나 층간의 박리가 발생하기 어렵게 되기 때문에, 배선 신뢰성이 손상되지 않는 반도체 장치를 얻을 수 있다.
또한, 도 1의 반도체 장치의 제조 방법의 다른 구체예에 대하여 설명한다. 우선, 오목부가 제 1 도체층(2)으로 매립되어 있는 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3) 상에, 탄소 함유 보라진 화합물의 일례로서 B, B, B-N, N, N-헥사메틸보라진을 원료로 하여 CVD법에 의해 제 2 절연층(4)을 형성한다. 다음에, 제 2 절연층(4)의 표면을 산소 플라즈마로 처리함으로써 제 2 절연층(4)의 상에 제 3 절연층(7)을 형성한다. 이들 제 2 및 제 3 절연층 중에 금속 배선 패턴을 포토리소그래피법과 건식 에칭법에 의해 형성한다. 그 후, 제 2 도체층(5)으로서 구리를 성막한 후, CMP법에 의해 제 2 및 제 3 절연층에 매립된 도체층을 형성한다. 다음에 SiO2막을 캡층(8)으로서 성막하여 도 1에 도시되는 배선 구조를 형성한다.
여기서 제 3 절연층(7)을 형성하기 위해서는, 질소, 산소, 일산화질소 등의 가스를 13.56MHz의 RF를 50W 내지 300W의 사이에서 가동시켜 플라즈마화하여, 이것 을 제 2 절연층(4)의 표면을 처리함으로써 형성하는 것이 가능해진다. 플라즈마 가스에 산소를 이용하여 200W에서 1분간 처리한 경우, 제 2 절연층(4)의 표면의 탄소 함유율은 32%에서 11%까지 저하했다. 이 때문에 본 발명의 반도체 장치는 밀착성이 우수하고, 층간 박리 등의 배선 신뢰성을 열화시키는 불량을 발생시키기 어렵게 된다.
(실시예 2)
다음에, 도 2에 나타내는 구조의 반도체 장치에 대하여 설명한다. 도 2는 본 발명의 반도체 장치의 개략 단면도이다. 도 2의 반도체 장치는, 제 2 도체층(5)의 주위에 제 3 절연층(7)이 형성되어 있는 것 이외는 도 1의 반도체 장치와 동일하다.
즉, 도 2에 나타내는 구조의 반도체 장치는, 오목부에 제 1 도체층(2)이 매립된 제 1 절연층(1)과, 해당 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3)과, 해당 에칭 스토퍼층(3) 상에 형성된 제 2 절연층(4)과, 해당 제 2 절연층(4)의 오목부에 매립된 제 2 도체층(5)과, 해당 제 2 도체층(5)과 상기 제 2 절연층(4) 사이에 형성된 제 3 절연층(7)을 포함한다.
여기서, 제 2 절연층(4) 및 제 3 절연층(7)은 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층(7)의 탄소 함유율이 제 2 절연층(4)의 탄소 함유율보다도 작다.
다음으로, 도 2의 반도체 장치의 제조 방법의 구체예에 대하여 설명한다. 우선, 오목부가 제 1 도체층(2)에 매립되어 있는 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3) 상에, 탄소 함유 화합물의 일례로서, B, B, B,-N, N, N-헥사메틸보라진을 원료로 하여 CVD법에 의해 제 2 절연층(4)을 형성한다. 제 2 절연층(4) 중에 금속 배선 패턴을 포토리소그래피법과 건식 에칭법에 의해 형성한다. 제 2 절연층(4)의 건식 에칭 후, 포토레지스트를 박리하기 전에 건식 에칭에 의해 형성된 오목부의 내부를 산호 플라즈마로 처리함으로써 제 2 절연층(4)과 제 2 절연층(4) 중에 매립된 제 2 도체층(5) 사이에 제 3 절연층(7)을 형성할 수 있다.
그 후, 제 2 도체층(5)을 형성한다. 보다 구체적으로는, 구리를 성막한 후, CMP법에 의해 제 2 및 제 3 절연층에 매립된 제 2 도체층(5)을 형성한다. 다음에 SiO2막을 캡층으로서 성막하여 도 2에 도시되는 배선 구조를 형성한다.
여기서 제 3 절연층을 형성하기 위해서는, 실시예 1에서 나타낸 제 3 절연층을 형성하는 것과 동일한 방법으로 형성하는 것이 가능하다. 여기서는 플라즈마 가스로 질소를 이용하여 300W에서 1분간 처리한 경우 제 2 절연층(4)의 표면의 탄소 함유율은 32%에서 18%까지 저하하는 것을 XPS 분석에 의해 확인했다. 이 때문에 본 발명의 반도체 장치는 밀착성이 우수하고, 층간 박리 등의 배선 신뢰성을 열화시키는 불량을 발생시키기 어렵게 된다.
필요에 따라 이들 공정을 반복하는 것에 의해, 다층 배선을 형성한다. 이에 따라 저유전율의 절연 재료를 배선 구조에 사용한 구조를 형성할 수 있다. 이 배선 구조는 높은 기계 강도를 갖는 절연막을 사용하고 있는 동시에 절연층과 도체층 의 밀착성이 높기 때문에, 구리가 열이나 전류 집중에 의해서 확산하기 어렵게 되기 때문에, 배선 신뢰성이 손상되지 않는 반도체 장치를 얻을 수 있다.
(실시예 3)
다음에, 도 3에 나타내는 구조의 반도체 장치에 대하여 설명한다. 도 3은, 본 발명의 반도체 장치의 개략 단면도이다. 도 3의 반도체 장치는, 제 2 도체층(5)이 에칭 스토퍼층(3) 상에 형성되어 있는 것 이외는, 도 1의 반도체 장치와 동일하다.
즉, 도 3에 나타내는 구조의 반도체 장치는, 오목부에 제 1 도체층(2)이 매립된 제 1 절연층(1)과, 해당 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3)과, 해당 에칭 스토퍼층(3) 상에 형성된 제 2 절연층(4)과, 해당 제 2 절연층(4)과 상기 에칭 스토퍼층(3) 사이에 형성된 제 3 절연층(7)과, 해당 제 2 절연층(4)과 해당 제 3 절연층(7) 오목부에 매립된 제 2 도체층(5)을 포함한다.
여기서, 제 2 절연층(4) 및 제 3 절연층(7)은, 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층(7)의 탄소 함유율이 제 2 절연층(4)의 탄소 함유율보다도 작다.
이어서, 도 3의 반도체 장치의 제조 방법의 구체예에 대하여 설명한다. 우선, 오목부가 제 1 도체층(2)으로 매립되어 있는 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3) 상에, 탄소 함유 보라진 화합물의 일례로서 N, N, N-트리메틸보라진을 원료로 하여 CVD법에 의해 제 3 절연층(7)을 형성한다. 이어서 보라진 화합물의 일례로서 B, B, B-N, N, N-헥사메틸보라진을 원료로 하여 CVD법에 의해 제 2 절연층(4)을 형성한다.
이들 층 중에 금속 배선 패턴을 포토리소그래피법과 건식 에칭법에 의해 형성한다. 그 후, 제 2 도체층(5)으로서 구리를 성막한 후, CMP법에 의해 제 2 및 제 3 절연층에 매립된 제 2 도체층(5)을 형성한다. 다음에, SiC막을 캡층(8)으로서 성막하여 도 3에 나타내는 배선 구조를 형성한다.
이 배선 구조는 높은 기계 강도를 갖는 절연막을 사용하고 있는 동시에 절연층과 캡층의 밀착성이 높기 때문에, CMP 공정이나 본딩와이어 공정 등에서 배선 구조에 강한 응력이 걸리는 경우에도 절연층 내의 파괴나 층간 박리가 발생하기 어렵기 때문에, 배선 신뢰성이 손상되지 않는 반도체 장치를 얻을 수 있다.
(실시예 4)
다음에, 도 4에 나타내는 구조의 반도체 장치에 대하여 설명한다. 도 4는 본 발명의 반도체 장치의 개략 단면도이다. 도 4의 반도체 장치는, 제 2 도체층(5)의 구조가 도 1∼도 3을 조합시킨 구조이다.
즉, 도 4에 도시하는 구조의 반도체 장치는 오목부에 제 1 도체층(2)이 매립된 제 1 절연층(1)과, 해당 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3)과, 해당 에칭 스토퍼층(3) 상에 형성된 제 2 절연층(4)과, 해당 제 2 절연층(4)과 제 3 절연층(7)의 오목부에 매립된 제 2 도체층(5)과, 해당 제 2 절연층(4) 상 및 해당 제 2 절연층(4)과 상기 에칭 스토퍼층(3) 및 제 2 도체층(5)의 사이에 형성된 제 3 절 연층(7)을 포함한다.
여기서, 제 2 절연층(4) 및 제 3 절연층(7)은, 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층(7)의 탄소 함유율이 제 2 절연층(4)의 탄소 함유율보다도 작다.
다음으로, 도 4의 반도체 장치의 제조 방법의 구체예에 대하여 설명한다. 우선, 오목부가 제 1 도체층(2)으로 매립되어 있는 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3) 상에 탄소를 포함하는 보라진 화합물의 일례로서 N, N, N-트리메틸보라진을 원료로 하여 CVD법에 의해 제 3 절연층(7)을 형성한다. 이어서 보라진 화합물의 일례로서 B, B, B-N, N, N-헥사메틸보라진을 원료로 하여 CVD법에 의해 제 2 절연층(4)을 형성한다. 이들 층 중에 금속 배선 패턴을 포토리소그래피법과 건식 에칭에 의해 형성한다. 제 2 및 제 3 절연층 중에 금속 배선 패턴을 포토리소그래피법과 건식 에칭법에 의해 형성한다. 절연층의 건식 에칭 후, 포토레지스트를 박리하기 전에 건식 에칭에 의해 형성된 오목부의 내부를 산소 플라즈마로 처리하는 것에 의해 제 2 절연층(4)과 제 2 절연층(4) 중에 매립된 제 2 도체층(5) 사이에 제 3 절연층(7)을 형성할 수 있다.
그 후, 제 2 도체층을 형성하기 위한 구리를 성막한 후, CMP법에 의해 제 2 및 제 3 절연층에 매립된 제 2 도체층(5)을 형성한다. 다음에 SiC막을 캡층(8)으로서 성막하여 도 4에 표시되는 배선 구조를 형성한다.
이 배선 구조는 높은 기계 강도를 갖는 절연막을 사용하고 있는 동시에 절연층과 캡층의 밀착성이 높기 때문에, CMP 공정이나 와이어본딩 공정 등에서 배선 구 조에 강한 응력이 걸리는 경우에도 절연층 내의 파괴나 층간의 박리가 발생하기 어렵게 되기 때문에, 배선 신뢰성이 손상되지 않는 반도체 장치를 얻을 수 있다.
(실시예 5)
다음에, 도 5에 나타내는 구조의 반도체 장치에 대하여 설명한다. 도 5는 본 발명의 반도체 장치의 개략 단면도이다. 도 5의 반도체 장치는, 제 2 도체층(5)의 구조가 도 1 및 도 3을 조합시킨 구조이다.
즉, 도 5에 나타내는 구조의 반도체 장치는, 오목부에 제 1 도체층(2)이 매립된 제 1 절연층(1)과, 해당 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3)과, 해당 에칭 스토퍼층(3) 상에 형성된 제 2 절연층(4)과, 해당 제 2 절연층(4) 상 및 해당 제 2 절연층(4)과 상기 에칭 스토퍼층(3) 사이에 형성된 제 3 절연층(7)과, 해당 제 2 절연층(4)과 해당 제 3 절연층(7) 오목부에 매립된 제 2 도체층(5)을 포함한다.
여기서, 제 2 절연층(4) 및 제 3 절연층(7)은, 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고, 제 3 절연층(7)의 탄소 함유율이 제 2 절연층(4)의 탄소 함유율보다도 작다.
이어서, 도 5의 반도체 장치의 제조 방법에 대하여 구체적으로 설명한다. 우선, 오목부가 제 1 도체층(2)으로 매립되어 있는 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3) 상에, 탄소 함유 보라진 화합물의 일례로서 N, N, N-트리메틸보라진을 원료로 하여 CVD법에 의해 제 3 절연층(7)을 형성한다.
이어서 보라진 화합물의 일례로서 B, B, B-N, N, N-헥사메틸보라진을 원료로 하여 CVD법에 의해 제 2 절연층(4)을 형성한다. 또한 이 위에 다시 보라진 화합물의 일례로서 N, N, N-트리메틸보라진을 원료로 하여 CVD법에 의해 제 3 절연층(7)을 형성한다. 이들 층 중에 금속 배선 패턴을 포토리소그래피법과 건식 에칭법에 의해 형성한다.
그 후, 제 2 도체층을 형성하기 위한 구리를 성막한 후, CMP법에 의해 제 2 및 제 3 절연층에 매립된 도체층(5)을 형성한다. 다음에 SiC막을 캡층(8)으로서 성막하여 도 5에 도시되는 배선 구조를 형성한다.
이 배선 구조는 높은 기계 강도를 갖는 절연막을 사용하고 있는 동시에 절연층과 캡층의 밀착성이 높기 때문에, CMP 공정이나 와이어본딩 공정 등에서 배선 구조에 강한 응력이 걸리는 경우에도 절연층 내의 파괴나 층간의 박리가 발생하기 어렵게 되기 때문에, 배선 신뢰성이 손상되지 않는 반도체 장치를 얻을 수 있다.
(실시예 6)
다음에, 도 6에 나타내는 구조의 반도체 장치에 대하여 설명한다. 도 6은 본 발명의 반도체 장치의 개략 단면도이다. 도 6의 반도체 장치는, 제 2 도체층(5)의 주위에 도체 확산 방지층(6)이 형성되어 있는 것 이외에는 도 1과 동일하다.
즉, 도 6에 나타내는 구조의 반도체 장치는, 오목부에 제 1 도체층(2)이 매립된 제 1 절연층(1)과, 해당 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3)과, 해 당 에칭 스토퍼층(3) 상에 형성된 제 2 절연층(4)과, 해당 제 2 절연층(4) 상에 형성된 제 3 절연층(7)과, 해당 제 2 절연층(4)과 해당 제 3 절연층(7) 오목부에 매립된 제 2 도체층(5)과, 제 2 도체층(5)의 주위에 형성된 도체 확산 방지층(6)을 포함한다.
다음으로, 도 6의 반도체 장치의 제조 방법의 구체예에 대하여 설명한다. 우선, 오목부가 제 1 도체층(2)으로 매립되어 있는 제 1 절연층(1) 상에 형성된 에칭 스토퍼층(3) 상에 탄소 함유 보라진 화합물의 일례로서 B, B, B-N, N, N-헥사메틸보라진을 원료로 하여 CVD법에 의해 제 2 절연층(4)을 형성한다.
다음으로 보라진 화합물의 일례로서 N, N, N-트리메틸보라진을 원료로 하여 CVD법에 의해 제 3 절연층(7)을 형성한다. 이들 층 중에 금속 배선 패턴을 포토리소그래피법과 건식 에칭법에 의해 형성한다. 그 후, 도체 확산 방지층(6)을 Ta를 이용하여 형성한 후, 제 2 도체층을 형성하기 위해 구리를 더 성막한 후, CMP법에 의해 제 2 및 제 3 절연층에 매립된 제 2 도체층(5)을 형성한다. 다음에 SiC막을 캡층(8)으로서 성막하여 도 6에 도시되는 배선 구조를 형성한다.
여기서는 도체 확산 방지층으로서 Ta를 사용했지만, 그 외에 TaN, Ti, TiN 등을 사용할 수 있다. 또, 이 도체 확산 방지층의 두께는 예컨대 5㎚이다.
이외에 상기 실시예 1 내지 6에 기재된 방법을 이용하여, 도체층을 형성하기 전에 도체 확산 방지층을 마련하는 공정을 넣는 것에 의해 도 7 내지 10에 나타내는 배선 구조를 형성할 수 있다. 즉, 도 7은 도 2의 반도체 장치의 제 2 도체층(5)의 주위에 도체 확산 방지층(6)을 마련한 구조이며, 도 8은 도 3의 반도체 장 치의 제 2 도체층(5)의 주위에 도체 확산 방지층(6)을 마련한 구조이며, 도 9는 도 4의 반도체 장치의 제 2 도체층(5)의 주위에 도체 확산 방지층(6)을 마련한 구조이며, 도 10은 도 5의 반도체 장치의 제 2 도체층(5)의 주위에 도체 확산 방지층(6)을 마련한 구조이다.
이 배선 구조는 높은 기계 강도를 갖는 절연막을 사용하고 있는 동시에 절연층과 캡층 및 도체층의 밀착상이 높기 때문에, CMP 공정이나 본딩와이어 공정 등에서 배선 구조에 강한 응력이 걸리는 경우에도 절연층 내의 파괴나 층간의 박리가 발생하기 어려우므로, 배선 신뢰성이 손상되지 않는 반도체 장치를 얻을 수 있다.
본 발명을 상세히 설명하여 나타내어 왔지만, 이것은 예시만을 위한 것으로서, 한정으로 취급해서는 안되고, 발명의 정신과 범위는 첨부의 청구의 범위에 의해서만 한정되는 것이 분명히 이해될 것이다.
본 발명의 반도체 장치 및 그 제조 방법에 의하면, 탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되는 절연막은 유전율이 2.5 이하로 낮기 때문에, 고속 동작이 필요한 반도체 집적 회로에 요구되는 신호 지연을 회피하기 위한 배선간 기생 용량의 저감에 유효하다.
또한, 해당 절연막의 영률은 20GPa 이상이며, 동등한 유전율이 얻어지는 산화 탄화 실리콘계 절연막에 비해 기계 강도가 우수하기 때문에, CMP 공정이나 패키징 공정 등의 다층 배선 구조 부분에 강한 응력이 걸리는 공정에서 층간 박리나 절 연막의 균열 등의 불량을 일으키기 어렵게 하는 것이 가능하다.
또한, 절연막 중의 탄소 함유율을 작게 함으로써, 이것에 인접하는 에칭 스토퍼층, 하드 마스크층, 도체층, 도체 확산 방지층의 밀착성을 향상시킬 수 있다.

Claims (10)

  1. 오목부에 제 1 도체층이 매립된 제 1 절연층과,
    상기 제 1 절연층 상에 형성된 에칭 스토퍼층과,
    상기 에칭 스토퍼층 상에 형성된 제 2 절연층과,
    상기 제 2 절연층에 접하여 형성된 제 3 절연층과,
    상기 제 2 절연층 및/또는 상기 제 3 절연층의 오목부에 매립된 제 2 도체층
    을 포함하는 반도체 장치로서,
    상기 제 2 절연층 및 제 3 절연층은 탄소 함유 보라진 화합물(a carbon-containing borazine compound)을 원료로 하여 화학적 기상 반응 성장법에 의해 형성되고,
    상기 제 3 절연층의 탄소 함유율은 상기 제 2 절연층의 탄소 함유율보다 작으며,
    상기 제 2 도체층의 주위에, 도체 확산 방지층이 형성되어 있는 것을 특징으로 하는
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 3 절연층은 상기 제 2 절연층 상에 형성된 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 3 절연층은 상기 제 2 도체층과 상기 제 2 절연층 사이에 형성된 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 3 절연층은 상기 제 2 절연층과 상기 에칭 스토퍼층 사이에 형성된 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제 3 절연층은, 상기 제 2 절연층의 위, 및 상기 제 2 절연층과 상기 에칭 스토퍼층 및 상기 제 2 도체층 사이에 형성된 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제 3 절연층은 상기 제 2 절연층의 위 및 상기 제 2 절연층과 상기 에칭 스토퍼층 사이에 형성된 것을 특징으로 하는 반도체 장치.
  7. 삭제
  8. 청구항 1에 기재된 반도체 장치의 제조 방법으로서,
    탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 제 2 절연층 및 제 3 절연층을 형성하는 공정에서, 분자중의 탄소 함유량에 차이가 있는 원료를 이용하는 것에 의해, 상기 제 3 절연층 및 상기 제 2 절연층의 탄소 함유율을 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 청구항 1에 기재된 반도체 장치의 제조 방법으로서,
    탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 제 2 절연층 및 제 3 절연층을 형성하는 공정에서, 탄소를 포함하는 가스를 첨가하여, 상기 제 2 절연층의 탄소 함유량을 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 청구항 1에 기재된 반도체 장치의 제조 방법으로서,
    탄소 함유 보라진 화합물을 원료로 하여 화학적 기상 반응 성장법에 의해 제 2 절연층 및 제 3 절연층을 형성하는 공정에서, 플라즈마화한 가스로 상기 제 2 절연층의 표면을 처리하는 것에 의해 절연층 중의 탄소 함유율을 조정하여 상기 제 3 절연층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060053374A 2005-06-15 2006-06-14 반도체 장치 및 그 제조 방법 KR101247871B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005174975A JP4578332B2 (ja) 2005-06-15 2005-06-15 半導体装置およびその製造方法
JPJP-P-2005-00174975 2005-06-15

Publications (2)

Publication Number Publication Date
KR20060131645A KR20060131645A (ko) 2006-12-20
KR101247871B1 true KR101247871B1 (ko) 2013-03-26

Family

ID=37519691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053374A KR101247871B1 (ko) 2005-06-15 2006-06-14 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7671473B2 (ko)
JP (1) JP4578332B2 (ko)
KR (1) KR101247871B1 (ko)
CN (1) CN1881577B (ko)
TW (1) TWI424473B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846148B2 (en) * 2005-11-17 2014-09-30 Nippon Shokubai Co., Ltd. Composition for chemical vapor deposition film-formation and method for production of low dielectric constant film
JP5134326B2 (ja) * 2007-09-25 2013-01-30 株式会社渡辺商行 半導体装置の製造方法
FR2923221B1 (fr) * 2007-11-07 2012-06-01 Air Liquide Procede de depot par cvd ou pvd de composes de bore
JP5213897B2 (ja) * 2010-03-18 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8592291B2 (en) 2010-04-07 2013-11-26 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
CN104241194B (zh) * 2013-06-20 2017-10-27 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
KR20210007862A (ko) * 2019-07-09 2021-01-20 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 포함한 구조체 및 이의 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020009429A (ko) * 2000-07-21 2002-02-01 무라세 하루오 반도체 장치 및 그 제조 방법
JP2003017561A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置の製造方法および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4314650B2 (ja) * 1998-08-08 2009-08-19 東京エレクトロン株式会社 半導体装置の層間絶縁膜の形成方法
JP2003124307A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4177993B2 (ja) * 2002-04-18 2008-11-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4109531B2 (ja) * 2002-10-25 2008-07-02 松下電器産業株式会社 半導体装置及びその製造方法
JP3778164B2 (ja) * 2002-12-06 2006-05-24 三菱電機株式会社 低誘電率膜の形成方法
JP4028393B2 (ja) 2003-01-09 2007-12-26 株式会社東芝 半導体装置およびその製造方法
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4461215B2 (ja) * 2003-09-08 2010-05-12 独立行政法人産業技術総合研究所 低誘電率絶縁材料とそれを用いた半導体装置
JP4230334B2 (ja) * 2003-10-31 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020009429A (ko) * 2000-07-21 2002-02-01 무라세 하루오 반도체 장치 및 그 제조 방법
JP2003017561A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2006351769A (ja) 2006-12-28
JP4578332B2 (ja) 2010-11-10
US20060286814A1 (en) 2006-12-21
US7981790B2 (en) 2011-07-19
CN1881577A (zh) 2006-12-20
US20100112805A1 (en) 2010-05-06
TWI424473B (zh) 2014-01-21
TW200705549A (en) 2007-02-01
CN1881577B (zh) 2011-09-28
KR20060131645A (ko) 2006-12-20
US7671473B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
JP4288251B2 (ja) 半導体相互接続構造体を形成する方法
KR101247871B1 (ko) 반도체 장치 및 그 제조 방법
US7282438B1 (en) Low-k SiC copper diffusion barrier films
KR101269925B1 (ko) 반도체 장치의 제조 방법
US7132732B2 (en) Semiconductor device having two distinct sioch layers
US20100025852A1 (en) Semiconductor device and method for manufacturing the same
US20060189153A1 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
US20070278682A1 (en) Self-assembled mono-layer liner for cu/porous low-k interconnections
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
KR20100003353A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2007324536A (ja) 層間絶縁膜およびその製造方法、ならびに半導体装置
JP2007165428A (ja) 半導体装置の製造方法
JP4638140B2 (ja) 半導体素子の銅配線形成方法
US20040198068A1 (en) Method for manufacturing semiconductor device
US8334204B2 (en) Semiconductor device and manufacturing method therefor
JP5213897B2 (ja) 半導体装置の製造方法
TWI399811B (zh) 半導體元件及其製造方法
US6878617B2 (en) Method of forming copper wire on semiconductor device
KR100645930B1 (ko) 반도체 소자의 구리 배선 형성방법
JP2010287653A (ja) 半導体装置およびその製造方法
JP5408116B2 (ja) 半導体装置の製造方法
US7989342B2 (en) Formation of a reliable diffusion-barrier cap on a Cu-containing interconnect element having grains with different crystal orientations
KR20050006468A (ko) 반도체 소자의 구리 배선 형성 방법
Ohto et al. Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO 2 layer

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 4